CN116864505A - 一种低等效开关电容半桥集成电路结构及制作方法 - Google Patents

一种低等效开关电容半桥集成电路结构及制作方法 Download PDF

Info

Publication number
CN116864505A
CN116864505A CN202310841247.5A CN202310841247A CN116864505A CN 116864505 A CN116864505 A CN 116864505A CN 202310841247 A CN202310841247 A CN 202310841247A CN 116864505 A CN116864505 A CN 116864505A
Authority
CN
China
Prior art keywords
doped
layer
field effect
effect transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310841247.5A
Other languages
English (en)
Inventor
张坚发
李思超
严慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Publication of CN116864505A publication Critical patent/CN116864505A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种低等效开关电容半桥集成电路结构及制作方法，涉及集成电路技术领域，所述结构包括：掺杂衬底、第一绝缘层以及掺杂薄膜层；第一场效应管模块，设置于掺杂薄膜层上；第二场效应管模块，设置于掺杂薄膜层上，第一场效应管模块的漏极与第二场效应管模块的源极连接，掺杂薄膜层设置有第一隔离槽；第一掺杂区和/或第二掺杂区，第一掺杂区设置于掺杂衬底以形成第一PN结，第二掺杂区设置于掺杂薄膜层以形成第二PN结。通过在掺杂衬底设置有第一掺杂区形成第一PN结和/或在掺杂薄膜层设置有第二掺杂区形成第二PN结，可以等效与寄生电容额外串联电容，进而达到降低等效开关电容值的效果，有利于提高半桥电路的效率。

Description

一种低等效开关电容半桥集成电路结构及制作方法
本申请要求于2023年05月22日提交的申请号为202310579788.5，发明名称为“一种低等效开关电容半桥集成电路结构及制作方法”的中国发明专利申请的优先权。
技术领域
本发明涉及集成电路技术领域，尤其涉及一种低等效开关电容半桥集成电路结构及制作方法。
背景技术
SOI(Silicon on Insulator)技术，是指在衬底层上覆盖一层绝缘层，然后在绝缘层上生长一层晶体硅薄膜层，以此结构能够减少衬底层对晶体硅薄膜上晶体管的影响，提高集成电路的性能。
基于SOI的结构，在晶体硅薄膜层上制作两个场效应管，然后将两个场效应管连接便可获得半桥电路。参考图1，现有技术中，通过深槽隔离加工处理形成隔离槽，隔离槽将两个场效应管分隔，并且隔离槽亦对应将晶体硅薄膜层分隔，以此将两个场效应管对应的衬底隔离，能够防止衬偏效应。
然而，参考图1和图2现有技术中，基于SOI结构制作的半桥电路，会引入由晶体硅薄膜层与衬底之间的寄生电容CBOX,LS和CBOX,HS以及两个场效应管的衬底之间的寄生电容CDTI，寄生电容的电容值较大导致半桥电路的等效开关电容值亦较大，进而造成半桥电路效率的降低。
发明内容
本发明提供一种低等效开关电容半桥集成电路结构及制作方法，用以降低半桥电路的等效开关电容值，达到提高半桥电路效率的效果。
本发明提供一种低等效开关电容半桥集成电路结构，包括：掺杂衬底、第一绝缘层以及掺杂薄膜层，所述第一绝缘层位于所述掺杂衬底与所述掺杂薄膜层之间；第一场效应管模块，设置于所述掺杂薄膜层上；第二场效应管模块，设置于所述掺杂薄膜层上，所述第一场效应管模块的漏极与所述第二场效应管模块的源极连接，所述掺杂薄膜层设置有位于所述第一场效应管模块与所述第二场效应管模块之间的第一隔离槽；第一掺杂区和/或第二掺杂区，所述第一掺杂区设置于所述掺杂衬底以形成第一PN结，所述第一PN结位于所述第一场效应管模块的下方或所述第二场效应管模块的下方，所述第二掺杂区设置于所述掺杂薄膜层以形成第二PN结，所述第二PN结位于所述第一隔离槽的一侧。
根据本发明提供的一种低等效开关电容半桥集成电路结构，还包括导电件，所述掺杂薄膜层设置有第一通孔，所述第一绝缘层设置有第二通孔，所述导电件穿设于所述第一通孔和所述第二通孔中以与所述第一掺杂区连接。
根据本发明提供的一种低等效开关电容半桥集成电路结构，所述第一掺杂区有两个，形成的两个所述第一PN结其中之一位于所述第一场效应管模块的下方，另一位于所述第二场效应管模块的下方。
根据本发明提供的一种低等效开关电容半桥集成电路结构，两个所述第一掺杂区之间设置有第二隔离槽，所述第二隔离槽内填充有绝缘块。
根据本发明提供的一种低等效开关电容半桥集成电路结构，还包括至少一个第三掺杂区，所述第三掺杂区设置于所述掺杂衬底并且位于所述第一掺杂区的下方，所述第一掺杂区与所述第三掺杂区之间间隔有第一掺杂间隔区，所述第一掺杂区与所述第一掺杂间隔区形成所述第一PN结，所述第三掺杂区与所述掺杂衬底形成第三PN结。
根据本发明提供的一种低等效开关电容半桥集成电路结构，所述第三掺杂区至少有两个，所述第三掺杂区沿竖直方向排列，相邻所述第三掺杂区之间间隔有第二掺杂间隔区，所述第三掺杂区与所述第二掺杂间隔区形成第四PN结。
根据本发明提供的一种低等效开关电容半桥集成电路结构，所述第一掺杂区有两个，两个所述第一掺杂区其中之一位于所述第一场效应管模块的下方，另一位于所述第二场效应管模块的下方，两个所述第一掺杂区下方均对应设置有所述第三掺杂区。
根据本发明提供的一种低等效开关电容半桥集成电路结构，两个所述第一掺杂区之间设置有第二隔离槽，所述第二隔离槽的底部位于所述掺杂衬底的深度大于所述第三掺杂区位于所述掺杂衬底的深度，所述第二隔离槽内填充有绝缘块。
根据本发明提供的一种低等效开关电容半桥集成电路结构，所述第一隔离槽与所述第二隔离槽位于同一竖直线并且所述第一隔离槽与所述第二隔离槽连通。
根据本发明提供的一种低等效开关电容半桥集成电路结构，所述第一隔离槽将所述掺杂薄膜层分隔为第一掺杂薄膜区以及第二掺杂薄膜区；所述第一场效应管模块包括第一氮化镓层、第一氮化铝镓层、第一栅极件、第一漏极件以及第一源极件，所述第一氮化镓层设置于所述第一掺杂薄膜区上，所述第一氮化铝镓层设置于所述第一氮化镓层上，所述第一栅极件、所述第一漏极件以及所述第一源极件设置于所述第一氮化铝镓层上，所述第一栅极件与所述第一氮化铝镓层形成肖特基接触，所述第一漏极件和所述第一源极件均与所述第一氮化铝镓层形成欧姆接触；所述第二场效应管模块包括第二氮化镓层、第二氮化铝镓层、第二栅极件、第二漏极件以及第二源极件，所述第二氮化镓层设置于所述第二掺杂薄膜区上，所述第二氮化铝镓层设置于所述第二氮化镓层上，所述第二栅极件、所述第二漏极件以及所述第二源极件设置于所述第二氮化铝镓层上，所述第二栅极件与所述第二氮化铝镓层形成肖特基接触，所述第二漏极件和所述第二源极件均与所述第二氮化铝镓层形成欧姆接触；所述第一漏极件与所述第二源极件连接，所述第一氮化镓层与所述第二氮化镓层其中之一位于所述第一隔离槽的一侧，另一位于所述第一隔离槽的另一侧。
根据本发明提供的一种低等效开关电容半桥集成电路结构，还包括第二绝缘层以及电路层，所述第二绝缘层覆盖于所述第一场效应管模块以及所述第二场效应管模块上并且所述第二绝缘层部分填充于所述第一隔离槽，所述第二绝缘层设置有通孔组，所述电路层通过所述通孔组与所述第一场效应管模块以及所述第二场效应管模块连接，所述第一场效应管模块的漏极通过所述电路层与所述第二场效应管的源极连接。
根据本发明提供的一种低等效开关电容半桥集成电路结构，所述第一氮化镓层设置有第三通孔，所述第一氮化铝镓层设置有第四通孔，所述电路层通过所述通孔组、所述第四通孔以及所述第三通孔与所述第一掺杂薄膜区连接，所述第一源极件通过所述电路层与所述第一掺杂薄膜区连接；所述第二氮化镓层设置有第五通孔，所述第二氮化铝镓层设置有第六通孔，所述电路层通过所述通孔组、所述第六通孔以及所述第五通孔与所述第二掺杂薄膜区连接，所述第二源极件通过所述电路层与所述第二掺杂薄膜区连接。
本发明还提供第一半桥集成电路制作方法，包括：
在掺杂衬底上制作第一绝缘层；
注入掺杂物质，以在所述掺杂衬底的第一预设区域形成第一掺杂区；
在所述第一绝缘层上制作掺杂薄膜层；
在所述掺杂薄膜层上制作第一场效应管模块以及第二场效应管模块，所述第一场效应管模块以及所述第二场效应管模块至少其中之一下方存在所述第一掺杂区；
深槽隔离加工处理，以在所述第一场效应管模块以及所述第二场效应管模块之间形成第一隔离槽，并且形成覆盖在所述第一场效应管模块以及所述第二场效应管模块上的第二绝缘层，所述第二绝缘层部分填充于所述第一隔离槽内；
金属连接加工处理，以在所述第二绝缘层上制作电路层，所述电路层分别与所述第一场效应管模块以及所述第二场效应管模块连接。
根据本发明提供的第一半桥集成电路制作方法，在所述注入掺杂物质，以在所述掺杂衬底的第一预设区域形成第一掺杂区之前，还包括：
一次注入掺杂物质，以在所述掺杂衬底的第二预设区域形成第三掺杂区；
二次注入掺杂物质，以在所述第三掺杂区的第三预设区域内形成第一掺杂间隔区；
其中，所述第一预设区域位于所述第一掺杂间隔区内。
本发明还提供第二半桥集成电路制作方法，包括：
在掺杂衬底上制作第一掺杂层；
在所述第一掺杂层上制作第一绝缘层；
在所述第一绝缘层上制作掺杂薄膜层；
在所述掺杂薄膜层上制作第一场效应管模块以及第二场效应管模块；
深槽隔离加工处理，以在所述第一场效应管模块与所述第二场效应管模块之间形成第一隔离槽，并且形成覆盖在所述第一场效应管模块以及所述第二场效应管模块上的第二绝缘层，所述第一隔离槽竖直延伸至所述掺杂衬底以将所述第一掺杂层分隔为两个第一掺杂区，所述第二绝缘层部分填充于所述第一隔离槽内；
金属连接加工处理，以在所述第二绝缘层上制作电路层，所述电路层分别与所述第一场效应管模块以及所述第二场效应管模块连接。
根据本发明提供的第二半桥集成电路制作方法，所述在掺杂衬底上制作第一掺杂层，包括：
在所述掺杂衬底上制作第二掺杂层；
在所述第二掺杂层上制作第三掺杂层；
在所述第三掺杂层上制作所述第一掺杂层；
其中，所述第二掺杂层在所述深槽隔离加工处理后被所述第一隔离槽分隔为两个第三掺杂区，所述第三掺杂层在所述深槽隔离加工处理后被所述第一隔离槽分隔为两个第一掺杂间隔区。
本发明还提供第三半桥集成电路制作方法，包括：
在掺杂衬底上制作第一绝缘层；
在所述第一绝缘层上制作掺杂薄膜层；
注入掺杂物质，以在所述掺杂薄膜层的预设区域形成第二掺杂区；
在所述掺杂薄膜层上制作第一场效应管模块以及第二场效应管模块；
深槽隔离加工处理，以在所述第一场效应管与所述第二场效应管模块之间形成第一隔离槽，并且形成覆盖在所述第一场效应管模块以及所述第二场效应管模块上的第二绝缘层，所述第一隔离槽延伸至所述第一绝缘层，所述第二绝缘层部分填充于所述第一隔离槽内，所述第二掺杂区位于所述第一隔离槽的一侧；
金属连接加工处理，以在所述第二绝缘层上制作电路层，所述电路层分别与所述第一场效应管模块以及所述第二场效应管模块连接。
本发明提供的一种低等效开关电容半桥集成电路结构，至少具有以下有益效果：第一场效应管模块与第二场效应管模块设置于掺杂薄膜层上，第一场效应管模块的漏极与第二场效应管的源极连接形成半桥电路，第一隔离槽分隔第一场效应管模块与第二场效应管模块对应的掺杂薄膜层，能够防止衬偏效应。通过在掺杂衬底上设置有第一掺杂区，第一掺杂区与掺杂衬底之间形成第一PN结，掺杂衬底和掺杂薄膜层之间形成的寄生电容可等效与第一PN结串联，根据PN结的电容效应，第一PN结可以等效为电容与二极管并联，进而等效在掺杂衬底和掺杂薄膜层之间形成的寄生电容串联一个电容，能够达到降低等效开关电容值的效果。或者，通过在掺杂薄膜层上设置有第二掺杂区，第二掺杂区与掺杂薄膜层之间形成第二PN结，第一场效应管模块与第二场效应管模块衬底之间，即位于第一隔离槽两侧的掺杂薄膜层之间形成的寄生电容可等效于第二PN结串联，根据PN结的电容效应，第二PN结可等效为电容与二极管并联，进而等效在第一场效应管模块与第二场效应管模块衬底之间的寄生电容串联一个电容，能够达到降低等效开关电容值的效果。以此，通过在掺杂衬底设置有第一掺杂区形成第一PN结和/或在掺杂薄膜层设置有第二掺杂区形成第二PN结，可以等效与寄生电容额外串联电容，进而达到降低等效开关电容值的效果，有利于提高半桥电路的效率。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中半桥电路的结构示意图；
图2是现有技术中半桥电路的等效电路图；
图3是本发明提供的低等效开关电容半桥集成电路结构第一种实施例的结构示意图；
图4是本发明提供的低等效开关电容半桥集成电路结构第一种实施例的等效电路图；
图5是本发明提供的低等效开关电容半桥集成电路结构第二种实施例的结构示意图；
图6是本发明提供的低等效开关电容半桥集成电路结构第二种实施例的等效电路图；
图7是本发明提供的低等效开关电容半桥集成电路结构第三种实施例的结构示意图；
图8是本发明提供的低等效开关电容半桥集成电路结构第三种实施例的等效电路图；
图9是本发明提供的低等效开关电容半桥集成电路结构第四种实施例的结构示意图；
图10是本发明提供的低等效开关电容半桥集成电路结构第四种实施例的等效电路图；
图11是本发明提供的低等效开关电容半桥集成电路结构第五种实施例的结构示意图；
图12是本发明提供的低等效开关电容半桥集成电路结构第五种实施例的等效电路图；
图13是本发明提供的低等效开关电容半桥集成电路结构第六种实施例的结构示意图；
图14是本发明提供的低等效开关电容半桥集成电路结构第六种实施例的结构示意图(等效电容未画出)；
图15是本发明提供的低等效开关电容半桥集成电路结构第六种实施例的等效电路图；
图16是本发明提供的低等效开关电容半桥集成电路结构中第一场效应管模块与第二场效应管模块其中一种实施例的结构示意图；
图17是本发明提供的半桥集成电路制作方法第一种实施例的流程示意图；
图18是本发明提供的半桥集成电路制作方法第二种实施例的流程示意图；
图19是本发明提供的半桥集成电路制作方法第三种实施例的流程示意图；
图20是本发明提供的半桥集成电路制作方法第四种实施例的流程示意图；
图21是本发明提供的半桥集成电路制作方法第五种实施例的流程示意图；
附图标记：
100：掺杂衬底；110：第一掺杂区；111：第一PN结；120：第二隔离槽；130：第三掺杂区；131：第三PN结；140：第一掺杂间隔区；200：第一绝缘层；300：掺杂薄膜层；301：第一掺杂薄膜区；302：第二掺杂薄膜区；310：第一隔离槽；320：第二掺杂区；321第二PN结；400：第一场效应管模块；410：第一氮化镓层；420第一氮化铝镓层；430：第一栅极件；440：第一漏极件；450：第一源极件；500：第二场效应管模块；510：第二氮化镓层；520：第二氮化铝镓层；530：第二栅极件；540：第二漏极件；550：第二源极件；600：导电件；700：第二绝缘层；800：电路层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
上场效应管与下场效应管连接形成半桥电路，当半桥电路的等效开关电容值越大，则场效应管的开关速度越慢，场效应管切换导通或截止的时间越长，进而增加场效应管的功耗并且限制工作频率，导致半桥电路的效率降低。因此，半桥电路中降低等效开关电容值，能够提高半桥电路的效率。
参考图1和图2，现有的半桥结构，其等效开关电容值可通过如下等式表示：
CSW＝COSS,LS+CDTI+CBOX
其中，CSW为等效开关电容值；COSS,LS为下场效应管的本征输出电容值；CDTI为上场效应管与下场效应管对应的晶体硅薄膜层之间的寄生电容值；CBOX,LS为下场效应管对应的晶体硅薄膜层与衬底之间的寄生电容值；CBOX,HS为上场效应管对应的晶体硅薄膜层与衬底之间的寄生电容值。
下面结合图3-图15描述本发明的一种低等效开关电容半桥集成电路结构，包括：
掺杂衬底100、第一绝缘层200以及掺杂薄膜层300，所述第一绝缘层200位于所述掺杂衬底100与所述掺杂薄膜层300之间；
第一场效应管模块400，设置于所述掺杂薄膜层300上；
第二场效应管模块500，设置于所述掺杂薄膜层300上，所述第一场效应管模块400的漏极与所述第二场效应管模块500的源极连接，所述掺杂薄膜层300设置有位于所述第一场效应管模块400与所述第二场效应管模块500之间的第一隔离槽310；
第一掺杂区110和/或第二掺杂区320，所述第一掺杂区110设置于所述掺杂衬底100以形成第一PN结111，所述第一PN结111位于所述第一场效应管模块400的下方或所述第二场效应管模块500的下方，所述第二掺杂区320设置于所述掺杂薄膜层300以形成第二PN结321，所述第二PN结321位于所述第一隔离槽310的一侧。
第一场效应管模块400与第二场效应管模块500设置于掺杂薄膜层300上，第一场效应管模块400的漏极与第二场效应管的源极连接形成半桥电路，第一隔离槽310分隔第一场效应管模块400与第二场效应管模块500对应的掺杂薄膜层300，能够防止衬偏效应。通过在掺杂衬底100上设置有第一掺杂区110，第一掺杂区110与掺杂衬底100之间形成第一PN结111，掺杂衬底100和掺杂薄膜层300之间形成的寄生电容可等效与第一PN结111串联，根据PN结的电容效应，第一PN结111可以等效为电容与二极管并联，进而等效在掺杂衬底100和掺杂薄膜层300之间形成的寄生电容串联一个电容，能够达到降低等效开关电容值的效果。或者，通过在掺杂薄膜层300上设置有第二掺杂区320，第二掺杂区320与掺杂薄膜层300之间形成第二PN结321，第一场效应管模块400与第二场效应管模块500衬底之间，即位于第一隔离槽310两侧的掺杂薄膜层300之间形成的寄生电容可等效于第二PN结321串联，根据PN结的电容效应，第二PN结321可等效为电容与二极管并联，进而等效在第一场效应管模块400与第二场效应管模块500衬底之间的寄生电容串联一个电容，能够达到降低等效开关电容值的效果。以此，通过在掺杂衬底100设置有第一掺杂区110形成第一PN结111和/或在掺杂薄膜层300设置有第二掺杂区320形成第二PN结321，可以等效与寄生电容额外串联电容，进而达到降低等效开关电容值的效果，有利于提高半桥电路的效率。
第一隔离槽310将掺杂薄膜层300分隔为与第一场效应管模块400对应的第一掺杂薄膜区301以及与第二场效应管模块500对应的第二掺杂薄膜区302。
参考图3和图4，在设置有一个第一掺杂区110并且没有设置第二掺杂区320的情况下，等效开关电容值可通过如下等式表示：
CSW＝COSS,LS+CDTI+CBOX
参考图13至图15，在设置有第二掺杂区320并且没有设置第一掺杂区110的情况下，等效开关电容值可通过如下等式表示：
在设置有一个第一掺杂区110并且设置有第二掺杂区320的情况，等效开关电容值可通过如下等式表示：
上述等式中，CSW为等效开关电容值；COSS,LS为第一场效应管模块400的本征输出电容值；CDTI为第一掺杂薄膜区301与第二掺杂薄膜区302之间的寄生电容值；CBOX,HS为第二掺杂薄膜区302与掺杂衬底100之间的寄生电容值；CBOX,LS为第一掺杂薄膜区301与掺杂衬底100之间的寄生电容值；CJA1为第一PN结111的等效电容值；CJB1为第二PN结321的等效电容值。
需要说明的是，第一掺杂区110的掺杂类型与掺杂衬底100的掺杂类型不同，以使得第一掺杂区110与掺杂衬底100之间能够形成第一PN结111，如图3所示，第一掺杂区110的掺杂类型为N型，掺杂衬底100的掺杂类型为P型。同理，第二掺杂区320的掺杂类型与掺杂薄膜层300的掺杂类型不同，以使得第二掺杂区320与掺杂薄膜层300之间能够形成第二PN结321。
在本发明的一些实施例中，掺杂衬底100可以由硅衬底进行掺杂处理制成，第一绝缘层200可以为二氧化硅，掺杂薄膜层300可以为晶体硅薄膜层进行掺杂处理制成。第一掺杂区110可以通过对掺杂衬底100进行掺杂处理注入形成，亦可以是在掺杂衬底100上生长制成。
参考图3，在本发明的一些实施例中，还包括导电件600，所述掺杂薄膜层300设置有第一通孔，所述第一绝缘层200设置有第二通孔，所述导电件600穿设于所述第一通孔和所述第二通孔中以与所述第一掺杂区110连接。
导电件600与第一掺杂区110连接，通过导电件600能够设置第一掺杂区110的电压，以能够令第一PN结111处于所需的状态，如令第一PN结111处于反向截止状态，此时耗尽层增大，能够增大第一PN结111的等效电容值，进而能够进一步降低等效开关电容值，有利于进一步提高半桥电路的效率。
参考图5和图7，在本发明的一些实施例中，所述第一掺杂区110有两个，形成的两个所述第一PN结111，其中之一位于所述第一场效应管模块400的下方，另一位于所述第二场效应管模块500的下方。
通过在第一场效应管模块400与第二场效应管模块500的下方均设置有第一掺杂区110，即第一掺杂薄膜区301下方与第二掺杂薄膜区302下方均对应设置有第一掺杂区110，能够令第一掺杂薄膜区301与掺杂衬底100之间的寄生电容CBOX,LS与第一PN结111CJA1串联，第二掺杂薄膜区302与掺杂衬底100之间的寄生电容CBOX,HS与第一PN结111CJA2串联，有利于进一步降低等效开关电容值的大小，进一步提高半桥电路的效率。
参考图5至图8，在第一场效应管模块400与第二场效应管模块500的下方均设置有第一掺杂区110并且没有设置第二掺杂区320的情况下，等效开关电容值可以通过如下等式表示：
CSW＝COSS,LS+CDTI+CBOX
其中，CSW为等效开关电容值；COSS,LS为第一场效应管模块400的本征输出电容值；CDTI为第一掺杂薄膜区301与第二掺杂薄膜区302之间的寄生电容值；CBOX,HS为第二掺杂薄膜区302与掺杂衬底100之间的寄生电容值；CBOX,LS为第一掺杂薄膜区301与掺杂衬底100之间的寄生电容值；CJA1为第一场效应管模块400下方的第一掺杂区110与掺杂衬底100形成的第一PN结111的等效电容值；CJA2为第二场效应管下方的第一掺杂区110与掺杂衬底100形成的第一PN结111的等效电容值。
参考图7，在本发明的一些实施例中，两个所述第一掺杂区110之间设置有第二隔离槽120，所述第二隔离槽120内填充有绝缘块。
通过在两个第一掺杂区110之间设置有第二隔离槽120，并且第二隔离槽120填充有绝缘块，能够隔离两个第一掺杂区110避免相互影响，提高可靠性。另外，可以是在掺杂衬底100上生长第一掺杂层，通过第二隔离槽120的结构，将第一掺杂层分隔形成两个第一掺杂区110，有利于提高加工效率。
参考图9和图11，在本发明的一些实施例中，还包括至少一个第三掺杂区130，所述第三掺杂区130设置于所述掺杂衬底100并且位于所述第一掺杂区110的下方，所述第一掺杂区110与所述第三掺杂区130之间间隔有第一掺杂间隔区140，所述第一掺杂区110与所述第一掺杂间隔区140形成所述第一PN结111，所述第三掺杂区130与所述掺杂衬底100形成第三PN结131。
通过在第一掺杂区110的下方设置有第一掺杂间隔区140以及第三掺杂区130，第一掺杂区110与第一掺杂间隔区140形成第一PN结111，第三掺杂区130与掺杂衬底100形成第三PN结131，第三PN结131与第一PN结111可等效为串联关系，第三PN结131亦可等效为电容与二极管并联，第一PN结111与第二PN结321可等效在掺杂衬底100和掺杂薄膜层300之间形成的寄生电容串联两个电容。以此结构，能够进一步降低等效开关电容值，进一步提高半桥电路的效率。
在第一掺杂区110有两个的情况下，在一些实施例中，可以是只有其中一个第一掺杂区110的下方设置有第三掺杂区130；在一些实施例中，可以是两个第一掺杂区110的下方均设置有第三掺杂区130。
参考图9和图11，第一掺杂区110的掺杂类型为N型，第一掺杂间隔区140进行掺杂处理并且掺杂类型为P型，第三掺杂区130的掺杂类型为N型，掺杂衬底100的掺杂类型为P型，以此第一掺杂区110、第一掺杂区110、第三掺杂区130以及衬底形成NPNP的结构，可形成四个PN结，能够形成更多的等效电容与寄生电容串联，进一步降低等效开关电容值，提高半桥电路效率。
上述NPNP的结构，可形成三个PN结，在PN结等效二极管与电容并联的基础上，一个PN结等效的二极管正向，两个PN结等效的二极管反向，在分析时正向二极管导通将电容短路可忽略，剩下二极管反向截止并联的电容起效，对应第一PN结111和第三PN结131。
在本发明的一些实施例中，所述第三掺杂区130至少有两个，所述第三掺杂区130沿竖直方向排列，相邻所述第三掺杂区130之间间隔有第二掺杂间隔区，所述第三掺杂区130与所述第二掺杂间隔区形成第四PN结。
通过设置有多个第三掺杂区130，第三掺杂区130沿竖直方向排列，最上方的第三掺杂区130与第一掺杂区110之间间隔有第一掺杂间隔区140，第一掺杂区110与第一掺杂间隔区140形成第一PN结111，最下方的第三掺杂区130与衬底之间形成第三PN结131，相邻的第三掺杂区130之间设置有第二掺杂间隔区，相邻的第三掺杂区130与第二掺杂间隔区之间形成第四PN结。以此结构，能够形成多个第四PN结，第四PN结的等效电容与第一PN结111的等效电容以及第三PN结131的等效电容串联，能够进一步降低等效开关电容值，进一步提高半桥电路的效率。
在实际应用过程中，可以根据实际的衬底厚度、等效开关电容值要求等设计第三掺杂区130的数量。
参考图9和图11，在本发明的一些实施例中，所述第一掺杂区110有两个，两个所述第一掺杂区110其中之一位于所述第一场效应管模块400的下方，另一位于所述第二场效应管模块500的下方，两个所述第一掺杂区110下方均对应设置有所述第三掺杂区130。
第一场效应管模块400的下方以及第二场效应管模块500的下方均设置有第一掺杂区110，并且两个第一掺杂区110的下方均设置有对应的第三掺杂区130，以此，第一掺杂薄膜区301对应的寄生电容与第二掺杂薄膜区302对应的寄生电容，均等效串联有第一PN结111的等效电容以及第三PN结131的等效电容，能够进一步降低等效开关电容值，提高半桥电路效率。
如图9至图12所示，在第一场效应管模块400的下方以及第二场效应管模块500的下方均设置有第一掺杂区110，并且两个第一掺杂区110的下方均设置有对应的第三掺杂区130的情况下，等效开关电容值可通过如下等式表示：
CSW＝COSS,LS+CDTI+CBOX
其中，CSW为等效开关电容值；COSS,LS为第一场效应管模块400的本征输出电容值；CDTI为第一掺杂薄膜区301与第二掺杂薄膜区302之间的寄生电容值；CBOX,HS为第二掺杂薄膜区302与掺杂衬底100之间的寄生电容值；CBOX,LS为第一掺杂薄膜区301与掺杂衬底100之间的寄生电容值；CJA1为第一场效应管模块400下方的第一PN结111的等效电容值；CJA2为第二场效应管下方的第一PN结111的等效电容值；CJA3为第一场效应管模块400下方的第三PN结131的等效电容值，CJA4为第二场效应管模块500下方的第三PN结131的等效电容值。
参考图11，在本发明的一些实施例中，两个所述第一掺杂区110之间设置有第二隔离槽120，所述第二隔离槽120的底部位于所述掺杂衬底100的深度大于所述第三掺杂区130位于所述掺杂衬底100的深度，所述第二隔离槽120内填充有绝缘块。
在设置有两个第一掺杂区110并且两个第一掺杂区110的下方均设置有第三掺杂区130的情况下，通过设置有第二隔离槽120并且第二隔离槽120内填充有绝缘快，第二隔离槽120将两个第一掺杂区110隔离，同时由于第二隔离槽120的底部位置深度大于第三掺杂区130的位置深度，第二隔离槽120亦将两个第一掺杂区110对应的第三掺杂区130隔离，以此能够避免第一掺杂区110之间相互影响，并且能够避免两个第一掺杂区110对应的第三掺杂区130之间相互影响，有利于提高可靠性和稳定性。
参考图11，在本发明的一些实施例中，所述第一隔离槽310与所述第二隔离槽120位于同一竖直线并且所述第一隔离槽310与所述第二隔离槽120连通。
第一隔离槽310位于第二隔离槽120的上方，第一隔离槽310与第二隔离槽120位于同一竖直线并且第一隔离槽310与第二隔离槽120连通，即第一隔离槽310与第二隔离槽120可视作同一隔离槽的不同部分，第一隔离槽310与第二隔离槽120可在一次深槽隔离加工中形成，有利于简化加工处理流程。
在本发明的一些实施例中，第一隔离槽310与第二隔离槽120可以是分别通过深槽隔离加工形成，此时，第一隔离槽310与第二隔离槽120可以位于不同竖直线上并且第一隔离槽310与第二隔离槽120可以不连通。
参考图16，在本发明的一些实施例中，所述第一隔离槽310将所述掺杂薄膜层300分隔为第一掺杂薄膜区301以及第二掺杂薄膜区302；所述第一场效应管模块400包括第一氮化镓层410、第一氮化铝镓层420、第一栅极件430、第一漏极件440以及第一源极件450，所述第一氮化镓层410设置于所述第一掺杂薄膜区301上，所述第一氮化铝镓层420设置于所述第一氮化镓层410上，所述第一栅极件430、所述第一漏极件440以及所述第一源极件450设置于所述第一氮化铝镓层420上，所述第一栅极件430与所述第一氮化铝镓层420形成肖特基接触，所述第一漏极件440和所述第一源极件450均与所述第一氮化铝镓层420形成欧姆接触；所述第二场效应管模块500包括第二氮化镓层510、第二氮化铝镓层520、第二栅极件530、第二漏极件540以及第二源极件550，所述第二氮化镓层510设置于所述第二掺杂薄膜区302上，所述第二氮化铝镓层520设置于所述第二氮化镓层510上，所述第二栅极件530、所述第二漏极件540以及所述第二源极件550设置于所述第二氮化铝镓层520上，所述第二栅极件530与所述第二氮化铝镓层520形成肖特基接触，所述第二漏极件540和所述第二源极件550均与所述第二氮化铝镓层520形成欧姆接触；所述第一漏极件440与所述第二源极件550连接，所述第一氮化镓层410与所述第二氮化镓层510其中之一位于所述第一隔离槽310的一侧，另一位于所述第一隔离槽310的另一侧。
第一栅极件430、第一漏极件440、第一源极件450、部分氮化铝镓层以及部分氮化镓层形成GaN HEMT(氮化镓高电子迁移率晶体管)作为半桥电路的下管，第二栅极件530、第二漏极件540、第二源极件550、部分氮化铝镓层以及部分氮化镓层形成GaN HEMT作为半桥电路的上管，第一漏极件440与第二源极件550连接形成半桥电路。第一场效应管模块400与第二场效应管模块500均采用GaN HEMT的结构，GaN HEMT具有宽禁带、高击穿电场、高饱和电子漂移速度的优点，有利于令形成的半桥电路具有更加优越的性能。
参考图13、图14和图16，在本发明的一些实施例中，还包括第二绝缘层700以及电路层800，所述第二绝缘层700覆盖于所述第一场效应管模块400以及所述第二场效应管模块500上并且所述第二绝缘层700部分填充于所述第一隔离槽310，所述第二绝缘层700设置有通孔组，所述电路层800通过所述通孔组与所述第一场效应管模块400以及所述第二场效应管模块500连接，所述第一场效应管模块400的漏极通过所述电路层800与所述第二场效应管的源极连接。
第二绝缘层700可以是在进行深槽隔离加工过程中形成，在填充形成的隔离槽的同时，亦能够保护第一场效应管模块400以及第二场效应管模块500。第二绝缘层700上的通孔组可以是通过腐蚀形成，电路层800通过第二绝缘层700的通孔组与第一场效应管模块400以及第二场效应管连接，使得第一场效应管的漏极通过电路层800与第二场效应管的源极电连接形成半桥电路。电路层800按照设计连接集成电路中的不同器件，实现预定的电路功能。
参考图13、图14和图16，在本发明的一些实施例中，所述第一氮化镓层410设置有第三通孔，所述第一氮化铝镓层420设置有第四通孔，所述电路层800通过所述通孔组、所述第四通孔以及所述第三通孔与所述第一掺杂薄膜区301连接，所述第一源极件450通过所述电路层800与所述第一掺杂薄膜区301连接；所述第二氮化镓层510设置有第五通孔，所述第二氮化铝镓层520设置有第六通孔，所述电路层800通过所述通孔组、所述第六通孔以及所述第五通孔与所述第二掺杂薄膜区302连接，所述第二源极件550通过所述电路层800与所述第二掺杂薄膜区302连接。
第一源极件450通过电路层800与第一掺杂薄膜区301电连接，使得第一源极件450的电位与第一掺杂薄膜区301的电位相同，第二源极件550通过电路层800与第二掺杂薄膜区302电连接，使得第二源极件550的电位与第二掺杂薄膜区302的电位相同，以此，保证源极与衬底的电位相同，此处是指作为第一场效应管、第二场效应管衬底的第一掺杂薄膜区301、第二掺杂薄膜区302，能够防止衬底与源极之间的PN结导通，避免有电流从衬底流向源极，有利于提高可靠性。
参考图17和图3，本发明还提供基于注入形成第一掺杂区110的半桥集成电路制作方法，包括：
S110：在掺杂衬底100上制作第一绝缘层200；
S120：注入掺杂物质，以在所述掺杂衬底100的第一预设区域形成第一掺杂区110；
S130：在所述第一绝缘层200上制作掺杂薄膜层300；
S140：在所述掺杂薄膜层300上制作第一场效应管模块400以及第二场效应管模块500，所述第一场效应管模块400以及所述第二场效应管模块500至少其中之一下方存在所述第一掺杂区110；
S150：深槽隔离加工处理，以在所述第一场效应管模块400以及所述第二场效应管模块500之间形成第一隔离槽310，并且形成覆盖在所述第一场效应管模块400以及所述第二场效应管模块500上的第二绝缘层700，所述第二绝缘层700部分填充于所述第一隔离槽310内；
S160：金属连接加工处理，以在所述第二绝缘层700上制作电路层800，所述电路层800分别与所述第一场效应管模块400以及所述第二场效应管模块500连接。
通过注入掺杂物质，在掺杂衬底100上形成第一掺杂区110，第一掺杂区110与掺杂衬底100之间形成第一PN结111，掺杂衬底100和掺杂薄膜层300之间形成的寄生电容可等效与第一PN结111串联，进而等效在掺杂衬底100和掺杂薄膜层300之间形成的寄生电容串联一个电容，能够达到降低等效开关电容值的效果，有利于提高由第一场效应模块与第二场效应模块形成的半桥电路的效率。
需要说明的是，注入掺杂物质可以是通过掩膜投影的注入方式实现，亦可以是通过离子聚焦的注入方式实现。注入掺杂物质，参考图5可以在掺杂衬底100上生成两个或更多的第一掺杂区110。
参考图18和图9，在本发明的一些实施例中，在所述S120之前，还包括：
S111：一次注入掺杂物质，以在所述掺杂衬底100的第二预设区域形成第三掺杂区130；
S112：二次注入掺杂物质，以在所述第三掺杂区130的第三预设区域内形成第一掺杂间隔区140；
其中，所述第一预设区域位于所述第一掺杂间隔区140内。
S120可理解为三次注入掺杂物质，通过一次、二次、三次注入掺杂物质，在衬底上依次形成第三掺杂区130、第一掺杂间隔区140以及第一掺杂区110，并且第一掺杂间隔区140位于第三掺杂区130内，第一掺杂区110位于第一掺杂间隔区140内，以此，第一掺杂区110与第一掺杂间隔区140之间形成第一PN结111，第三掺杂区130与掺杂衬底100之间形成第三PN结131，第一PN结111与第三PN结131均与掺杂衬底100和掺杂薄膜层300之间形成的寄生电容串联，以此能够进一步降低等效开关电容值，进一步提高由第一场效应模块与第二场效应模块形成的半桥电路的效率。
参考图19和图7，本发明还提供基于生长形成第一掺杂区110的半桥集成电路制作方法，包括：
S210：在掺杂衬底100上制作第一掺杂层；
S220：在所述第一掺杂层上制作第一绝缘层200；
S230：在所述第一绝缘层200上制作掺杂薄膜层300；
S240：在所述掺杂薄膜层300上制作第一场效应管模块400以及第二场效应管模块500；
S250：深槽隔离加工处理，以在所述第一场效应管模块400与所述第二场效应管模块500之间形成第一隔离槽310，并且形成覆盖在所述第一场效应管模块400以及所述第二场效应管模块500上的第二绝缘层700，所述第一隔离槽310竖直延伸至所述掺杂衬底100以将所述第一掺杂层分隔为两个第一掺杂区110，所述第二绝缘层700部分填充于所述第一隔离槽310内；
S260：金属连接加工处理，以在所述第二绝缘层700上制作电路层800，所述电路层800分别与所述第一场效应管模块400以及所述第二场效应管模块500连接。
通过在掺杂衬底100上生长制作第一掺杂层，在深槽隔离加工处理过程中，形成位于第一场效应管模块400与第二场效应管模块500之间的第一隔离槽310，并且第一隔离槽310的底部延伸至掺杂衬底100，即第一隔离槽310穿过第一掺杂层，将第一掺杂层分隔为两个第一掺杂区110，达到在掺杂衬底100上形成第一掺杂区110的效果。第一掺杂区110与掺杂衬底100之间形成第一PN结111，掺杂衬底100和掺杂薄膜层300之间形成的寄生电容可等效与第一PN结111串联，进而等效在掺杂衬底100和掺杂薄膜层300之间形成的寄生电容串联一个电容，能够达到降低等效开关电容值的效果，有利于提高由第一场效应模块与第二场效应模块形成的半桥电路的效率。
需要说明的是，在上述制作方法中的第一隔离槽310的底部延伸至掺杂衬底100的部分，可与上述集成电路结构中的第二隔离槽120相对应，可理解为第一隔离槽310与第二隔离槽120为同一隔离槽的实施方式。
参考图20和图11，在本发明的一些实施例中，所述S210，包括：
S211：在所述掺杂衬底100上制作第二掺杂层；
S212：在所述第二掺杂层上制作第三掺杂层；
S213：在所述第三掺杂层上制作所述第一掺杂层；
其中，所述第二掺杂层在所述深槽隔离加工处理后被所述第一隔离槽310分隔为两个第三掺杂区130，所述第三掺杂层在所述深槽隔离加工处理后被所述第一隔离槽310分隔为两个第一掺杂间隔区140。
在掺杂衬底100上依次生长制作第二掺杂层、第三掺杂层以及第一掺杂层，后续在深槽隔离加工处理后，第一隔离槽310的底部延伸至掺杂衬底100，即第一隔离槽310穿过第一掺杂层、第三掺杂层以及第二掺杂层，分别将第一掺杂层分隔为两个第一掺杂区110、将第三掺杂层分隔为两个第一掺杂间隔区140，将第二掺杂层分隔为两个第三掺杂区130。以此，两个第一掺杂区110的下方分别对应依次设置有第一掺杂间隔区140以及第三掺杂区130，第一掺杂区110与第一掺杂间隔区140之间形成第一PN结111，第三掺杂区130与掺杂衬底100之间形成第三PN结131，第一PN结111与第三PN结131均与掺杂衬底100和掺杂薄膜层300之间形成的寄生电容串联，以此能够进一步降低等效开关电容值，进一步提高由第一场效应模块与第二场效应模块形成的半桥电路的效率。
参考图21和图16，本发明还提供基于注入形成第二掺杂区320的半桥集成电路制作方法，包括：
S310：在掺杂衬底100上制作第一绝缘层200；
S320：在所述第一绝缘层200上制作掺杂薄膜层300；
S330：注入掺杂物质，以在所述掺杂薄膜层300的预设区域形成第二掺杂区320；
S340：在所述掺杂薄膜层300上制作第一场效应管模块400以及第二场效应管模块500；
S350：深槽隔离加工处理，以在所述第一场效应管与所述第二场效应管模块500之间形成第一隔离槽310，并且形成覆盖在所述第一场效应管模块400以及所述第二场效应管模块500上的第二绝缘层700，所述第一隔离槽310延伸至所述第一绝缘层200，所述第二绝缘层700部分填充于所述第一隔离槽310内，所述第二掺杂区320位于所述第一隔离槽310的一侧；
S360：金属连接加工处理，以在所述第二绝缘层700上制作电路层800，所述电路层800分别与所述第一场效应管模块400以及所述第二场效应管模块500连接。
通过注入掺杂物质，在掺杂薄膜层300上形成第二掺杂区320，并且第二掺杂区320位于第一隔离槽310的一侧，第二掺杂区320与掺杂薄膜层300之间形成第二PN结321，位于第一隔离槽310两侧的掺杂薄膜层300之间形成的寄生电容可等效与第二PN结321串联，进而等效在位于第一隔离槽310两侧的掺杂薄膜层300之间形成的寄生电容串联一个电容，能够达到降低等效开关电容值的效果，有利于提高由第一场效应模块与第二场效应模块形成的半桥电路的效率。
参考图17，在本发明的半桥集成电路制作方法中，所述在所述掺杂薄膜层300上制作第一场效应管模块400以及第二场效应管模块500，包括：
在所述掺杂薄膜层300上制作氮化镓层；
在所述氮化镓层上制作氮化铝镓层；
在所述氮化铝镓层上的第一预设位置制作第一栅极件430、第一漏极件440以及第一源极件450，所述第一栅极件430与所述氮化铝镓层形成肖特基接触，所述第一漏极件440和所述第一源极件450均与所述氮化铝镓层形成欧姆接触；
在所述氮化铝镓层上的第二预设位置制作第二栅极件530、第二漏极件540以及第二源极件550，所述第二栅极件530与所述氮化铝镓层形成肖特基接触，所述第二漏极件540和所述第二源极件550均与所述氮化铝镓层形成欧姆接触；
其中，所述第一栅极件430、所述第一漏极件440、所述第一源极件450、部分所述氮化镓层以及部分所述氮化铝镓层形成所述第一场效应管模块400，所述第二栅极件530、所述第二漏极件540、所述第二源极件550、部分所述氮化镓层以及部分所述氮化铝镓层形成所述第二场效应管模块500。
第一栅极件430、第一漏极件440、第一源极件450、部分氮化铝镓层以及部分氮化镓层形成GaN HEMT氮化镓高电子迁移率晶体管作为半桥电路的下管，第二栅极件530、第二漏极件540、第二源极件550、部分氮化铝镓层以及部分氮化镓层形成GaN HEMT作为半桥电路的上管，第一漏极件440与第二源极件550连接形成半桥电路。第一场效应管模块400与第二场效应管模块500均采用GaN HEMT的结构，GaN HEMT具有宽禁带、高击穿电场、高饱和电子漂移速度的优点，有利于令形成的半桥电路具有更加优越的性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (17)

1.一种低等效开关电容半桥集成电路结构，其特征在于，包括：
掺杂衬底(100)、第一绝缘层(200)以及掺杂薄膜层(300)，所述第一绝缘层(200)位于所述掺杂衬底(100)与所述掺杂薄膜层(300)之间；
第一场效应管模块(400)，设置于所述掺杂薄膜层(300)上；
第二场效应管模块(500)，设置于所述掺杂薄膜层(300)上，所述第一场效应管模块(400)的漏极与所述第二场效应管模块(500)的源极连接，所述掺杂薄膜层(300)设置有位于所述第一场效应管模块(400)与所述第二场效应管模块(500)之间的第一隔离槽(310)；
第一掺杂区(110)和/或第二掺杂区(320)，所述第一掺杂区(110)设置于所述掺杂衬底(100)以形成第一PN结(111)，所述第一PN结(111)位于所述第一场效应管模块(400)的下方或所述第二场效应管模块(500)的下方，所述第二掺杂区(320)设置于所述掺杂薄膜层(300)以形成第二PN结(321)，所述第二PN结(321)位于所述第一隔离槽(310)的一侧。
2.根据权利要求1所述的一种低等效开关电容半桥集成电路结构，其特征在于：还包括导电件(600)，所述掺杂薄膜层(300)设置有第一通孔，所述第一绝缘层(200)设置有第二通孔，所述导电件(600)穿设于所述第一通孔和所述第二通孔中以与所述第一掺杂区(110)连接。
3.根据权利要求1所述的一种低等效开关电容半桥集成电路结构，其特征在于：所述第一掺杂区(110)有两个，形成的两个所述第一PN结(111)其中之一位于所述第一场效应管模块(400)的下方，另一位于所述第二场效应管模块(500)的下方。
4.根据权利要求3所述的一种低等效开关电容半桥集成电路结构，其特征在于：两个所述第一掺杂区(110)之间设置有第二隔离槽(120)，所述第二隔离槽(120)内填充有绝缘块。
5.根据权利要求1所述的一种低等效开关电容半桥集成电路结构，其特征在于：还包括至少一个第三掺杂区(130)，所述第三掺杂区(130)设置于所述掺杂衬底(100)并且位于所述第一掺杂区(110)的下方，所述第一掺杂区(110)与所述第三掺杂区(130)之间间隔有第一掺杂间隔区(140)，所述第一掺杂区(110)与所述第一掺杂间隔区(140)形成所述第一PN结(111)，所述第三掺杂区(130)与所述掺杂衬底(100)形成第三PN结(131)。
6.根据权利要求5所述的一种低等效开关电容半桥集成电路结构，其特征在于：所述第三掺杂区(130)至少有两个，所述第三掺杂区(130)沿竖直方向排列，相邻所述第三掺杂区(130)之间间隔有第二掺杂间隔区，所述第三掺杂区(130)与所述第二掺杂间隔区形成第四PN结。
7.根据权利要求5所述的一种低等效开关电容半桥集成电路结构，其特征在于：所述第一掺杂区(110)有两个，两个所述第一掺杂区(110)其中之一位于所述第一场效应管模块(400)的下方，另一位于所述第二场效应管模块(500)的下方，两个所述第一掺杂区(110)下方均对应设置有所述第三掺杂区(130)。
8.根据权利要求7所述的一种低等效开关电容半桥集成电路结构，其特征在于：两个所述第一掺杂区(110)之间设置有第二隔离槽(120)，所述第二隔离槽(120)的底部位于所述掺杂衬底(100)的深度大于所述第三掺杂区(130)位于所述掺杂衬底(100)的深度，所述第二隔离槽(120)内填充有绝缘块。
9.根据权利要求4或8所述的一种低等效开关电容半桥集成电路结构，其特征在于：所述第一隔离槽(310)与所述第二隔离槽(120)位于同一竖直线并且所述第一隔离槽(310)与所述第二隔离槽(120)连通。
10.根据权利要求1所述的一种低等效开关电容半桥集成电路结构，其特征在于：所述第一隔离槽(310)将所述掺杂薄膜层(300)分隔为第一掺杂薄膜区(301)以及第二掺杂薄膜区(302)；
所述第一场效应管模块(400)包括第一氮化镓层(410)、第一氮化铝镓层(420)、第一栅极件(430)、第一漏极件(440)以及第一源极件(450)，所述第一氮化镓层(410)设置于所述第一掺杂薄膜区(301)上，所述第一氮化铝镓层(420)设置于所述第一氮化镓层(410)上，所述第一栅极件(430)、所述第一漏极件(440)以及所述第一源极件(450)设置于所述第一氮化铝镓层(420)上，所述第一栅极件(430)与所述第一氮化铝镓层(420)形成肖特基接触，所述第一漏极件(440)和所述第一源极件(450)均与所述第一氮化铝镓层(420)形成欧姆接触；
所述第二场效应管模块(500)包括第二氮化镓层(510)、第二氮化铝镓层(520)、第二栅极件(530)、第二漏极件(540)以及第二源极件(550)，所述第二氮化镓层(510)设置于所述第二掺杂薄膜区(302)上，所述第二氮化铝镓层(520)设置于所述第二氮化镓层(510)上，所述第二栅极件(530)、所述第二漏极件(540)以及所述第二源极件(550)设置于所述第二氮化铝镓层(520)上，所述第二栅极件(530)与所述第二氮化铝镓层(520)形成肖特基接触，所述第二漏极件(540)和所述第二源极件(550)均与所述第二氮化铝镓层(520)形成欧姆接触；
所述第一漏极件(440)与所述第二源极件(550)连接，所述第一氮化镓层(410)与所述第二氮化镓层(510)其中之一位于所述第一隔离槽(310)的一侧，另一位于所述第一隔离槽(310)的另一侧。
11.根据权利要求10所述的一种低等效开关电容半桥集成电路结构，其特征在于：还包括第二绝缘层(700)以及电路层(800)，所述第二绝缘层(700)覆盖于所述第一场效应管模块(400)以及所述第二场效应管模块(500)上并且所述第二绝缘层(700)部分填充于所述第一隔离槽(310)，所述第二绝缘层(700)设置有通孔组，所述电路层(800)通过所述通孔组与所述第一场效应管模块(400)以及所述第二场效应管模块(500)连接，所述第一场效应管模块(400)的漏极通过所述电路层(800)与所述第二场效应管的源极连接。
12.根据权利要求11所述的一种低等效开关电容半桥集成电路结构，其特征在于：
所述第一氮化镓层(410)设置有第三通孔，所述第一氮化铝镓层(420)设置有第四通孔，所述电路层(800)通过所述通孔组、所述第四通孔以及所述第三通孔与所述第一掺杂薄膜区(301)连接，所述第一源极件(450)通过所述电路层(800)与所述第一掺杂薄膜区(301)连接；
所述第二氮化镓层(510)设置有第五通孔，所述第二氮化铝镓层(520)设置有第六通孔，所述电路层(800)通过所述通孔组、所述第六通孔以及所述第五通孔与所述第二掺杂薄膜区(302)连接，所述第二源极件(550)通过所述电路层(800)与所述第二掺杂薄膜区(302)连接。
13.半桥集成电路制作方法，其特征在于，包括：
在掺杂衬底(100)上制作第一绝缘层(200)；
注入掺杂物质，以在所述掺杂衬底(100)的第一预设区域形成第一掺杂区(110)；
在所述第一绝缘层(200)上制作掺杂薄膜层(300)；
在所述掺杂薄膜层(300)上制作第一场效应管模块(400)以及第二场效应管模块(500)，所述第一场效应管模块(400)以及所述第二场效应管模块(500)至少其中之一下方存在所述第一掺杂区(110)；
深槽隔离加工处理，以在所述第一场效应管模块(400)以及所述第二场效应管模块(500)之间形成第一隔离槽(310)，并且形成覆盖在所述第一场效应管模块(400)以及所述第二场效应管模块(500)上的第二绝缘层(700)，所述第二绝缘层(700)部分填充于所述第一隔离槽(310)内；
金属连接加工处理，以在所述第二绝缘层(700)上制作电路层(800)，所述电路层(800)分别与所述第一场效应管模块(400)以及所述第二场效应管模块(500)连接。
14.根据权利要求13所述的半桥集成电路制作方法，其特征在于，在所述注入掺杂物质，以在所述掺杂衬底(100)的第一预设区域形成第一掺杂区(110)之前，还包括：
一次注入掺杂物质，以在所述掺杂衬底(100)的第二预设区域形成第三掺杂区(130)；
二次注入掺杂物质，以在所述第三掺杂区(130)的第三预设区域内形成第一掺杂间隔区(140)；
其中，所述第一预设区域位于所述第一掺杂间隔区(140)内。
15.半桥集成电路制作方法，其特征在于，包括：
在掺杂衬底(100)上制作第一掺杂层；
在所述第一掺杂层上制作第一绝缘层(200)；
在所述第一绝缘层(200)上制作掺杂薄膜层(300)；
在所述掺杂薄膜层(300)上制作第一场效应管模块(400)以及第二场效应管模块(500)；
深槽隔离加工处理，以在所述第一场效应管模块(400)与所述第二场效应管模块(500)之间形成第一隔离槽(310)，并且形成覆盖在所述第一场效应管模块(400)以及所述第二场效应管模块(500)上的第二绝缘层(700)，所述第一隔离槽(310)竖直延伸至所述掺杂衬底(100)以将所述第一掺杂层分隔为两个第一掺杂区(110)，所述第二绝缘层(700)部分填充于所述第一隔离槽(310)内；
金属连接加工处理，以在所述第二绝缘层(700)上制作电路层(800)，所述电路层(800)分别与所述第一场效应管模块(400)以及所述第二场效应管模块(500)连接。
16.根据权利要求15所述的半桥集成电路制作方法，其特征在于，所述在掺杂衬底(100)上制作第一掺杂层，包括：
在所述掺杂衬底(100)上制作第二掺杂层；
在所述第二掺杂层上制作第三掺杂层；
在所述第三掺杂层上制作所述第一掺杂层；
其中，所述第二掺杂层在所述深槽隔离加工处理后被所述第一隔离槽(310)分隔为两个第三掺杂区(130)，所述第三掺杂层在所述深槽隔离加工处理后被所述第一隔离槽(310)分隔为两个第一掺杂间隔区(140)。
17.半桥集成电路制作方法，其特征在于，包括：
在掺杂衬底(100)上制作第一绝缘层(200)；
在所述第一绝缘层(200)上制作掺杂薄膜层(300)；
注入掺杂物质，以在所述掺杂薄膜层(300)的预设区域形成第二掺杂区(320)；
在所述掺杂薄膜层(300)上制作第一场效应管模块(400)以及第二场效应管模块(500)；
深槽隔离加工处理，以在所述第一场效应管与所述第二场效应管模块(500)之间形成第一隔离槽(310)，并且形成覆盖在所述第一场效应管模块(400)以及所述第二场效应管模块(500)上的第二绝缘层(700)，所述第一隔离槽(310)延伸至所述第一绝缘层(200)，所述第二绝缘层(700)部分填充于所述第一隔离槽(310)内，所述第二掺杂区(320)位于所述第一隔离槽(310)的一侧；
金属连接加工处理，以在所述第二绝缘层(700)上制作电路层(800)，所述电路层(800)分别与所述第一场效应管模块(400)以及所述第二场效应管模块(500)连接。
CN202310841247.5A 2023-05-22 2023-07-10 一种低等效开关电容半桥集成电路结构及制作方法 Pending CN116864505A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310579788 2023-05-22
CN2023105797885 2023-05-22

Publications (1)

Publication Number Publication Date
CN116864505A true CN116864505A (zh) 2023-10-10

Family

ID=88235456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310841247.5A Pending CN116864505A (zh) 2023-05-22 2023-07-10 一种低等效开关电容半桥集成电路结构及制作方法

Country Status (1)

Country Link
CN (1) CN116864505A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220367246A1 (en) * 2021-05-11 2022-11-17 Innoscience (suzhou) Semiconductor Co., Ltd. Integrated semiconductor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220367246A1 (en) * 2021-05-11 2022-11-17 Innoscience (suzhou) Semiconductor Co., Ltd. Integrated semiconductor device and method for manufacturing the same
US20240014130A1 (en) * 2021-05-11 2024-01-11 Innoscience (suzhou) Semiconductor Co., Ltd. Integrated semiconductor device and method for manufacturing the same
US11967521B2 (en) * 2021-05-11 2024-04-23 Innoscience (suzhou) Semiconductor Co., Ltd. Integrated semiconductor device and method for manufacturing the same
US11967519B2 (en) * 2021-05-11 2024-04-23 Innoscience (suzhou) Semiconductor Co., Ltd. Integrated semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US11133407B2 (en) Super-junction IGBT device and method for manufacturing same
US7795638B2 (en) Semiconductor device with a U-shape drift region
US7968940B2 (en) Insulated gate bipolar transistor device comprising a depletion-mode MOSFET
JP2504862B2 (ja) 半導体装置及びその製造方法
US11183495B2 (en) Power semiconductor devices
US8338872B2 (en) Electronic device with capcitively coupled floating buried layer
US10510747B1 (en) BCD semiconductor device and method for manufacturing the same
US11387349B2 (en) Trench gate depletion mode VDMOS device and method for manufacturing the same
US10312322B2 (en) Power semiconductor device
US20190386129A1 (en) Power device having super junction and schottky diode
CN110379807B (zh) 微电子器件及微电子器件制作方法
KR101511429B1 (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
US9899377B2 (en) Insulated gate semiconductor device with soft switching behavior
US20190312106A1 (en) Enhancements to cell layout and fabrication techniques for mos-gated devices
CN116864505A (zh) 一种低等效开关电容半桥集成电路结构及制作方法
CN111146289A (zh) 功率器件
JP2718907B2 (ja) Ｐｉｃ構造体及びその製造方法
EP0665597A1 (en) IGBT and manufacturing process therefore
US20210296161A1 (en) Semiconductor Device and Method for Manufacturing Same
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
US6525392B1 (en) Semiconductor power device with insulated circuit
KR20100061410A (ko) 개선된 매립형 분리층
KR100482950B1 (ko) 반도체소자 및 그 제조방법
US11929440B2 (en) Fabrication method for JFET with implant isolation
US11309434B2 (en) Semiconductor device and method of producing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination