CN116783819A - 功率放大器 - Google Patents

Abstract

本公开所涉及的功率放大器的特征在于，具备：多个放大元件；联赛型电路，与该多个放大元件连接并以联赛型具有多个传输线路；以及多个差频短路电路，具有串联连接的电感器和电容器，越远离该多个放大元件，则该多个差频短路电路的谐振频率越小，该多个差频短路电路中的与该联赛型电路的最靠近该放大元件的一级的多个节点连接的差频短路电路具有与从连接有该差频短路电路的该节点向该放大元件看到的阻抗在动作频率下进行谐振的感应性电抗，并且分别具有不同的谐振频率。

Description

功率放大器

技术领域

本公开涉及在高频下放大功率、特别是在宽频带中线形性出色的功率放大器。

背景技术

移动通信系统中的卫星搭载用以及基站用的微波功率放大器被要求装置的小型化和高输出且宽频带的特性。伴随着信息传递量的扩大，在输送信息的高频信号的带宽宽大的情况下，也要求具有良好的失真特性且线形性出色的微波功率放大器。在这样的微波功率放大器中，通过并联配置放大元件或将多个放大元件并联合成来使在微波功率放大器中使用的晶体管的栅极宽度增大，实现了高输出化。对于功率放大器而言，从散热性和通用性的观点考虑，一般是将并联动作的多个放大元件在封装体内部匹配的内部匹配。

一般在将包括大量的载波频率的微波信号输入至功率放大器的情况下，会产生载波频率的差频中的2阶失真成分使互调失真劣化的现象。该失真成分将载波频率f1与f2之差的绝对值|f1－f2|作为频率。该频率间隔被称为失谐宽度或者失谐频率，将与其宽度相当的频率称为差频频率或者简称为差频。

例如在专利文献1中记载了一种如下所述的微波功率放大器：通过将一端与晶体管的漏极端或者放大器的输出端连接的λ/4线路的另一端和与线路的电感在差频下成为串联谐振的多个电容器连接，能够在微波功率放大器中防止失真特性的劣化。

专利文献1：日本特开平11－150431号公报

为了传输信息的大容量化而要求失谐宽度的扩大和低失真化的兼顾，但在专利文献1所示的偏置电路中，极难在将失谐频率扩大至100MHz级(order)的同时实现低失真化。

这是因为：专利文献1所示的偏置电路由于将并联设置的多个电容器8与单个λ/4波长线路7连接，所以专利文献1所示的偏置电路所具有的谐振频率单一。因此，在专利文献1所公开的偏置电路中，无法在1MHz级～100MHz级的宽频带下将差频的阻抗设定为充分低的值来获得失真特性。

例如，还可考虑将谐振频率不同的多个差频短路电路与漏极端子直接连结。然而，该情况下，在封装体内的安装区域的制约上存在只要不增大封装体尺寸就无法配置构成差频短路电路的全部电感器和电容器这一问题。

另外，一般移动通信系统中的为了卫星搭载而使用的高输出的放大元件的输出阻抗低于50Ω，若考虑寄生电容则成为电容性的区域。于是，在形成短截线(short stub)的电感器相对于动作频率具有成为λ/4的电长度的情况下，无法在实轴上变换输出阻抗。因此，对于动作频率难以在宽频带实现成为良好的阻抗匹配的输出匹配电路。

发明内容

本公开是为了解决上述那样的问题而完成的，其目的在于，例如在放大几GHz以上的微波的功率放大器中提供线形性在宽频带出色而不会导致封装体尺寸扩大的功率放大器。

本公开所涉及的功率放大器的特征在于，具备：多个放大元件；联赛型电路，与该多个放大元件连接并以联赛型具有多个传输线路；以及多个差频短路电路，具有串联连接的电感器和电容器，越远离该多个放大元件，则该多个差频短路电路的谐振频率越小，该多个差频短路电路中的与该联赛型电路的最靠近该放大元件的一级的多个节点连接的差频短路电路具有与从连接有该差频短路电路的该节点朝向该放大元件看到的阻抗在动作频率下进行谐振的感应性电抗，并且分别具有不同的谐振频率。

根据本公开，能够在将微波放大的功率放大器中提供线形性在宽频带出色而不会导致封装体尺寸的扩大的功率放大器。

附图说明

图1是实施方式1所涉及的功率放大器的电路图。

图2是实施方式1所涉及的功率放大器的阻抗轨迹的说明图。

图3是表示实施方式1所涉及的功率放大器的输出侧的VSWR的图。

图4是表示实施方式1所涉及的功率放大器的输出电路的差频阻抗的图。

图5是实施方式1所涉及的功率放大器的失真特性的评价结果。

图6是实施方式1所涉及的功率放大器的失真特性的评价结果。

图7是实施方式1的变形例所涉及的功率放大器的电路图。

图8是实施方式1的其他变形例所涉及的功率放大器的电路图。

图9是实施方式2所涉及的功率放大器的电路图。

图10是实施方式2的变形例所涉及的功率放大器的电路图。

具体实施方式

实施方式1

参照附图对本公开的实施方式所涉及的功率放大器进行说明。对相同或者对应的构成要素标注相同的附图标记，存在省略重复的说明的情况。

图1是本发明的实施方式1所涉及的功率放大器100的电路图。功率放大器100作为被入射微波功率并将其放大的微波功率放大器来动作。在实施方式1中，功率放大器100进行动作的动作频率是14GHz频段，但并不局限于此。

放大元件1a～1d是为了区别而标注了不同的附图标记但具有相同特性的放大元件1。放大元件1能够是形成于氮化镓基板的HEMT(High Electron Mobility Transistor)、形成于砷化镓基板的MESFET(Metal Semiconductor Field Effect Transistor)等。放大元件1a～1d可以形成于同一芯片上，也可以形成于不同的芯片上。在想要使放大元件1为高输出的情况下，只要成为单元区域被并联配置的多单元结构即可。

放大元件1a～1d的输出阻抗低于50Ω，且处于电容性的区域。

在放大元件1a的输出侧连接着串联电感器2a的一端。同样，在放大元件1b的输出侧连接着串联电感器2b的一端，在放大元件1c的输出侧连接着串联电感器2c的一端，在放大元件1d的输出侧连接着串联电感器2d的一端。

串联电感器2a～2d是为了区别而标注了不同的附图标记但具有相同特性的串联电感器2。即，在多个放大元件1的输出侧分别连接有串联电感器2。串联电感器2能够是微带线路等传输线路、键合线(bonding wire)等。

并联电感器11a与电容器11b构成差频短路电路11。并联电感器11a的一端与串联电感器2a及2b的连接点(节点)A1连接，并联电感器11a的另一端与电容器11b的一端连接，电容器11b的另一端接地。即，差频短路电路11与连接点A1分流连接(shunt-connecte)。并联电感器11a的电感值为L1。

并联电感器11a被设定为相对于从串联电感器2a及2b的连接点A1向放大元件1侧看到的阻抗的电容性成分以动作频率进行谐振的电感。电容器11b具有与并联电感器11a以差频Δf1成为串联谐振的电容值C1。

并联电感器12a与电容器12b构成差频短路电路12。并联电感器12a的一端与串联电感器2c及2d的连接点(节点)A2连接，并联电感器12a的另一端与电容器12b的一端连接，电容器12b的另一端接地。即，差频短路电路12与连接点A2分流连接。并联电感器12a的电感值为L1。

并联电感器12a被设定为相对于从与串联电感器2c及2d的连接点A2向放大元件1侧看到的阻抗的电容性成分以动作频率进行谐振的电感。电容器12b具有与并联电感器12a以差频Δf2成为串联谐振的电容值C2。

电容器11b是用于将并联电感器11a在高频(动作频率)下接地的电容器，电容器12b是用于将并联电感器12a在动作频率下接地的电容器。电容器11b及12b能够是具备高的相对介电常数的电介质层被上下电极夹着的构造。

电容器11b的电容值C1以及电容器12b的电容值C2为不同的值，但均具有在动作频率中可视为实际短路的充分大的电容值。因此，从连接点A1看的差频短路电路11、以及从连接点A2看的差频短路电路12展现可视为实际相同的阻抗。

串联电感器3a以及3b是为了区别而标注了不同的附图标记但具有相同特性的串联电感器3。串联电感器3a的一端与连接点A1连接。串联电感器3b的一端与连接点A2连接。串联电感器3a的另一端与串联电感器3b的另一端在连接点(节点)B1被连接。

串联电感器4的一端与连接点B1连接，另一端与封装体10的封装体端子9连接，并经由封装体端子9与封装体10的外部连接。串联电感器4是将从连接点B1向放大元件1侧看到的阻抗向50Ω变换且在动作频带的中心频率具有λ/4左右的电长度的传输线路。串联电感器3、4是微带线路等传输线路。

这样，串联电感器2a、2b、2c、2d、3a、3b、4被配置为联赛型(tournament form)。它们的传输线路构成了与作为多个放大元件的放大元件1a、1b、1c、1d连接的联赛型电路。实施方式1的联赛型电路是将多个放大元件的放大信号合成的联赛型合成电路。在联赛型合成电路中，反复进行首先在第1级将来自2个晶体管的功率合成、接下来在第2级将合成后的功率进一步合成这一信号合成。

被配置于封装体10内的串联电感器4与串联电感器2、差频短路电路11及12、串联电感器3一同构成输出匹配电路。

串联电感器5与封装体端子9和功率放大器100的端子P1连接。端子P1作为功率放大器100的输出端子发挥功能。

差频短路电路21具备一端与封装体端子9连接的并联电感器21a和与并联电感器21a的另一端连接的电容器21b。电容器21b的另一端接地。并联电感器21a是在动作频带下具有λ/4的电长度的传输线路，由微带线路构成。并联电感器21a的电感为L2。电容器21b具有电容值C3，在动作频带下将并联电感器21a接地。电容器21b与并联电感器21a以差频Δf3进行串联谐振。

差频短路电路21作为偏置电路动作、即差频短路电路21还是直流偏置电压供给单元。并联电感器21a与电容器21b之间是电压施加端子P2，在电压施加端子P2连接有对放大元件1施加漏极电压的直流偏置源。直流偏置源向直流偏置电压供给单元供给规定的直流偏置电压。

由于并联电感器21a是在动作频带的中心频率为λ/4左右的长度的传输线路，所以与现有技术同样，动作频带下的从封装体端子9看差频短路电路21的阻抗为高阻抗。

基板8是微波集成电路(MIC)，在图1中被用虚线示出。在基板8上，能够使用金属布线来图案形成连接在从放大元件1到封装体端子9之间的传输线路以及位于同区域的并联电感器。而且，基板8、放大元件1、电容器11b、12b使用焊料等接合材料被安装于封装体10。

功率放大器100具备3个差频短路电路11、12及21。这些差频短路电路所使用的电感器、电容器以及谐振频率之间存在以下的关系。

L1×C1＝1/(2πΔf1)²

L1×C2＝1/(2πΔf2)²

L2×C3＝1/(2πΔf3)²

这里，Δf1是差频短路电路11的谐振频率，Δf2是差频短路电路12的谐振频率，Δf3是差频短路电路21的谐振频率。

Δf1、Δf2、Δf3存在于作为被功率放大器100放大的高频信号的频率(动作频率)的高频端与低频端的差分频率(或者差频)而能取得的最小值到最大值之间。此外，由于带宽的设定根据通信系统而不同，所以该最小值与最大值根据通信系统而变动。

设Δf1、Δf2、Δf3的大小关系为Δf1＞Δf2＞Δf3。设电容值C1、C2、C3的大小关系为C1＜C2＜C3。

对在实施方式1中构成差频短路电路的电感而言，L1是电长度在动作频率下小于λ/4的传输线路，L2是电长度在动作频率下为λ/4的传输线路。

接下来，对功率放大器100的动作进行说明。图2是实施方式1所涉及的功率放大器100的阻抗轨迹的说明图。图2对功率放大器100的输出侧负载的阻抗变换进行说明的史密斯图，被标准化为50Ω。

Z1表示在差频短路电路11不与连接点A1连接的状态下从连接点A1向放大元件1侧看的阻抗、以及在差频短路电路12不与连接点A2连接的状态下从连接点A2向放大元件1侧看的阻抗。放大元件1的输出侧的阻抗例如具有3Ω之类的低的电阻成分和与电阻成分成为并联的输出电容。放大元件1的输出侧的阻抗被串联电感器2变换，但其电长度被设定为在不连接差频短路电路11的状态下从连接点A1向放大元件1侧看的阻抗以及在不连接差频短路电路12的状态下从连接点A2向放大元件1侧看的阻抗未达到实轴上保持为电容性的长度。

Z2表示在差频短路电路11与连接点A1连接的状态下从连接点A1向放大元件1侧看的阻抗、以及在差频短路电路12与连接点A2连接的状态下从连接点A2向放大元件1侧看的阻抗。换言之，Z2是Z1与差频短路电路11并联连接的阻抗、或Z1与差频短路电路12并联连接的阻抗。

串联电感器2与并联电感器11a及12a被设定为差频短路电路11及12作为匹配电路的一部而有助于阻抗匹配。

具体而言，并联电感器11a的电长度被设定为在动作频率下比λ/4短，以便从连接点A1向差频短路电路11看的阻抗表示感应性的电抗。串联电感器2a及2b被设定为从连接点A1向放大元件1a及1b看的阻抗成为在动作频率下与该电抗谐振的电容性电抗。

另外，并联电感器12a的电长度被设定为在动作频率下比λ/4短，以便从连接点A2向差频短路电路12看的阻抗表示感应性的电抗。串联电感器2c及2d被设定为从连接点A2向放大元件1c及1d看的阻抗成为在动作频率下与该电抗谐振的电容性电抗。

其结果是，Z2位于实轴上。其中，并联电感器11a及12a的电长度被设定为在动作频率下比λ/4短，但这比现有的微波放大器短。

Z3表示从封装体端子9向放大元件1侧看的阻抗。这是通过串联电感器4阻抗变换之后的Z2。

在功率放大器100中，串联电感器4的特性阻抗为25Ω，串联电感器4的电长度在中心频率下设定为λ/4。串联电感器4作为90度反相器(90-degree inverter)动作，使功率放大器100的输出阻抗在封装体端子9中匹配为50Ω。

接下来，对实施方式1中的输出电路的差频阻抗以及IM3进行说明。

在实施方式1中，将谐振频率小到能够忽略反射相位的程度的差频短路电路21配置于封装体10的外部，将具有无法忽略反射相位的谐振频率的差频短路电路11、12配置于封装体10的内部。例如能够忽略反射相位的程度的谐振频率是指1MHz级的频率，例如无法忽略反射相位的谐振频率是指10～100MHz级的频率。

根据一个例子，能够将与预先决定的特定谐振频率相等或比特定谐振频率大的谐振频率的差频短路电路搭载于封装体10，将比特定谐振频率小的谐振频率的差频短路电路设置于封装体10之外。这样的特定谐振频率例如为10MHz。

差频短路电路被配置为越远离放大元件1a、1b、1c、1d则其谐振频率越小。在图1的例子中，将多个差频短路电路中的谐振频率最大的差频短路电路11、12配置于最靠近放大元件1a、1b、1c、1d的位置，将谐振频率第二大的差频短路电路21配置于比差频短路电路11、12远离放大元件1a、1b、1c、1d的位置。

另外，配置于最靠近放大元件1a、1b、1c、1d的位置的差频短路电路以从全部的放大元件1a、1b、1c、1d观察的输出电路的阻抗均等的方式配置在与2个放大元件连接的2个传输线路的连接点以后。其中，阻抗均等不仅包括阻抗完全一致的情况，还包括阻抗实际等同的情况。

电容器11b的电容值C1以及电容器12b的电容值C2是不同的值，但均具有在动作频率下可视为实际短路的充分大的电容值。因此，从连接点A1看的差频短路电路11以及从连接点A2看的差频短路电路12均表示在动作频率下可视为实际相同的阻抗。

即，实施方式1所涉及的功率放大器100具备将多个放大元件的放大信号合成的联赛型合成电路。联赛型合成电路的最靠近放大元件的一级的节点是连接点A1以及连接点A2。

与连接点A1连接的差频短路电路11以及与连接点A2连接的差频短路电路12具有在动作频率下可视为实际相同的阻抗。因此，由于在动作频率下从全部的放大元件观察的输出电路的阻抗均等，所以起到放大元件均等的效果。

另外，差频短路电路11及12的谐振频率不同。因此，即便不进行封装体尺寸的扩大，也能够如后述那样对于从放大元件1的输出侧看到的匹配电路的阻抗而言，在宽的差频的频率的范围实现低的阻抗。

构成差频短路电路11的并联电感器11a以及构成差频短路电路12的并联电感器12a是被设定为电长度在动作频率下小于λ/4以便差频短路电路11及12有助于功率放大器100的阻抗匹配的传输线路。

即，由于能够在靠近放大元件的位置配置有助于阻抗匹配的电路，所以起到能够扩大动作频率的频带的效果。由于差频短路电路11及12承担动作频率的宽频带化和联赛型合成电路的差频下的低阻抗化双方的作用，所以能够抑制封装体尺寸的扩大。

图3是表示实施方式1所涉及的功率放大器的输出侧的VSWR的图。图3的横轴表示频率，纵轴表示VSWR(Voltage Standing Wave Ratio：电压驻波比)。图3中用实线示出了对于实施方式1所涉及的功率放大器100的封装体端子9的VSWR。与此同时，图3中用虚线示出了差频短路电路11的并联电感器11a以及差频短路电路12的并联电感器12a的电长度为λ/4的现有的电路结构下的VSWR作为比较例。

其中，在图3中，将中心频率设为13.75GHz来分别优化电路而设计了实施方式1所涉及的功率放大器100以及比较例。

在图3中，着眼于12GHz～15.5GHz的范围。这是相对频带相对于中心频率13.75GHz为25％的范围。在现有的电路结构中如图3所示，VSWR的最大值为1.5以上，产生了大的不匹配。另一方面，在实施方式1所涉及的功率放大器100的匹配电路中，VSWR的最大值为1.3。即，与比较例相比，能够在宽频带实现良好的阻抗匹配。

接下来，对功率放大器100的差频下的阻抗进行考虑。图4是表示实施方式1所涉及的功率放大器的输出电路的差频阻抗的图。图4的纵轴用对数表示从放大元件1的输出侧向封装体端子9侧看的阻抗，横轴用对数表示1MHz～1GHz的频率。

在实施方式1中，通过适当地设定差频短路电路11、12及21的电容，能够在5MHz、30MHz、400MHz制造谐振点，使3个谐振点附近的阻抗减少为1Ω以下。

具体而言，差频短路电路11制造出400MHz(Δf1)的谐振点，差频短路电路12制造出30MHz(Δf2)的谐振点，差频短路电路21制造出5MHz(Δf3)的谐振点。其结果是，包括3个谐振点附近在1GHz以下的宽的频率的范围，能够实现1Ω以下的低的阻抗。

图5是实施方式1所涉及的功率放大器100的失真特性的评价结果。图5中示出对将频率为f1和f2、功率值相等的2个信号输入至实施方式1所涉及的功率放大器100的情况下的3阶调制失真(IM3)进行了评价的结果。这里，IM3为频率(2×f1－f2)与f1或者f2的功率比。图5的横轴表示功率放大器100的输出功率，纵轴表示3阶调制失真(IM3)。

在图5中，四边形(□)表示f1为13.75GHz、f2为13.755GHz、2个波分离5MHz的情况下的IM3。圆形(○)表示f1为13.75GHz、f2为13.95GHz、2个波分离200MHz的情况下的IM3。三角形(△)表示f1为13.75GHz、f2为14.15GHz、2个波分离400MHz的情况下的IM3。

这样，在本实施方式所涉及的功率放大器100中，通过恰当地设定差频短路电路11、12及21的电容，即便在载波频率的间隔变大的情况下也能够防止互调失真的劣化。其结果是，在输出功率为44dBm以下、失谐频率为400MHz以下的范围中，可将IM3抑制为－25dBc以下。

图6是实施方式1所涉及的功率放大器100的失真特性的评价结果。图6的横轴表示失谐频率(offset frequency)。图6的纵轴表示功率放大器100以及比较例的输出功率为42dBm时的3阶调制失真(IM3)。在图6中，黑圆(●)是功率放大器100的评价结果，同时，用白圆(○)表示比较例所涉及的功率放大器的评价结果。

对功率放大器100以及比较例所涉及的功率放大器输入了使f1恒定为13.75GHz、f2为比f1高了失谐频率的频率的2个波。差频短路电路的电容器11b与12b分别在功率放大器100以及比较例所涉及的功率放大器中为相同的电容值，其他电路元件分别被调整为最佳。

参照图6可知，IM3为－25dBc以下的失谐频率在比较例中为50MHz，相对于此，在功率放大器100中扩大至400MHz。

如以上那样，根据实施方式1，使从与放大元件1分别串联连接的串联电感器2彼此的连接点A1以及A2看到的阻抗的电容成分、和从与连接点A1并联连接的差频短路电路11以及连接点A2并联连接的差频短路电路12的电感成分谐振。

由此，由于不仅能够在宽频带实现良好的阻抗匹配，还能够在Δf1～Δf3减少从放大元件1观察的输出电路的阻抗，所以能够在跨Δf1～Δf3的频带中连续地抑制在失谐频率产生的失真成分。

其结果是，能够实现电路的小型化，并在所希望的失谐频率扩大了的情况下从最小失谐频率到最大失谐频率实现失真特性的劣化防止。

此外，在实施方式1中，通过串联电感器4对功率放大器100的输出阻抗进行了阻抗变换以便在封装体端子9成为50Ω，但也可以在串联电感器4串联连接具有不同的特性阻抗的传输线路，通过所谓的2级的阻抗变换来阻抗变换为50Ω。

实施方式1所涉及的功率放大器能够在不失去其特征的范围内进行各种变形。例如，在实施方式1中，在封装体10之中配置有2个差频短路电路，但也能够在考虑封装体10内部的部件安装区域的制约的同时使其数量增加。

图7是变形例所涉及的功率放大器110的电路图。功率放大器110具备补充用差频短路电路13。其他与功率放大器100相同。补充用差频短路电路13具有并联电感器13a和电容器13b，是与串联电感器4的节点亦即连接点B1分流连接的串联LC电路。并联电感器13a具有在动作频率下成为λ/4的电长度。

这里，补充用差频短路电路13的谐振频率Δf4具有Δf1＞Δf2＞Δf4＞Δf3的关系。谐振频率大的差频短路电路11、12与最靠近放大元件1a、1b、1c、1d的一级的连接点A1或者A2连接，谐振频率第二大的补充用差频短路电路13与第二靠近放大元件的一级的连接点B1连接，谐振频率最大的差频短路电路21被连接为距放大元件最远。

功率放大器110与功率放大器100相比，由于能够使从放大元件1的输出侧看到的匹配电路的阻抗为更平稳、更低的阻抗，所以容易实现更低失真化。

图8是其他变形例所涉及的功率放大器120的电路图。功率放大器120具备差频短路电路31a来代替差频短路电路11，并具备差频短路电路32a来代替差频短路电路12。其他与功率放大器100相同。

差频短路电路31a在以与电容器11b并联的方式具备补充用电容器11c的点上与差频短路电路11不同。差频短路电路32a在以与电容器12b并联的方式具备补充用电容器12c的点上与差频短路电路12不同。补充用电容器11c及12c具有在动作频率下短路的电容器。

对于功率放大器100的差频短路电路11的电容器11b以及差频短路电路12的电容器12b而言，因动作时在该电容器流动的微波功率而该电容器被加热，该电容器的温度上升。

温度上升可能对电容器造成静电电容变小、在高频区域等价串联电阻变大、或绝缘电阻变低之类的影响。特别在使用了相对介电常数具有温度依赖性的电介质瓷器的电容器的情况下，存在静电电容大幅变化的可能性。

与此相对，在功率放大器120中，差频短路电路31a、32a还具备在动作频率下短路的补充用电容器11c、12c。由于可减少在每一个电容器流动的动作频率下的微波电流，所以能够抑制电容器的温度上升。因此，能够抑制因电容器的静电电容的变化引起的功率放大器120的特性变动。

实施方式2

图9是实施方式2所涉及的功率放大器130的电路图。功率放大器130是将在实施方式1中说明的技术特征应用于放大元件1a、1b、1c、1d的输入侧的构成。通过使在实施方式1中说明的结构相对于放大元件1进行输入输出反转来获得实施方式2的功率放大器。

实施方式2的联赛型电路是具有串联电感器2a、2b、2c、2d、3a、3b、4并向多个放大元件分配输入信号的联赛型分配电路。其中，在放大元件1a、1b、1c、1d的输出侧能够连接在实施方式1中说明的联赛型合成电路。实施方式2中的端子P1作为输入端子发挥功能。根据实施方式2的结构，能够通过放大元件1的输入侧的电路来实现在实施方式1中说明的各种技术特征。

根据实施方式2的结构，通过在晶体管的输入侧具备实施方式1中说明的差频短路电路，不仅在宽频带实现良好的阻抗匹配，还能够在Δf1～Δf3减少从放大元件1观察的输入电路的阻抗。因此，能够在跨Δf1～Δf3的频带连续地抑制在失谐频率产生的失真成分。其结果是，能够实现电路的小型化，并在所希望的失谐频率扩大了的情况下从最小失谐频率到最大失谐频率实现失真特性的劣化防止。

图10是实施方式2的变形例所涉及的功率放大器140的电路图。

功率放大器140具备差频短路电路31b来代替差频短路电路11，并具备差频短路电路32b来代替差频短路电路12。差频短路电路31b与差频短路电路11相比，在具备与并联电感器11a以及电容器11b串联连接的电阻体R1的点上不同。差频短路电路32b与差频短路电路12相比，在具备与并联电感器12a以及电容器12b串联连接的电阻体R2的点上不同。

功率放大器140通过具备电阻体R1以及R2，除了起到与功率放大器130同样的效果之外，还起到抑制无用振荡这一效果。

其他与功率放大器130相同。

其中，电阻体R1与电阻体R2的电阻值可以相同，也可以不同。在图10中，电阻体R1被连接在并联电感器11a与电容器11b之间，但只要与并联电感器11a或者电容器11b串联连接即可，也可设置于其他位置。另外，在图10中，电阻体R2被连接在并联电感器12a与电容器12b之间，但只要与并联电感器12a或者电容器12b串联连接即可，也可设置于其他位置。

本公开并不限定于上述的实施例，还包括各种变形例。例如，上述的实施例是为了将本公开说明为容易理解而详细地说明了的例子，不必限定于具备所说明的全部的结构。

另外，能够将某一个实施例的结构的一部分置换为其他实施例的结构，另外，还能够在某个实施例的结构追加其他实施例的结构。另外，能够对各实施例的结构的一部分进行其他结构的追加、删除、置换。

附图标记说明：

1、1a、1b、1c、1d…放大元件；2、2a、2b、2c、2d、3、3a、3b、4、5…串联电感器；8…基板；9…封装体端子；10…封装体；11、12、21、31a、31b、32a、32b…差频短路电路；11a、12a、13a、21a…并联电感器；11b、12b、13b、21b…电容器；11c、12c…补充用电容器；13…补充用差频短路电路；100、110、120、130、140…功率放大器；A1、A2、B1…连接点；R1、R2…电阻体。

Claims (9)

1.一种功率放大器，其特征在于，具备：

多个放大元件；

联赛型电路，与上述多个放大元件连接并以联赛型具有多个传输线路；以及

多个差频短路电路，具有串联连接的电感器和电容器，

越远离上述多个放大元件，则上述多个差频短路电路的谐振频率越小，

上述多个差频短路电路中的与上述联赛型电路的最靠近上述放大元件的一级的多个节点连接的差频短路电路具有与从连接有该差频短路电路的该节点向上述放大元件看到的阻抗在动作频率下进行谐振的感应性电抗，并且分别具有不同的谐振频率。

2.根据权利要求1所述的功率放大器，其特征在于，

具备搭载有上述多个放大元件的封装体，将与预先决定的特定谐振频率相等或比上述特定谐振频率大的谐振频率的上述差频短路电路搭载于上述封装体，将比上述特定谐振频率小的谐振频率的上述差频短路电路设置于上述封装体之外。

3.根据权利要求2所述的功率放大器，其特征在于，

上述特定谐振频率为10MHz。

4.根据权利要求1～3中任一项所述的功率放大器，其特征在于，

上述联赛型电路是将上述多个放大元件的放大信号合成的联赛型合成电路。

5.根据权利要求1～3中任一项所述的功率放大器，其特征在于，

上述联赛型电路是向上述多个放大元件分配输入信号的联赛型分配电路。

6.根据权利要求3所述的功率放大器，其特征在于，

具备直流偏置电压供给单元，该直流偏置电压供给单元向与上述多个放大元件的输出端子连接的线路供给规定的直流偏置电压。

7.根据权利要求6所述的功率放大器，其特征在于，

上述直流偏置电压供给单元具备在上述动作频率下具有λ/4的电长度的微带线路和将上述微带线路接地的电容器，在上述微带线路与将上述微带线路接地的电容器之间连接有直流偏置源。

8.根据权利要求5所述的功率放大器，其特征在于，

上述差频短路电路具备与上述电感器以及电容器串联连接的电阻体。

9.根据权利要求1～8中任一项所述的功率放大器，其特征在于，

上述多个差频短路电路的谐振频率存在于作为被上述多个放大元件放大的高频信号的高频端与低频端的差分频率而能取得的最小值到最大值之间。