CN116667923A - 一种信号传输误码率确定方法及相关组件 - Google Patents
一种信号传输误码率确定方法及相关组件 Download PDFInfo
- Publication number
- CN116667923A CN116667923A CN202310946788.4A CN202310946788A CN116667923A CN 116667923 A CN116667923 A CN 116667923A CN 202310946788 A CN202310946788 A CN 202310946788A CN 116667923 A CN116667923 A CN 116667923A
- Authority
- CN
- China
- Prior art keywords
- error
- determining
- matrix
- total
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims abstract description 73
- 239000011159 matrix material Substances 0.000 claims description 146
- 238000004364 calculation method Methods 0.000 claims description 83
- 230000003287 optical effect Effects 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 abstract description 4
- 239000000047 product Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
- H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
- H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
- H04B10/0795—Performance monitoring; Measurement of transmission parameters
- H04B10/07953—Monitoring or measuring OSNR, BER or Q
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明公开了一种信号传输误码率确定方法及相关组件，涉及通信技术领域，首先确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据预设并行度确定福尼计算矩阵和总计算周期数。在总计算周期数个周期内分别确定各个信息传输通道的总错误比特数量，最终根据总计算周期数个周期内分别确定的每个信息传输通道的总错误比特数量确定返回码块的最终误码率。以多路并行的方式确定返回码块的最终误码率，提高信号传输误码率的确定效率，从而更好地衡量信号传输质量和信号完整性。
Description
技术领域
本发明涉及通信技术领域，特别是涉及一种信号传输误码率确定方法及相关组件。
背景技术
误码率是衡量信号传输质量以及信号完整性等特性的一种重要指标，对于研发设计通信系统起到关键作用。RS解码被广泛应用于通信系统以保证信号传输的准确性，其基本思想是在将信号发送至光模块之前先将信号重新编码并加入一定的冗余校验信息，组成长度比较长的码块后再发送至光模块；然后获取光模块返回的码块，确定返回的码块的误码率，从而判断信号传输质量。误码率是在单位传输时间内光模块返回的码块中出现错误的比特数除以总比特数之商。随着信号传输速率的提升，在单位传输时间内传输的数据量越来越高，因此，如何提供一种可高效准确的确定信号传输误码率的方法是非常重要的。
发明内容
本发明的目的是提供一种信号传输误码率确定方法及相关组件，以多路并行的方式确定返回码块的最终误码率，提高信号传输误码率的确定效率，从而更好地衡量信号传输质量和信号完整性。
为解决上述技术问题，本发明提供了一种信号传输误码率确定方法，包括：
确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据所述预设并行度确定福尼计算矩阵和总计算周期数；
分别在所述总计算周期数个周期内执行如下步骤：
确定当前周期对应的错误值多项式系数矩阵；
根据所述福尼计算矩阵与所述错误值多项式系数矩阵相乘后得到的乘积矩阵确定错误值矩阵，所述错误值矩阵包括所述预设并行度个错误值；
根据所述错误值矩阵和与所述当前周期对应的输入至所述光模块的输入码块确定与所述当前周期对应的错误比特标识矩阵；
按照预设交织分布规则，确定所述错误比特标识矩阵中的各个元素对应的信息传输通道，并确定每个所述信息传输通道的总错误比特数量；
根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率。
优选的，根据所述预设并行度确定总计算周期数，包括：
确定所述返回码块包含的码元的个数；
若所述预设并行度能够被所述返回码块包含的码元的个数整除，则将所述返回码块包含的码元的个数除以所述预设并行度的商作为所述总计算周期数；
若所述预设并行度不能够被所述返回码块包含的码元的个数整除，则将所述返回码块包含的码元的个数除以所述预设并行度的商向上取整，并将向上取整后的商作为所述总计算周期数。
优选的，确定当前周期对应的错误值多项式系数矩阵，包括：
在所述当前周期为第一个周期时，所述错误值多项式系数矩阵为RS译码时对key方程求解所得的第i个初始错误位置多项式系数；
在所述当前周期为第c个周期时，所述错误值多项式系数矩阵为第c-1个周期对应的错误值多项式系数矩阵与阿尔法矩阵的乘积，其中，所述阿尔法矩阵为，/>为伽罗华域上的元素，p等于所述预设并行度，i=（（n-k）/2）-1，n为所述返回码块包含的码元的个数，k为所述返回码块对应的信息位，c为大于1且小于所述总计算周期数的整数。
优选的，根据所述错误值矩阵和与所述当前周期对应的输入至所述光模块的输入码块确定与所述当前周期对应的错误比特标识矩阵，包括：
对于所述错误值矩阵内的每个错误值执行如下步骤：
在所述错误值为1且所述输入码块中与所述错误值对应的接收值为1时，所述错误比特标识矩阵中与所述错误值对应的第一标识元素为0，与所述错误值对应的第二标识元素为1，以表示与所述错误值对应的输入码块为0，与所述错误值对应的返回码字为1；
在所述错误值为1且所述输入码块中与所述错误值对应的接收值为0时，所述错误比特标识矩阵中与所述错误值对应的第一标识元素为1，与所述错误值对应的第二标识元素为0，以表示与所述错误值对应的输入码块为1，与所述错误值对应的返回码字为0；
在所述错误值为0时，所述错误比特标识矩阵中与所述错误值对应的第一标识元素和与所述错误值对应的第二标识元素均为0，以表示与所述错误值对应的输入码块和与所述错误值对应的返回码字相同。
优选的，确定每个所述信息传输通道的总错误比特数量，包括：
将所述第一标识元素和所述第二标识元素按照所述预设交织分布规则分布至所述预设并行度路通道上；
当预设乒乓信号为第一电平时，利用取值为1的第一标识信号的个数和取值为1的第二标识信号的个数之和为预先定义的第一计算变量赋值，并将预先定义的第二计算变量的取值进行存储后清零，所述预设乒乓信号为按照预设时间间隔进行电平翻转的信号；
当所述预设乒乓信号变为与所述第一电平不同的第二电平时，利用取值为1的第一标识信号的个数和取值为1的第二标识信号的个数之和为所述第二计算变量赋值，并将所述第一计算变量的取值进行存储后清零；
将存储的所述第一计算变量的各个取值和所述第二计算变量的各个取值之和作为所述信息传输通道的总错误比特数量。
优选的，根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率之前，还包括：
获取预先生成的用于对所述返回码块的输入信号进行计数的计数器的计数值，所述输入信号表征当前的计算周期数；
当所述计数器的计数值为所述总计算周期数时，控制所述计数器的计数值更新为初始值，并控制用于记录所述返回码字处理过程的目标信号的标志位切换为表征所述返回码字处理完毕的标志位。
优选的，根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率，包括：
在所述目标信号的标志位为表征所述返回码字处理完毕的标志位时，将所述总计算周期数个周期内的所述预设并行度路的所述信息传输通道各自对应的总错误比特数量之和作为最终总错误比特数量；
将所述最终总错误比特数量除以所述返回码块对应的总比特数量之商作为所述最终误码率，其中所述返回码块对应的总比特数量为所述返回码块包括的码字的数量与每个所述码字包含的比特数之积。
为解决上述技术问题本申请还提供了一种信号传输误码率确定系统，包括：
参数确定单元，用于确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据所述预设并行度确定福尼计算矩阵和总计算周期数；
分别在所述总计算周期数个周期内执行如下步骤：
多项式系数矩阵确定单元，用于确定当前周期对应的错误值多项式系数矩阵；
错误值矩阵确定单元，用于根据所述福尼计算矩阵与所述错误值多项式系数矩阵相乘后得到的乘积矩阵确定错误值矩阵，所述错误值矩阵包括所述预设并行度个错误值；
错误比特标识矩阵确定单元，用于根据所述错误值矩阵和与所述当前周期对应的输入至所述光模块的输入码块确定与所述当前周期对应的错误比特标识矩阵；
各通道总错误比特数量确定单元，用于按照预设交织分布规则，确定所述错误比特标识矩阵中的各个元素对应的信息传输通道，并确定每个所述信息传输通道的总错误比特数量；
最终误码率确定单元，用于根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率。
为解决上述技术问题本申请提供了一种信号传输误码率确定装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述任一信号传输误码率确定方法的步骤。
为解决上述技术问题本申请提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一信号传输误码率确定方法的步骤。
本发明的有益效果在于提供了一种信号传输误码率确定方法及相关组件，首先确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据预设并行度确定福尼计算矩阵和总计算周期数。在总计算周期数个周期内分别确定各个信息传输通道的总错误比特数量，最终根据总计算周期数个周期内分别确定的每个信息传输通道的总错误比特数量确定返回码块的最终误码率。以多路并行的方式确定返回码块的最终误码率，提高信号传输误码率的确定效率，从而更好地衡量信号传输质量和信号完整性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种信号传输误码率确定方法的流程图；
图2为本发明提供的一种信号传输误码率确定系统的结构示意图；
图3为本发明提供的一种信号传输误码率确定装置的结构示意图。
具体实施方式
本发明的核心是提供一种信号传输误码率确定方法及相关组件，以多路并行的方式确定返回码块的最终误码率，提高信号传输误码率的确定效率，从而更好地衡量信号传输质量和信号完整性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种信号传输误码率确定方法的流程图，该信号传输误码率确定方法包括：
S1：确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据预设并行度确定福尼计算矩阵和总计算周期数；
误码率可以衡量光模块中各路信息传输通道的物理特性的好坏，如信号质量和信号完整性等。本申请提供了一种信号传输误码率确定方法，通过将光模块输出的返回码块分散到不同的周期并在每个周期内分散到不同的信息传输通道上进行处理，提高并行处理能力，提高误码率的确定效率。
首先需要确定对光模块输出的返回码块进行误码率进行所需的预设并行度，预设并行度为理解为每个周期内可同时进行误码率计算的信息传输通道的数量，具体可根据实际需求进行调整，本申请对比不作特别限定。在确定预设并行度之后基于预设并行度确定福尼计算矩阵和总计算周期数。本申请根据福尼计算的原理，提出了一种高并行度的福尼计算方式，通过高并行度计算误码率的方式解决了相关技术中串行计算误码率导致的计算效率低，无法实现400G或者800G等高速网络的误码率计算的缺陷。在已经确定预设并行度的情况下，福尼计算矩阵中的每个元素都可以通过MATLAB计算出来，并且福尼计算矩阵在各个周期内不会发生变化，本申请对具体计算过程不做赘述。
分别在总计算周期数个周期内执行如下步骤：
S2：确定当前周期对应的错误值多项式系数矩阵；
错误值多项式系数矩阵在每个周期内均是变化的，因此在根据预设并行度确定总计算周期数之后，在每个周期内先确定当前周期对应的错误值多项式系数矩阵。错误值多项式系数矩阵为RS译码时对key方程求解所得，具体求解过程本申请不做特别限定。
S3：根据福尼计算矩阵与错误值多项式系数矩阵相乘后得到的乘积矩阵确定错误值矩阵，错误值矩阵包括预设并行度个错误值；
根据福尼计算矩阵与当前周期对应的错误值多项式系数矩阵相乘后得到的乘积矩阵可以计算出错误值矩阵，具体计算过程本申请不作特别限定。错误值矩阵中包括预设并行度个错误值，因此错误值矩阵中的各个元素一一对应的表示当前位置也即当前信息传输通道对应的错误值。
S4：根据错误值矩阵和与当前周期对应的输入至光模块的输入码块确定与当前周期对应的错误比特标识矩阵；
误码率是指光模块返回码块相较于输入码块而言出现错误的比特数除以总比特数之商，因此将上一步骤中得出的错误值矩阵与输入码块进行逻辑判断即可确定在信息传输过程中发生错误比特，并基于此生成用于标识发生错误的比特的错误比特标识矩阵。
S5：按照预设交织分布规则，确定错误比特标识矩阵中的各个元素对应的信息传输通道，并确定每个信息传输通道的总错误比特数量；
由以太网协议可知，虽然不同的以太网协议对应的交织分布规则不同，但是原理相同。每个输入码块编码完成后均会根据交织分布规则分布到多个信息传输通道上，各个信息传输通道通过PHY模块将数据发送到对应的光模块接收通道，PHY模块还会接口光模块发送通道返回的数据，因此根据每个比特的位置便可以确定该比特对应的通道，进而可以累积出该通道上所有的错误比特的数量，也即总错误比特数量。
S6：根据总计算周期数个周期内分别确定的每个信息传输通道的总错误比特数量确定返回码块的最终误码率。
每个周期内中所有信息传输通道的总错误比特数量均确定之后，根据总计算周期数个周期内所有信息传输通道的总错误比特数量之和以及返回码块的总比特数量便可确定返回码块的最终误码率。
本申请在实现RS解码key方程之后，根据key方程计算出的错误值多项式系数矩阵提出了高计算效率的并行福尼计算，并基于此计算出预设并行度个信息传输通道对应的错误值。将错误值与当前周期对应的输入码块进行逻辑判断，产生错误比特标识矩阵。然后根据错误比特标识矩阵中的元素计算出每个信息传输通道的总错误比特数量。单个周期内所有信息传输通道中发生错误的比特数之和为总错误比特数量，将总计算周期数个周期各自的总错误比特数量再相加即可得到返回码块中发生错误的比特的总数，基于此便可计算出返回码块的最终误码率。
此外，在确定每个信息传输通道的总错误比特数量之后还可以将所有周期内该信息传输通道的总错误比特数量之和，进而仅算出该信息传输通道的误码率。
综上，本发明提供了一种信号传输误码率确定方法，首先确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据预设并行度确定福尼计算矩阵和总计算周期数。在总计算周期数个周期内分别确定各个信息传输通道的总错误比特数量，最终根据总计算周期数个周期内分别确定的每个信息传输通道的总错误比特数量确定返回码块的最终误码率。以多路并行的方式确定返回码块的最终误码率，提高信号传输误码率的确定效率，从而更好地衡量信号传输质量和信号完整性。
在上述实施例的基础上：
作为一种优选的实施例，根据预设并行度确定总计算周期数，包括：
确定返回码块包含的码元的个数；
若预设并行度能够被返回码块包含的码元的个数整除，则将返回码块包含的码元的个数除以预设并行度的商作为总计算周期数；
若预设并行度不能够被返回码块包含的码元的个数整除，则将返回码块包含的码元的个数除以预设并行度的商向上取整，并将向上取整后的商作为总计算周期数。
在本实施例中提供了根据预设并行度确定总计算周期数的一种具体实现方式，假设输入至RS高速解码电路的返回码块可以表示为RS（n，k，t，m），其中n为frame size[symbol]（返回码块包含的码元的个数），k为message size [symbol]（返回码块包含的信息符号的个数），m为symbol size [bit]（信息符号的位宽），t为correctable symbolerror per frame。预设并行度可以表示为p，若p可以被n整除，则可得解码周期的总计算周期数c=n/p；若p不可以被n整除，则总计算周期数c=n/p取整并加一，也即向上取整。此外，对于不能整除的情况还可以对返回码块前补零。例如，返回码块RS（n，k）为RS（544，514），并行度p为64，则需要为返回码块补充32个取值为0的symbol，总计算周期数c=9。可见，本实施例中计算总计算周期数的方式简单可靠。
作为一种优选的实施例，确定当前周期对应的错误值多项式系数矩阵，包括：
在当前周期为第一个周期时，错误值多项式系数矩阵为RS译码时对key方程求解所得的第i个初始错误位置多项式系数；
在当前周期为第c个周期时，错误值多项式系数矩阵为第c-1个周期对应的错误值多项式系数矩阵与阿尔法矩阵的乘积，其中，阿尔法矩阵为，/>为伽罗华域上的元素，i=（（n-k）/2）-1，n为返回码块包含的码元的个数，k为返回码块对应的信息位，c为大于1且小于总计算周期数的整数。
在本实施例中确定当前周期对应的错误值多项式系数矩阵具体为首先确定第一个周期的错误值多项式系数矩阵，之后的周期对应的错误值多项式系数矩阵为上一个周期对应的错误值多项式系数矩阵与阿尔法矩阵相乘后得到的矩阵。以第一个周期和第二周期为例，在当前周期为第一个周期时，对应的错误值多项式系数矩阵为RS译码时对key方程求解所得的第i个初始错误位置多项式系数，可以表示为：
在当前周期为第二周期时，对应的错误值多项式系数矩阵可以表示为：
其中，为阿尔法矩阵，为伽罗华域上的元素。以此类推，在当前周期为第c个周期时，错误值多项式系数矩阵为第c-1个周期对应的错误值多项式系数矩阵与阿尔法矩阵的乘积。
在此基础上，错误值矩阵可以表示为：
其中，矩阵A即为福尼计算矩阵，矩阵omeg错误值多项式系数矩阵。
错误值矩阵中的错误值可以表示为，第i路的分子部分/>为上式中第i路所有项相加之和，其中，/>表示该位置错误位置多项式中所有奇数项之和，/>是p路中第i路偶数项（大于0）相加得出的值，/>为p路中第i路奇数项相加得出值。
作为一种优选的实施例，根据错误值矩阵和与当前周期对应的输入至光模块的输入码块确定与当前周期对应的错误比特标识矩阵，包括：
对于错误值矩阵内的每个错误值执行如下步骤：
在错误值为1且输入码块中与错误值对应的接收值为1时，错误比特标识矩阵中与错误值对应的第一标识元素为0，与错误值对应的第二标识元素为1，以表示与错误值对应的输入码块为0，与错误值对应的返回码字为1；
在错误值为1且输入码块中与错误值对应的接收值为0时，错误比特标识矩阵中与错误值对应的第一标识元素为1，与错误值对应的第二标识元素为0，以表示与错误值对应的输入码块为1，与错误值对应的返回码字为0；
在错误值为0时，错误比特标识矩阵中与错误值对应的第一标识元素和与错误值对应的第二标识元素均为0，以表示与错误值对应的输入码块和与错误值对应的返回码字相同。
在本实施例中将错误值矩阵中的错误值与当前周期对应的输入码块金鑫个逻辑判断即可确定在信息传输过程中发生错误的比特。错误值和输入码块的位宽都是p*m比特，因此第一标识元素和第二标识元素的位宽也都是p*m比特。错误值可以表示为e_value[jj]，当前周期中与错误值对应的输入码块可以表示为rx_data[jj]，根据e_value[jj]和rx_data[jj]确定错误比特表示矩阵可以分为以下三种情况（jj =0，1，2……p*m-1）：
（1）当错误值e_value[jj]=1（表示信息传输出现错误），且输入码块rx_data[jj]=1，则对应的第一标识元素为0，第二标识元素为1，表示该位置的原始数据为0，但是经过信息传输通道传输后该数据变为1，信息传输发生错误。
（2）当错误值e_value[jj]=1（表示信息传输出现错误），且输入码块rx_data[jj]=0，则对应的第一标识元素为1，第二标识元素为0，表示该位置的原始数据为1，但是经过信息传输通道传输后该数据变为0，信息传输发生错误。
（3）当错误值e_value[jj]=0时，表示信息传输正确，该位置的原始数据与经过信息传输通道传输后的数据保持一致，信息传输没有发生错误。
作为一种优选的实施例，确定每个信息传输通道的总错误比特数量，包括：
将第一标识元素和第二标识元素按照预设交织分布规则分布至预设并行度路通道上；
当预设乒乓信号为第一电平时，利用取值为1的第一标识信号的个数和取值为1的第二标识信号的个数之和为预先定义的第一计算变量赋值，并将预先定义的第二计算变量的取值进行存储后清零，预设乒乓信号为按照预设时间间隔进行电平翻转的信号；
当预设乒乓信号变为与第一电平不同的第二电平时，利用取值为1的第一标识信号的个数和取值为1的第二标识信号的个数之和为第二计算变量赋值，并将第一计算变量的取值进行存储后清零；
将存储的第一计算变量的各个取值和第二计算变量的各个取值之和作为信息传输通道的总错误比特数量。
由以太网协议可知，虽然不同的以太网协议对应的交织分布规则不同，但是原理相同。每个输入码块编码完成后均会根据交织分布规则分布到多个信息传输通道上，各个信息传输通道通过PHY模块将数据发送到对应的光模块接收通道，PHY模块还会接口光模块发送通道返回的数据，因此根据每个比特的位置便可以确定该比特对应的通道，进而可以累积出该通道上所有的错误比特的数量，也即总错误比特数量。
因此，在本实施例中将第一标识元素和第二标识元素按照预设交织分布规则分布到预设并行度路信息传输通道上，以便确定每一路信息传输通道上的总错误比特数量。例如，以每个周期均包括16路信息传输通道为例，其对应的预设交织分布规则可以参照表1。
表1：预设交织分布规则示意表
由于返回码块的接收是数据流连续运行的方式，因此在本实施例中以第一计算变量和第二计算变量交替计数的方式确定每个通道上第一标识元素为1的个数和第二标识元素为1的个数之和。交替计算是以预设乒乓信号为基准，当预设乒乓信号的高低电平发生变化时，对第一计算变量和第二计算变量执行相应的存储和清零操作。并且在对计算变量清零之前，先将计算变量的当前值存储起来，最终将存储起来的这些数值累加，作为最终的总错误比特数量。采用交替计算的方式能够避免采用同一个变量累加时带来的计算量过大的问题，保证误码率计算的准确性和安全性。
作为一种优选的实施例，根据总计算周期数个周期内分别确定的每个信息传输通道的总错误比特数量确定返回码块的最终误码率之前，还包括：
获取预先生成的用于对返回码块的输入信号进行计数的计数器的计数值，输入信号表征当前的计算周期数；
当计数器的计数值为总计算周期数时，控制计数器的计数值更新为初始值，并控制用于记录返回码字处理过程的目标信号的标志位切换为表征返回码字处理完毕的标志位。
在本实施例中还设置有用于对返回码块的输入信号进行计数的计数器，由于输入码块是以信息流的方式不断输出，但是为了计算最终误码率需要取一段时间内的返回码块进行计算。因此可以根据返回码块的输入信号进行计数，输入信号可以表征当前的计算周期数，本申请中最终误码率的计算是针对总计算周期数个周期内的返回码块而言，因此当计数器的计数值为总计算周期数时便可根据各个周期内的总错误比特数量确定最终的误码率，同时控制计数器的计数值更新为初始值，并控制用于记录返回码字处理过程的目标信号的标志位切换为表征返回码字处理完毕的标志位。以便利用标志位确定计算最终误码率的时机。
作为一种优选的实施例，根据总计算周期数个周期内分别确定的每个信息传输通道的总错误比特数量确定返回码块的最终误码率，包括：
在目标信号的标志位为表征返回码字处理完毕的标志位时，将总计算周期数个周期内的预设并行度路的信息传输通道各自对应的总错误比特数量之和作为最终总错误比特数量；
将最终总错误比特数量除以返回码块对应的总比特数量之商作为最终误码率，其中返回码块对应的总比特数量为返回码块包括的码字的数量与每个码字包含的比特数之积。
当目标信号的标识位为表征返回码字处理完毕的标志位时，证明总计算周期数量个周期内各个信息传输通道上的总错误比特数量均计算完毕，此时可以将所有周期对应的总错误比特数量相加，即可得到最终总错误比特数量e_total。然后将最终总错误比特数量除以返回码块对应的总比特数量之商作为最终误码率BER_t，其中返回码块对应的总比特数量为返回码块包括的码字的数量CW_count与每个码字包含的比特数（例如可以为5440）之积，则BER_t = e_total/(CW_count*5440)。
综上，本申请提出了并行错误值和错误比特计算的方法，给出错误比特包括0出错变成1、1出错变为0对应的第一标识元素和第二标识元素；通过提出的交织分布计算解决了多通道错误比特数量计算问题；通过各通道错误比特加法器运算，实现了各通道错误比特数量的计算，提出了各个通道误码率和总误码率的计算方法，对衡量模块各个通道信号质量至关重要。
请参照图2，图2为本发明提供的一种信号传输误码率确定系统的结构示意图，该信号传输误码率确定系统包括：
参数确定单元，用于确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据预设并行度确定福尼计算矩阵和总计算周期数；
分别在总计算周期数个周期内触发如下单元：
多项式系数矩阵确定单元，用于确定当前周期对应的错误值多项式系数矩阵；
错误值矩阵确定单元，用于根据福尼计算矩阵与错误值多项式系数矩阵相乘后得到的乘积矩阵确定错误值矩阵，错误值矩阵包括预设并行度个错误值；
错误比特标识矩阵确定单元，用于根据错误值矩阵和与当前周期对应的输入至光模块的输入码块确定与当前周期对应的错误比特标识矩阵；
各通道总错误比特数量确定单元，用于按照预设交织分布规则，确定错误比特标识矩阵中的各个元素对应的信息传输通道，并确定每个信息传输通道的总错误比特数量；
最终误码率确定单元，用于根据总计算周期数个周期内分别确定的每个信息传输通道的总错误比特数量确定返回码块的最终误码率。
对于本申请提供的一种信号传输误码率确定系统的详细介绍请参照上述信号传输误码率确定方法的实施例，本申请在此不做赘述。
请参照图3，图3为本发明提供的一种信号传输误码率确定装置的结构示意图，该信号传输误码率确定装置包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现上述任一信号传输误码率确定方法的步骤。
对于本申请提供的一种信号传输误码率确定装置的详细介绍请参照上述信号传输误码率确定方法的实施例，本申请在此不做赘述。
本申请还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述任一信号传输误码率确定方法的步骤。
对于本申请提供的一种计算机可读存储介质的详细介绍请参照上述信号传输误码率确定方法的实施例，本申请在此不做赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其他形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种信号传输误码率确定方法，其特征在于，包括：
确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据所述预设并行度确定福尼计算矩阵和总计算周期数；
分别在所述总计算周期数个周期内执行如下步骤：
确定当前周期对应的错误值多项式系数矩阵；
根据所述福尼计算矩阵与所述错误值多项式系数矩阵相乘后得到的乘积矩阵确定错误值矩阵，所述错误值矩阵包括所述预设并行度个错误值；
根据所述错误值矩阵和与所述当前周期对应的输入至所述光模块的输入码块确定与所述当前周期对应的错误比特标识矩阵；
按照预设交织分布规则，确定所述错误比特标识矩阵中的各个元素对应的信息传输通道，并确定每个所述信息传输通道的总错误比特数量；
根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率。
2.如权利要求1所述的信号传输误码率确定方法，其特征在于，根据所述预设并行度确定总计算周期数，包括：
确定所述返回码块包含的码元的个数；
若所述预设并行度能够被所述返回码块包含的码元的个数整除，则将所述返回码块包含的码元的个数除以所述预设并行度的商作为所述总计算周期数；
若所述预设并行度不能够被所述返回码块包含的码元的个数整除，则将所述返回码块包含的码元的个数除以所述预设并行度的商向上取整，并将向上取整后的商作为所述总计算周期数。
3.如权利要求1所述的信号传输误码率确定方法，其特征在于，确定当前周期对应的错误值多项式系数矩阵，包括：
在所述当前周期为第一个周期时，所述错误值多项式系数矩阵为RS译码时对key方程求解所得的第i个初始错误位置多项式系数；
在所述当前周期为第c个周期时，所述错误值多项式系数矩阵为第c-1个周期对应的错误值多项式系数矩阵与阿尔法矩阵的乘积，其中，所述阿尔法矩阵为，/>为伽罗华域上的元素，p等于所述预设并行度，i=（（n-k）/2）-1，n为所述返回码块包含的码元的个数，k为所述返回码块对应的信息位，c为大于1且小于所述总计算周期数的整数。
4.如权利要求1所述的信号传输误码率确定方法，其特征在于，根据所述错误值矩阵和与所述当前周期对应的输入至所述光模块的输入码块确定与所述当前周期对应的错误比特标识矩阵，包括：
对于所述错误值矩阵内的每个错误值执行如下步骤：
在所述错误值为1且所述输入码块中与所述错误值对应的接收值为1时，所述错误比特标识矩阵中与所述错误值对应的第一标识元素为0，与所述错误值对应的第二标识元素为1，以表示与所述错误值对应的输入码块为0，与所述错误值对应的返回码字为1；
在所述错误值为1且所述输入码块中与所述错误值对应的接收值为0时，所述错误比特标识矩阵中与所述错误值对应的第一标识元素为1，与所述错误值对应的第二标识元素为0，以表示与所述错误值对应的输入码块为1，与所述错误值对应的返回码字为0；
在所述错误值为0时，所述错误比特标识矩阵中与所述错误值对应的第一标识元素和与所述错误值对应的第二标识元素均为0，以表示与所述错误值对应的输入码块和与所述错误值对应的返回码字相同。
5.如权利要求4所述的信号传输误码率确定方法，其特征在于，确定每个所述信息传输通道的总错误比特数量，包括：
将所述第一标识元素和所述第二标识元素按照所述预设交织分布规则分布至所述预设并行度路通道上；
当预设乒乓信号为第一电平时，利用取值为1的第一标识信号的个数和取值为1的第二标识信号的个数之和为预先定义的第一计算变量赋值，并将预先定义的第二计算变量的取值进行存储后清零，所述预设乒乓信号为按照预设时间间隔进行电平翻转的信号；
当所述预设乒乓信号变为与所述第一电平不同的第二电平时，利用取值为1的第一标识信号的个数和取值为1的第二标识信号的个数之和为所述第二计算变量赋值，并将所述第一计算变量的取值进行存储后清零；
将存储的所述第一计算变量的各个取值和所述第二计算变量的各个取值之和作为所述信息传输通道的总错误比特数量。
6.如权利要求5所述的信号传输误码率确定方法，其特征在于，根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率之前，还包括：
获取预先生成的用于对所述返回码块的输入信号进行计数的计数器的计数值，所述输入信号表征当前的计算周期数；
当所述计数器的计数值为所述总计算周期数时，控制所述计数器的计数值更新为初始值，并控制用于记录所述返回码字处理过程的目标信号的标志位切换为表征所述返回码字处理完毕的标志位。
7.如权利要求6所述的信号传输误码率确定方法，其特征在于，根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率，包括：
在所述目标信号的标志位为表征所述返回码字处理完毕的标志位时，将所述总计算周期数个周期内的所述预设并行度路的所述信息传输通道各自对应的总错误比特数量之和作为最终总错误比特数量；
将所述最终总错误比特数量除以所述返回码块对应的总比特数量之商作为所述最终误码率，其中所述返回码块对应的总比特数量为所述返回码块包括的码字的数量与每个所述码字包含的比特数之积。
8.一种信号传输误码率确定系统，其特征在于，包括：
参数确定单元，用于确定对光模块输出的返回码块进行误码率计算所需的预设并行度，并根据所述预设并行度确定福尼计算矩阵和总计算周期数；
分别在所述总计算周期数个周期内执行如下步骤：
多项式系数矩阵确定单元，用于确定当前周期对应的错误值多项式系数矩阵；
错误值矩阵确定单元，用于根据所述福尼计算矩阵与所述错误值多项式系数矩阵相乘后得到的乘积矩阵确定错误值矩阵，所述错误值矩阵包括所述预设并行度个错误值；
错误比特标识矩阵确定单元，用于根据所述错误值矩阵和与所述当前周期对应的输入至所述光模块的输入码块确定与所述当前周期对应的错误比特标识矩阵；
各通道总错误比特数量确定单元，用于按照预设交织分布规则，确定所述错误比特标识矩阵中的各个元素对应的信息传输通道，并确定每个所述信息传输通道的总错误比特数量；
最终误码率确定单元，用于根据所述总计算周期数个周期内分别确定的每个所述信息传输通道的总错误比特数量确定所述返回码块的最终误码率。
9.一种信号传输误码率确定装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述信号传输误码率确定方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述信号传输误码率确定方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310946788.4A CN116667923B (zh) | 2023-07-31 | 2023-07-31 | 一种信号传输误码率确定方法及相关组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310946788.4A CN116667923B (zh) | 2023-07-31 | 2023-07-31 | 一种信号传输误码率确定方法及相关组件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116667923A true CN116667923A (zh) | 2023-08-29 |
| CN116667923B CN116667923B (zh) | 2023-12-01 |
Family
ID=87717482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310946788.4A Active CN116667923B (zh) | 2023-07-31 | 2023-07-31 | 一种信号传输误码率确定方法及相关组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116667923B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117220832A (zh) * | 2023-11-07 | 2023-12-12 | 苏州联讯仪器股份有限公司 | 一种误码插入方法、装置、系统及计算机存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060059409A1 (en) * | 2004-09-10 | 2006-03-16 | Hanho Lee | Reed-solomon decoder systems for high speed communication and data storage applications |
| CN102970049A (zh) * | 2012-10-26 | 2013-03-13 | 北京邮电大学 | 基于钱搜索算法和福尼算法的并行电路及rs译码电路 |
| CN112367087A (zh) * | 2020-12-01 | 2021-02-12 | 西安邮电大学 | 一种高速rs译码器 |
| CN112468160A (zh) * | 2020-12-01 | 2021-03-09 | 西安邮电大学 | 一种基于钱搜索算法和福尼算法的并行电路 |
| CN116470990A (zh) * | 2023-04-26 | 2023-07-21 | 苏州联讯仪器股份有限公司 | 一种错误码元标志数量确定方法、装置、设备及介质 |
-
2023
- 2023-07-31 CN CN202310946788.4A patent/CN116667923B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060059409A1 (en) * | 2004-09-10 | 2006-03-16 | Hanho Lee | Reed-solomon decoder systems for high speed communication and data storage applications |
| CN102970049A (zh) * | 2012-10-26 | 2013-03-13 | 北京邮电大学 | 基于钱搜索算法和福尼算法的并行电路及rs译码电路 |
| CN112367087A (zh) * | 2020-12-01 | 2021-02-12 | 西安邮电大学 | 一种高速rs译码器 |
| CN112468160A (zh) * | 2020-12-01 | 2021-03-09 | 西安邮电大学 | 一种基于钱搜索算法和福尼算法的并行电路 |
| CN116470990A (zh) * | 2023-04-26 | 2023-07-21 | 苏州联讯仪器股份有限公司 | 一种错误码元标志数量确定方法、装置、设备及介质 |
Non-Patent Citations (1)
| Title |
|---|
| 唐建军等: "《超高速BCH码解码改进算法研究》", 《通信学报》, vol. 25, no. 9, pages 21 - 27 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117220832A (zh) * | 2023-11-07 | 2023-12-12 | 苏州联讯仪器股份有限公司 | 一种误码插入方法、装置、系统及计算机存储介质 |
| CN117220832B (zh) * | 2023-11-07 | 2024-03-15 | 苏州联讯仪器股份有限公司 | 一种误码插入方法、装置、系统及计算机存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116667923B (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519732B1 (en) | Error-correcting encoding apparatus | |
| CN116667923B (zh) | 一种信号传输误码率确定方法及相关组件 | |
| CN116470990B (zh) | 一种错误码元标志数量确定方法、装置、设备及介质 | |
| US20050257115A1 (en) | Decoding for algebraic geometric code associated with a fiber product | |
| EP1434132A1 (en) | An algebraic geometric code adapted to error bursts | |
| CN102970049B (zh) | 基于钱搜索算法和福尼算法的并行电路及rs译码电路 | |
| US20230023776A1 (en) | Codeword Synchronization Method, Receiver, Network Device, and Network System | |
| US7409629B2 (en) | Methods and devices for decoding one-point algebraic geometric codes | |
| JP2001524274A (ja) | 短縮ファイア符号エラートラッピング復号方法および装置 | |
| CN116192661B (zh) | 通信模块的稳定性评估方法、装置、设备及可读存储介质 | |
| US20240056218A1 (en) | Codeword synchronization method, receiver, network device, and network system | |
| CN101697490B (zh) | 一种应用在基于理德-所罗门码的ecc模块上的解码方法 | |
| US6735737B2 (en) | Error correction structures and methods | |
| EP4318992A1 (en) | Data coding processing method and apparatus, and storage medium and electronic apparatus | |
| RU2428801C1 (ru) | Устройство кодовой цикловой синхронизации с мягкими решениями | |
| CN113114273B (zh) | Ldpc码的校验矩阵提取方法及系统、设备 | |
| CN1561005B (zh) | 快速纠双错bch码译码器 | |
| CN101227192B (zh) | 后维特比纠错方法和装置 | |
| JP2606647B2 (ja) | 誤り訂正方法 | |
| JPH09130355A (ja) | エラー訂正符号化方法および送受信装置 | |
| CN111669185B (zh) | 一种bch译码方法、装置、存储介质及电子设备 | |
| CN117595966A (zh) | 一种解比特选择方法、装置、设备和存储介质 | |
| CN115001623A (zh) | 车载电子地图数据的校验方法和装置 | |
| KR0155762B1 (ko) | 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기 | |
| CN118100963A (zh) | 码字边界确定方法、装置、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |