CN116435434A - 发光元件和包括该发光元件的显示装置 - Google Patents

发光元件和包括该发光元件的显示装置 Download PDF

Info

Publication number
CN116435434A
CN116435434A CN202211399975.7A CN202211399975A CN116435434A CN 116435434 A CN116435434 A CN 116435434A CN 202211399975 A CN202211399975 A CN 202211399975A CN 116435434 A CN116435434 A CN 116435434A
Authority
CN
China
Prior art keywords
insulating film
layer
thickness
electrode
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211399975.7A
Other languages
English (en)
Inventor
车炯来
金大贤
金东旭
徐东均
沈泳出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116435434A publication Critical patent/CN116435434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

公开了一种发光元件，所述发光元件包括：芯，所述芯包括第一半导体层、设置在第一半导体层上的第二半导体层和设置在第一半导体层与第二半导体层之间的发射层；层间介电膜，围绕芯的侧表面；第一元件绝缘膜，围绕层间介电膜的外表面；以及第二元件绝缘膜，围绕第一元件绝缘膜的外表面。层间介电膜包括具有约10或更大的介电常数的氧化物绝缘材料，并且层间介电膜具有小于或等于约5nm的厚度。

Description

发光元件和包括该发光元件的显示装置
技术领域
公开涉及一种发光元件和包括该发光元件的显示装置。
背景技术
随着多媒体技术的发展，显示装置变得越来越重要。因此，目前使用诸如有机发光显示(OLED)装置和液晶显示(LCD)装置的各种类型的显示装置。
显示装置包括诸如有机发光显示面板和液晶显示面板的用于显示图像的显示面板。显示面板可以包括可以是发光二极管(LED)的发光元件。发光二极管的示例可以包括使用有机材料作为发光材料的有机发光二极管、使用无机材料作为发光材料的无机发光二极管等。
发明内容
公开的方面提供了一种由于直接设置在包括多个半导体层的芯的侧表面上的多个绝缘膜而具有改善的效率和可靠性的发光元件。
公开的方面还提供了一种包括发光元件的显示装置，该发光元件由于直接设置在包括多个半导体层的芯的侧表面上的多个绝缘膜而具有改善的效率和可靠性。
应当注意的是，公开的目的不限于上述目的，并且公开的其它目的通过下面的描述对于本领域技术人员而言将是明显的。
根据公开的实施例，发光元件可以包括：芯，所述芯包括第一半导体层、设置在第一半导体层上的第二半导体层和设置在第一半导体层与第二半导体层之间的发射层；层间介电膜，围绕芯的侧表面；第一元件绝缘膜，围绕层间介电膜的外表面；以及第二元件绝缘膜，围绕第一元件绝缘膜的外表面。层间介电膜可以包括具有约10或更大的介电常数的氧化物绝缘材料，并且层间介电膜可以具有小于或等于约5nm的厚度。
层间介电膜的厚度可以小于第一元件绝缘膜的厚度，并且层间介电膜的厚度可以小于第二元件绝缘膜的厚度。
层间介电膜可以具有约2nm或更小的厚度。
第一元件绝缘膜的厚度可以小于第二元件绝缘膜的厚度。
第一元件绝缘膜的厚度与第二元件绝缘膜的厚度的比率可以为约1:4或更小。
芯的侧表面可以包括第一半导体层的侧表面、第二半导体层的侧表面和发射层的侧表面中的至少一个。
层间介电膜的介电常数可以大于第一元件绝缘膜的介电常数。
第二元件绝缘膜相对于蚀刻剂的蚀刻速率可以低于第一元件绝缘膜相对于蚀刻剂的蚀刻速率。
层间介电膜可以包括氧化铪硅(HfSiOx)、氧化钪(ScxOy)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锶(SrO)、氧化钇(YxOy)、氧化钽(TaxOy)、氧化钡(BaO)、氧化钨(WOx)、氧化钛(TiOx)和氧化镧(LaxOy)中的至少一种。
第一元件绝缘膜可以包括氧化硅(SiOx)。
第二元件绝缘膜可以包括氧化铝(AlxOy)。
芯、层间介电膜、第一元件绝缘膜和第二元件绝缘膜在平面图中可以具有圆形形状。
芯在纵向方向上的长度可以大于层间介电膜在纵向方向上的长度。
第一元件绝缘膜的薄膜密度可以高于第二元件绝缘膜的薄膜密度。
根据公开的实施例，显示装置可以包括：第一电极和第二电极，设置在基底上并彼此间隔开；发光元件，设置在第一电极与第二电极之间；以及绝缘层，设置在发光元件上。发光元件可以包括：芯，所述芯可以包括第一半导体层、设置在第一半导体层上的第二半导体层和设置在第一半导体层与第二半导体层之间的发射层；层间介电膜，围绕芯的侧表面；第一元件绝缘膜，围绕层间介电膜的外表面；以及第二元件绝缘膜，围绕第一元件绝缘膜的外表面。绝缘层可以在基底的厚度方向上至少部分地与层间介电膜、第一元件绝缘膜和第二元件绝缘膜叠置，并且第一半导体层、发射层和第二半导体层可以在与基底的厚度方向相交的方向上顺序地布置。
层间介电膜的厚度可以小于第一元件绝缘膜的厚度，层间介电膜的厚度可以小于第二元件绝缘膜的厚度，并且第一元件绝缘膜的厚度可以小于第二元件绝缘膜的厚度。
层间介电膜可以包括具有约10或更大的介电常数的氧化物绝缘材料。
层间介电膜可以具有小于或等于约5nm的厚度。
第一电极和第二电极可以在与基底的厚度方向相交的方向上彼此间隔开，并且发光元件在与基底的厚度方向相交的方向上的长度可以大于第一电极与第二电极之间的最短距离。
第二元件绝缘膜可以包括：第一部分，在基底的厚度方向上与绝缘层叠置，并且具有第一厚度；以及第二部分，在基底的厚度方向上偏离绝缘层，并且具有第二厚度。第一厚度可以大于第二厚度。
根据公开的实施例，多个绝缘膜直接设置在包括多个半导体层的芯的侧部上，使得可以防止芯的表面缺陷。结果，可以改善元件的效率，并且可以防止氧扩散，从而改善元件的可靠性。
应当注意的是，公开的效果不限于上述效果，并且公开的其它效果通过下面的描述对于本领域技术人员而言将是明显的。
附图说明
通过参照附图详细描述公开的实施例，公开的上述和其它方面及特征将变得更加明显。
图1是根据公开的实施例的发光元件的示意性透视图。
图2是示出根据公开的实施例的发光元件的示意性剖视图。
图3是示出相对于层间介电膜的介电常数的电流密度-内部量子效率的曲线图。
图4是示出针对层间介电膜的不同厚度的亮度随时间的改变的曲线图。
图5是示出针对第一元件绝缘膜的不同厚度的亮度随时间的改变的曲线图。
图6是根据公开的另一实施例的发光元件的示意性剖视图。
图7是根据公开的又一实施例的发光元件的示意性剖视图。
图8是根据公开的再一实施例的发光元件的示意性剖视图。
图9至图14是示出根据公开的实施例的制造发光二极管的方法的处理步骤的示意性剖视图。
图15是根据公开的实施例的显示装置的平面图。
图16是根据公开的实施例的显示装置的像素的布局图。
图17是示出了实施例的沿着图16的线I-I'截取的示意性剖视图。
图18是示出图17的区域A的实施例的放大示意性剖视图。
图19是示出图17的区域A的另一实施例的放大示意性剖视图。
图20是示出图17的区域A的另一实施例的放大示意性剖视图。
具体实施方式
将参照其中示出了公开的实施例的透视图、剖视图和/或平面图来描述公开。因此，可以根据制造技术和/或公差来修改视图的轮廓。公开的实施例不意图限制公开的范围，而是涵盖可能由于制造工艺的改变而引起的所有改变和修改。因此，附图中所示的区域以示意形式示出，区域的形状仅仅通过图示来呈现，而不是作为限制。
为了易于描述，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另一元件(或多个元件)或另一特征(或多个特征)的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意图包含装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将因此被定向为“在”所述其它元件或特征“上方”。因此，术语“在……下方”可以包含上方和下方两种方位。装置可以被另外定向(旋转90度或处于其它方位)，并且相应地解释在这里使用的空间相对描述语。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外，当元件被称为与另一元件“接触”、“接触”另一元件或采用类似表述时，该元件可以与所述另一元件“电接触”或“物理接触”，或与所述另一元件“间接接触”或“直接接触”。
此外，X轴、Y轴和Z轴不限于直角坐标系的诸如x、y和z轴的三个轴，并且可以以更广泛的含义来解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个(种/者)”和“从由X、Y和Z组成的组中选择的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如在这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
尽管可以在这里使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
在这里使用的术语是为了描述具体实施例的目的，而不意图成为限制。除非上下文另外清楚地指出，否则如在这里使用的，单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。此外，当术语“包括”、“包含”和/或其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在这里使用的，术语“基本上”、“大约(约)”和其它类似术语被用作近似术语而不用作程度术语，如此，用来解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。
除非在这里另外定义或暗示，否则使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的意思相同的意思。还将理解的是，除非在说明书中清楚地定义，否则术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下的意思一致的意思，而不应以理想化的或过于形式化的含义进行解释。
在下文中，将参照附图描述公开的实施例。
图1是根据公开的实施例的发光元件的示意性透视图。图2是示出根据公开的实施例的发光元件的示意性剖视图。图3是示出相对于层间介电膜的介电常数的电流密度-内部量子效率的曲线图。图4是示出针对层间介电膜的不同厚度的亮度随时间的改变的曲线图。图5是示出针对第一元件绝缘膜的不同厚度的亮度随时间的改变的曲线图。
参照图1和图2，发光二极管ED可以是颗粒元件，并且可以具有拥有预定的(或可选择的)纵横比的杆状或圆柱形形状。发光二极管ED可以具有在一个方向DR3上延伸的形状。发光二极管ED在延伸方向(或纵向方向，DR3)上的长度可以大于发光二极管ED的直径。然而，应当理解的是，公开不限于此。发光二极管ED在延伸方向DR3上的长度可以为大约1μm至大约10μm，或者大约4μm至大约5μm。发光二极管ED的直径可以为约500nm。发光二极管ED的纵横比可以为约1.2:1至约100:1，但公开不限于此。例如，发光二极管ED可以具有杆、线、管等的形状，诸如立方体、长方体和六边形柱的多边形柱的形状，或者可以具有在一方向上延伸并具有部分地倾斜的外表面的形状。在下面的描述和用于示出发光二极管ED的形状的附图中，术语一个方向DR3、发光二极管ED的延伸方向DR3和发光二极管ED的纵向方向DR3可以互换使用。
发光二极管ED可以具有纳米级(从1nm至1μm)至微米级(从1μm至1mm)的尺寸。根据公开的实施例，发光二极管ED的直径和长度都可以具有纳米级或微米级。在一些其它实施例中，发光二极管ED的直径可以具有纳米级，而发光二极管ED的长度可以具有微米级。在一些实施例中，发光二极管ED中的一些的直径和/或长度可以具有纳米级，而发光二极管ED中的其它一些的直径和/或长度具有微米级。
根据公开的实施例，发光二极管ED可以是无机发光二极管。无机发光二极管可以包括多个半导体层。例如，无机发光二极管可以包括第一导电类型(例如，n型)半导体层、第二导电类型(例如，p型)半导体层和置于其间的活性半导体层。活性半导体层可以分别从第一导电类型半导体层和第二导电类型半导体层接收空穴和电子，并且到达活性半导体层的空穴和电子可以复合以发光。当通过在彼此面对的两个电极之间在特定方向上形成电场而产生极性时，无机发光二极管可以在所述两个电极之间对准。
发光二极管ED可以包括芯30、层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382。
芯30可以具有在一个方向DR3上延伸的形状。芯30可以具有杆形状或圆柱形形状。然而，应当理解的是，公开不限于此。芯30可以具有诸如立方体、长方体和六边形柱的多边形柱形状，或者可以具有在方向DR3上延伸并具有部分地倾斜的外表面的形状。
芯30可以包括第一半导体层31、第二半导体层32、发射层33和元件电极层37。第一半导体层31、发射层33、第二半导体层32和元件电极层37可以在作为芯30的纵向方向的方向DR3上顺序地彼此堆叠。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第一半导体层31可以包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32可以设置在第一半导体层31上方，在第一半导体层31与第二半导体层32之间具有发射层33。第二半导体层32可以是p型半导体，并且可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第二半导体层32可以包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管第一半导体层31和第二半导体层32中的每个在附图中被实现为单层，但是公开不限于此。根据包括在发射层33中的材料，第一半导体层31和第二半导体层32还可以包括更多的层，例如，覆层或拉伸应变势垒减小(TSBR)层。
发射层33可以设置在第一半导体层31与第二半导体层32之间。发射层33可以包括具有单量子阱结构或多量子阱结构的材料。在发射层33包括具有多量子阱结构的材料的情况下，该结构可以包括交替地彼此堆叠的量子层和阱层。响应于通过第一半导体层31和第二半导体层32施加的电信号，当电子-空穴对在其中复合时，发射层33可以发光。发射层33可以包括诸如AlGaN、AlGaInN或InGaN的材料。具体地，在发射层33具有其中量子层和阱层交替地彼此堆叠的多量子阱结构的情况下，量子层可以包括AlGaN或AlGaInN，并且阱层可以包括诸如GaN或AlGaN的材料。
发射层33可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地彼此堆叠的结构，并且可以根据发射的光的波长范围包括III族至V族半导体材料。因此，从发射层33发射的光不限于蓝色波段的光。在一些实施例中，发射层33可以发射红色波段或绿色波段的光。
从发射层33发射的光不仅可以在作为纵向方向的第三方向DR3上通过发光二极管ED的端表面发射，而且可以通过发光二极管ED的侧表面发射。从发射层33发射光所沿的方向不限于一个方向。
元件电极层37可以是欧姆连接电极。然而，将理解的是，公开不限于此。元件电极层37可以是肖特基连接电极。发光二极管ED可以包括至少一个元件电极层37。发光二极管ED可以包括一个或更多个元件电极层37。然而，将理解的是，公开不限于此。可以移除元件电极层37。
元件电极层37可以设置在第二半导体层32与电极(见图18)之间，以减小在发光二极管ED的两端电连接到电极以将电信号施加到第一半导体层31和第二半导体层32的情况下的电阻。元件电极层37可以包括具有导电性的金属或金属氧化物。例如，元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
层间介电膜39可以设置为围绕芯30的侧表面(或外周表面)。层间介电膜39可以设置为围绕包括在芯30中的多个半导体层或元件电极层37的侧表面。层间介电膜39可以设置为至少围绕第一半导体层31、发射层33和第二半导体层32的侧表面，并且可以在芯30延伸所沿的一个方向DR3上延伸。
层间介电膜39可以围绕芯30的侧表面，并且可以暴露芯30的两个端表面(图1中的芯30的顶表面和底表面)。由于层间介电膜39没有设置在芯30的两个端表面上，因此芯30的元件电极层37和第一半导体层31可以被层间介电膜39暴露。
层间介电膜39可以与芯30的侧表面直接接触。层间介电膜39可以设置在芯30与第一元件绝缘膜381之间。例如，层间介电膜39的内表面可以与芯30的侧表面(或外周表面)直接接触，并且层间介电膜39的外表面可以与第一元件绝缘膜381的内表面直接接触。
层间介电膜39可以包括具有绝缘性质的材料。根据公开的实施例，层间介电膜39可以包括具有约3电子伏特(eV)或更大的能隙(或带隙)和高介电常数(高k)的绝缘材料。如在这里使用的，术语高介电常数可以意指介电常数k为约10或更大。换句话说，层间介电膜39可以包括具有约10或更大的介电常数(或电容率)的氧化物基绝缘材料。例如，层间介电膜39可以包括氧化铪硅(HfSiOx)、氧化钪(ScxOy)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锶(SrO)、氧化钇(YxOy)、氧化钽(TaxOy)、氧化钡(BaO)、氧化钨(WOx)、氧化钛(TiOx)、氧化镧(LaxOy)等。
层间介电膜39可以与芯30的侧表面直接接触，可以改善在芯30的侧表面上形成的表面缺陷的问题。在后面将描述的制造发光二极管ED的工艺中用于形成芯30的蚀刻工艺期间，在暴露于外部的第一半导体层31、第二半导体层32和发射层33的表面上可能会产生在芯30的侧表面上形成的这种表面缺陷。这种表面缺陷会导致其中在芯30的表面上电子和空穴复合而不产生光的非辐射复合，从而降低发光二极管ED的内部量子效率(IQE)。
根据公开的实施例，层间介电膜39可以包括具有约3电子伏特(eV)或更大的能隙以及约10或更大的介电常数的氧化物绝缘材料，从而改善表面缺陷的问题并提高内部量子效率。具有高介电常数的绝缘材料可以增大介电极化，在所述介电极化中，绝缘材料内部的正电荷和负电荷通过外部电场具有方向性。因此，可以抑制在芯30的侧表面上发生的非辐射复合，并且泄漏的电子可以用作到发射层33的通道，使得可以改善发光二极管ED的内部量子效率。
参照图3的曲线图，x轴表示施加到发光二极管ED的电流密度(以A/cm2为单位)，y轴表示内部量子效率(以％为单位)。
在层间介电膜39包括具有高介电常数(高k)的绝缘材料的情况下，发光二极管ED的内部量子效率可以为大约15％。在其它实施例中，在层间介电膜39包括具有低介电常数(低k)的绝缘材料的情况下，内部量子效率可以为大约10％。如在这里使用的，术语低介电常数可以指小于高介电常数的介电常数，并且可以指介电常数(k)小于约10。例如，具有低介电常数的绝缘材料可以是氮化铝(AlN)、氧化硅(SiOx)等。
返回参照图1和图2，第一元件绝缘膜381可以设置在层间介电膜39的外表面(或外周表面)上。第一元件绝缘膜381可以围绕层间介电膜39的外表面。第一元件绝缘膜381可以设置在层间介电膜39与第二元件绝缘膜382之间。
第一元件绝缘膜381可以在一个方向DR3上延伸。类似于层间介电膜39，第一元件绝缘膜381可以覆盖芯30的侧表面，同时暴露芯30的两个端表面。尽管在附图中所示的实施例中，第一元件绝缘膜381在发光二极管ED的纵向方向DR3上延伸以从第一半导体层31到元件电极层37覆盖侧表面，但是公开不限于此。
第一元件绝缘膜381可以包括绝缘材料，所述绝缘材料用作从第二元件绝缘膜382引入的氧的阻挡件。根据公开的实施例，第一元件绝缘膜381可以通过等离子体增强原子层沉积(PEALD)形成，使得其可以包括具有高薄膜密度和低杂质含量的致密绝缘材料。第一元件绝缘膜381可以具有低的氧渗透性。第一元件绝缘膜381可以包括氧化物绝缘膜，例如，氧化硅(SiO2)。第一元件绝缘膜381的薄膜密度可以高于第二元件绝缘膜382的薄膜密度。第一元件绝缘膜381可以具有高的薄膜密度，以便防止氧从具有相对低的薄膜密度的第二元件绝缘膜382渗透。第一元件绝缘膜381可具有小于层间介电膜39的介电常数的介电常数。
在从外部引入的氧渗透到发光二极管ED中的情况下，发光二极管ED会劣化，并且发光二极管ED的可靠性会降低。根据公开的实施例，第一元件绝缘膜381可以设置在层间介电膜39与第二元件绝缘膜382之间以围绕芯30的外表面，使得可以防止从第二元件绝缘膜382到层间介电膜39或芯30中的氧的扩散。因此，可以改善发光二极管ED的劣化的问题和可靠性。
第二元件绝缘膜382可以设置在第一元件绝缘膜381的外表面(或外周表面)上。第二元件绝缘膜382可以围绕第一元件绝缘膜381的外表面。
第二元件绝缘膜382可以在一个方向DR3上延伸。类似于层间介电膜39和第一元件绝缘膜381，第二元件绝缘膜382可以覆盖芯30的侧表面，同时暴露芯30的两个端表面。尽管在附图所示的实施例中，第二元件绝缘膜382在发光二极管ED的纵向方向DR3上延伸以从第一半导体层31到元件电极层37覆盖侧表面，但是公开不限于此。
第二元件绝缘膜382可以保护第一元件绝缘膜381。例如，第二元件绝缘膜382可以设置为围绕第一元件绝缘膜381的外表面，使得可以防止第一元件绝缘膜381和/或芯30在后面将描述的制造显示装置10的工艺中在形成第二绝缘层520(图17中所示)和/或显示装置10的其它元件的工艺期间被损坏。
尽管第二元件绝缘膜382在附图中设置为完全覆盖第一元件绝缘膜381的外表面，但是公开不限于此。
第二元件绝缘膜382可以包括具有绝缘性质的材料。例如，第二元件绝缘膜382可以包括氧化铝(Al2O3)等。第二元件绝缘膜382可以包括但不限于这样的材料，该材料相对于在后面将描述的制造显示装置10的工艺中的干法蚀刻工艺期间使用的蚀刻剂(例如，F2气体)具有比第一元件绝缘膜381的蚀刻速率慢的蚀刻速率。因此，虽然形成发光二极管ED的最外表面的第二元件绝缘膜382暴露于在制造显示装置10的工艺中使用的蚀刻剂，但第二元件绝缘膜382相对于蚀刻剂的蚀刻速率可以较慢，使得第二元件绝缘膜382可以稳定地保护芯30和第一元件绝缘膜381。
结合图4和图5参照图2，层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382可以形成为具有预定的(或可选择的)厚度，使得可以改善发光二极管ED的发射效率和可靠性。层间介电膜39的厚度d1、第一元件绝缘膜381的厚度d2和第二元件绝缘膜382的厚度d3可以相对于彼此更大或更小。
参照图4，层间介电膜39的厚度d1可以小于第一元件绝缘膜381的厚度d2和第二元件绝缘膜382的厚度d3。例如，层间介电膜39的厚度d1可以小于或等于约5nm或者为约2nm或更小。因此，可以防止氧从包括氧化物绝缘材料的层间介电膜39扩散到芯30，从而改善发光二极管ED的可靠性。
随着层间介电膜39的厚度d1增加，包括在层间介电膜39中的氧化物绝缘材料的氧组分的绝对量可以增加。如果包括在层间介电膜39中的氧组分被引入到发光二极管ED中，则如上所述氧会从绝缘层扩散到芯30，使得发光二极管ED会劣化并且可靠性会降低。因此，如果层间介电膜39的厚度d1为大于5nm，则发光二极管ED的可靠性会劣化。
图4的曲线图示出了在层间介电膜39的厚度d1为2nm、5nm和7nm(电流密度：50A/cm2)的情况下，发光二极管ED的亮度(y轴)随时间(x轴)的改变率。
在层间介电膜39的厚度d1为5nm或7nm的情况下，发光二极管ED的亮度可以随时间线性地或指数地降低。例如，在层间介电膜39的厚度d1为5nm或7nm的情况下，发光二极管ED的亮度可以在600小时后降低至约60％。另一方面，在层间介电膜39的厚度d1为2nm的情况下，发光二极管ED的亮度随着时间的降低会较少。
从图4可以看出的是，当层间介电膜39的厚度d1从5nm减小到2nm时，发光二极管ED的亮度随时间的降低速率降低，并且在层间介电膜39的厚度d1为2nm或更小的情况下，发光二极管ED的亮度的降低速率可以减小。
为了进行层间介电膜39的沉积工艺，层间介电膜39的厚度可以是约0.1nm或更大。
鉴于上述情况，在层间介电膜39的厚度d1在0.1nm至5nm的范围内，特别是在0.1nm至2nm的范围内的情况下，可以减少发光二极管ED的亮度随时间的降低，并且可以改善发光二极管ED的劣化的问题。因此，可以实现具有改善的可靠性的发光二极管ED。
参照图5，根据公开的实施例，第一元件绝缘膜381的厚度d2可以小于第二元件绝缘膜382的厚度d3。第一元件绝缘膜381的厚度d2和第二元件绝缘膜382的厚度d3可以保持预定的(或可选择的)比率，从而改善发射效率而不管发光二极管ED的表面缺陷，并且改善可靠性而不管氧扩散。
例如，第一元件绝缘膜381的厚度d2与第二元件绝缘膜382的厚度d3的比率可以是但不限于约1:2至约1:8。该比率可以为约1:4或更小。例如，在第二元件绝缘膜382的厚度d3为约40nm的情况下，第一元件绝缘膜381的厚度d2可以在约5nm至约10nm的范围内，但是公开不限于此。第一元件绝缘膜381的厚度d2可以为约10nm或更小。
图5的曲线图示出了在第一元件绝缘膜381的厚度d2为10nm、7nm、5nm和2nm的情况下，发光二极管ED的亮度(y轴)随时间(x轴)的改变率。在该示例中，第二元件绝缘膜382的厚度d3为40nm。
在第一元件绝缘膜381的厚度d2为10nm、7nm或5nm的情况下，发光二极管ED的亮度随时间的降低可以为约10％。具体地，在第一元件绝缘膜381的厚度d2为5nm的情况下，发光二极管ED的亮度的降低可能是最小的。另一方面，在第一元件绝缘膜381的厚度d2为2nm的情况下，发光二极管ED的亮度随时间的降低可以为约20％或更多。
鉴于上述情况，如果第一元件绝缘膜381的厚度d2小于第二元件绝缘膜382的厚度d3的1/8倍，则第一元件绝缘膜381会难以防止从第二元件绝缘膜382引入的氧的扩散。因此，第一元件绝缘膜381的厚度d2与第二元件绝缘膜382的厚度d3的比率可以为约1:8或约1:4。
第一元件绝缘膜381的厚度d2可以小于第二元件绝缘膜382的厚度d3。第一元件绝缘膜381的厚度d2越大，等离子体增强原子层沉积(PEALD)工艺越长。结果，更有可能的是，发光二极管ED的表面缺陷由等离子体损伤引起。因此，第一元件绝缘膜381的厚度d2可以具有足以防止发光二极管ED的表面缺陷的厚度范围。
根据该实施例的发光二极管ED可以包括芯30以及围绕芯30的侧表面的层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382，使得可以改善发光二极管ED的发射效率和可靠性。层间介电膜39可以包括具有小于或等于约5nm的厚度的具有高介电常数的氧化物绝缘材料，使得可以通过改善芯30的表面缺陷的问题来改善发光二极管ED的发射效率，并且防止发光二极管ED的可靠性的劣化。第二元件绝缘膜382可以包括相对于在干法蚀刻工艺期间使用的蚀刻剂具有较慢蚀刻速率的绝缘材料，以保护芯30和层间介电膜39及第一元件绝缘膜381，并且第一元件绝缘膜381可以防止从第二元件绝缘膜382的氧扩散。以这种方式，可以改善发光二极管ED的劣化的问题，并且可以确保可靠性。
图6是根据公开的另一实施例的发光元件的示意性剖视图。图7是根据公开的又一实施例的发光元件的示意性剖视图。图8是根据公开的再一实施例的发光元件的示意性剖视图。
根据实施例的发光二极管ED的层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382在延伸方向DR3上的长度可以全部彼此相等或彼此不同。该实施例与层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382在延伸方向DR3上的长度等于芯30的长度的上述实施例不同。
根据图6至图8的实施例，第一元件绝缘膜381可以覆盖包括发射层33的半导体层的仅一些部分的侧表面，或者可以覆盖元件电极层37的侧表面的一部分，同时暴露元件电极层37的侧表面的另一部分。例如，根据后面将描述的发光二极管ED的绝缘材料层3900、3810和3820(参见图10)的蚀刻工艺，不仅可以暴露芯30的上表面，而且可以暴露芯30的侧表面的一部分。因此，层间介电膜39的长度h1、第一元件绝缘膜381的长度h2和第二元件绝缘膜382的长度h3可以与芯30的长度不同。
参照图6，根据该实施例的发光二极管ED_1的芯30的长度可以比层间介电膜39的长度h1长。层间介电膜39的长度h1可以比第一元件绝缘膜381的长度h2长，第一元件绝缘膜381的长度h2可以比第二元件绝缘膜382的长度h3长。
参照图7，根据该实施例的发光二极管ED_2的芯30的长度可以比层间介电膜39的长度h1长。层间介电膜39的长度h1可以基本上等于第一元件绝缘膜381的长度h2。层间介电膜39的长度h1或第一元件绝缘膜381的长度h2可以比第二元件绝缘膜382的长度h3长。
参照图8，根据该实施例的发光二极管ED_3的芯30的长度可以比层间介电膜39的长度h1长。层间介电膜39的长度h1可以比第一元件绝缘膜381的长度h2长。第一元件绝缘膜381的长度h2可以基本上等于第二元件绝缘膜382的长度h3。
在下文中，将参照其它附图描述制造发光二极管ED的处理步骤。
图9至图14是示出根据公开的实施例的制造发光二极管的方法的处理步骤的示意性剖视图。
在附图中限定了第一方向DR1、第二方向DR2和第三方向DR3。将参照附图描述根据公开的实施例的制造发光二极管ED的方法。第一方向DR1和第二方向DR2可以彼此垂直，第三方向DR3可以垂直于第一方向DR1和第二方向DR2所在的平面。第三方向DR3可以是发光二极管ED的延伸方向(或纵向方向)或如上所述的一个方向。
在制造发光二极管ED的处理步骤的实施例的以下描述中，除非另外具体地陈述，否则上侧可以指从下基底1000的表面(或上表面)彼此堆叠发光二极管ED的多个半导体层的在第三方向DR3上的一侧，并且上表面可以指面对在第三方向DR3上的所述一侧的表面。下侧可以指在第三方向DR3上的相对(相反)侧，并且下表面可以指面对在第三方向DR3上的相对(相反)侧的表面。
首先参照图9，可以准备下基底1000。
具体地，下基底1000可以包括基体基底1100和设置在基体基底1100上的缓冲材料层1200。
基体基底1100可以包括诸如蓝宝石基底(AlxOy)和玻璃基底的透明基底。然而，将理解的是，公开不限于此。基体基底1100可以包括诸如GaN、SiC、ZnO、Si、GaP和GaAs的导电材料。在实施例中，基体基底1100可以是蓝宝石基底(AlxOy)。
可以在基体基底1100的表面(或上表面)上形成缓冲材料层1200。缓冲材料层1200可以减小形成在其上的第一半导体材料层3100与基体基底1100之间的晶格常数差。
例如，缓冲材料层1200可以包括未掺杂的半导体。缓冲材料层1200可以包括与第一半导体材料层3100基本上相同的材料，是未进行n型或p型掺杂的，或者可以具有小于第一半导体材料层3100的掺杂浓度的掺杂浓度。在实施例中，缓冲材料层1200可以包括但不限于InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
可以在下基底1000上形成多个半导体材料层。通过外延工艺生长的多个半导体材料层可以通过使晶种生长来形成。形成半导体材料层的方法可以包括电子束沉积法、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射、金属有机化学气相沉积(MOCVD)等。该方法可以通过金属有机化学气相沉积(MOCVD)来进行。然而，将理解的是，公开不限于此。
用于形成半导体材料层的前体材料没有具体限制，并且可以选择任何典型的材料，只要其可以形成目标材料即可。例如，前体材料可以包括包含诸如甲基或乙基的烷基的金属前体。例如，如根据实施例的发光二极管ED，在第一半导体层31、第二半导体层32和发射层33包括AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种的实施例中，金属前体可以是三甲基镓(Ga(CH3)3)，或诸如三甲基铝(Al(CH3)3)和磷酸三乙酯((C2H5)3PO4)的化合物。然而，将理解的时候，公开不限于此。可以使用金属前体或非金属前体经由沉积工艺形成多个半导体材料层。
随后，参照图10，可以在下基底1000上形成第一堆叠结构3000。具体地，其中第一半导体材料层3100、发射材料层3300、第二半导体材料层3200和电极材料层3700顺序地彼此堆叠的第一堆叠结构3000可以形成在下基底1000上。
包括在第一堆叠结构3000中的多个层可以分别与包括在根据上述实施例的芯30中的层对应。具体地，第一堆叠结构3000的第一半导体材料层3100、发射材料层3300、第二半导体材料层3200和电极材料层3700可以分别与芯30的第一半导体层31、发射层33、第二半导体层32和元件电极层37对应，并且可以分别包括与这些层的材料相同的材料。
随后，参照图11，可以蚀刻第一堆叠结构3000以形成彼此间隔开的多个芯30。
具体地，可以通过在垂直于下基底1000的上表面的方向上(例如，在第三方向DR3上)蚀刻第一堆叠结构3000来形成彼此间隔开的芯30。可以通过典型的图案化方法蚀刻第一堆叠结构3000。例如，可以通过在第一堆叠结构3000上方形成蚀刻掩模层并在第三方向DR3上沿着蚀刻掩模层蚀刻第一堆叠结构3000来执行图案化方法。
例如，蚀刻第一堆叠结构3000的工艺可以包括干法蚀刻、湿法蚀刻、反应性离子蚀刻(RIE)、电感耦合等离子体反应性离子蚀刻(ICP-RIE)等。干法蚀刻可以允许各向异性蚀刻，因此它可以适用于竖直蚀刻。根据公开的实施例，可以通过干法蚀刻和湿法蚀刻的组合来执行第一堆叠结构3000的蚀刻。例如，可以在第三方向DR3上进行干法蚀刻，然后可以通过作为各向同性蚀刻的湿法蚀刻将蚀刻的侧壁放置在垂直于下基底1000的上表面的平面上。
在这样做时，由于蚀刻工艺中使用的蚀刻剂，在通过蚀刻第一堆叠结构3000形成的多个芯30的表面上会发生缺陷。具体地，在多个芯30中的每个中包括的半导体层的表面上在半导体材料上会发生缺陷。例如，表面缺陷会发生在芯30的第一半导体层31、第二半导体层32和发射层33的侧表面上。表面缺陷可以指暴露于在用于将第一堆叠结构3000形成为多个芯30的蚀刻工艺中使用的蚀刻剂的芯30的多个半导体层的表面上产生的缺陷。
随后，参照图12，可以在芯30上顺序地形成层间绝缘材料层3900、第一绝缘材料层3810和第二绝缘材料层3820。
如上所述，为了改善在用于形成芯30的蚀刻工艺中产生的芯30的半导体层的外表面上的表面缺陷的问题，可以形成芯30，然后可以在芯30上形成层间绝缘材料层3900。
最初，层间绝缘材料层3900可以形成在多个芯30上。层间绝缘材料层3900可以形成在下基底1000的整个表面上，并且不仅可以形成在芯30的外表面上，而且可以形成在下基底1000的可以被芯30暴露的上表面上。芯30的外表面可以包括芯30的上表面和侧表面。层间绝缘材料层3900可以直接设置在芯30的上表面和侧表面上。因此，层间绝缘材料层3900可以直接设置在芯30的多个半导体层的侧表面上以接触它们。
层间绝缘材料层3900可以经由后续工艺与发光二极管ED的层间介电膜39对应。因此，层间绝缘材料层3900可以包括层间介电膜39中包括的材料，例如，具有约3电子伏特(eV)或更大的能隙和约10或更大的介电常数(或电容率)的氧化物绝缘材料。例如，层间绝缘材料层3900可以包括氧化铪硅(HfSiOx)、氧化钪(ScxOy)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锶(SrO)、氧化钇(YxOy)、氧化钽(TaxOy)、氧化钡(BaO)、氧化钨(WOx)、氧化钛(TiOx)、氧化镧(LaxOy)等。
如上所述，层间绝缘材料层3900可以具有预定的(或可选择的)厚度，以改善效率而不损害发光二极管ED的可靠性。例如，为了防止包括在层间绝缘材料层3900中的氧组分扩散到芯30中，可以将层间绝缘材料层3900形成为具有在约5nm或更小的范围内的厚度。
例如，可以通过原子层沉积(ALD)、热ALD或等离子体增强原子层沉积(PEALD)形成层间绝缘材料层3900。
随后，可以在层间绝缘材料层3900上顺序地彼此堆叠第一绝缘材料层3810和第二绝缘材料层3820。
具体地，可以在层间绝缘材料层3900的外表面上形成第一绝缘材料层3810，并且可以在第一绝缘材料层3810的外表面上形成第二绝缘材料层3820。可以在层间绝缘材料层3900的整个表面上形成第一绝缘材料层3810，并且可以在第一绝缘材料层3810的整个表面上形成第二绝缘材料层3820。
第一绝缘材料层3810可以经由后续工艺与发光二极管ED的第一元件绝缘膜381对应，并且第二绝缘材料层3820可以经由后续工艺与发光二极管ED的第二元件绝缘膜382对应。因此，第一绝缘材料层3810可以包括第一元件绝缘膜381中包括的材料，例如氧化硅(SiO2)。第二绝缘材料层3820可以包括第二元件绝缘膜382中包括的材料，例如氧化铝(Al2O3)。
例如，可以通过原子层沉积(ALD)、热ALD或等离子体增强原子层沉积(PEALD)形成第一绝缘材料层3810和第二绝缘材料层3820。
根据公开的实施例，可以通过等离子体增强原子层沉积(PEALD)形成第一绝缘材料层3810。因此，第一绝缘材料层3810可以包括具有高薄膜密度和低杂质含量的致密绝缘材料。第一绝缘材料层3810可以防止从外部引入的氧的扩散，从而改善发光二极管ED的劣化的问题。
第一绝缘材料层3810的厚度和第二绝缘材料层3820的厚度可以具有预定的(或可选择的)比率，以便改善发射效率而不管发光二极管ED的表面缺陷，并且改善可靠性而不管氧扩散。例如，第一绝缘材料层3810的厚度与第二绝缘材料层3820的厚度的比率可以为约1:2至约1:8，或约1:4或更小。例如，在第二绝缘材料层3820的厚度为约40nm的情况下，第一绝缘材料层3810的厚度可以在约10nm至约5nm的范围内，或者为约10nm或更小。
随后，参照图13，可以部分地去除层间绝缘材料层3900、第一绝缘材料层3810和第二绝缘材料层3820，使得如图1中所示形成围绕芯30的侧表面的层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382。
形成层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382的工艺可以包括部分地去除层间绝缘材料层3900、第一绝缘材料层3810和第二绝缘材料层3820以暴露芯30的一个表面(例如，元件电极层37的上表面)的蚀刻工艺。部分地去除层间绝缘材料层3900、第一绝缘材料层3810和第二绝缘材料层3820的工艺可以经由诸如干法蚀刻或回蚀的各向异性蚀刻工艺来进行。
尽管在附图中所示的实施例中元件电极层37的上表面被暴露并且绝缘材料层3900、3810和3820的上表面是平坦的，但是公开不限于此。根据图6至图8的实施例，层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382在它们围绕元件电极层37的位置可以形成为具有部分弯曲的外表面。在部分地去除绝缘材料层3900、3810和3820的工艺中，不仅可以部分地去除绝缘材料层3900、3810和3820的上表面而且可以部分地去除绝缘材料层3900、3810和3820的侧表面，使得围绕多个层的绝缘材料层3900、3810和3820可以形成有部分蚀刻的端表面。当绝缘材料层3900、3810和3820的上表面被去除时，在发光二极管ED中可以部分地去除与元件电极层37相邻的绝缘材料层3900、3810和3820的外表面。层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382的长度可以全部彼此相等或彼此不同。
随后，参照图14，可以将多个发光二极管ED与下基底1000分离。从下基底1000分离多个发光二极管ED的工艺没有具体限制。例如，可以通过物理分离法或化学分离法执行分离多个发光二极管ED的工艺。
图15是根据公开的实施例的显示装置的平面图。
参照图15，显示装置10可以显示运动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。例如，显示装置10可以包括电视机、膝上型计算机、监视器、电子广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示装置、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10可以包括用于提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在以下描述中，包括上述发光二极管ED(具体地，无机发光二极管)的显示面板被用作显示面板的实施例，但是公开不限于此。可以采用任何其它显示面板，只要可以等同地应用公开的技术构思即可。
在附图中限定了第四方向DR4、第五方向DR5和第六方向DR6。将参照附图描述根据公开的实施例的显示装置10。第四方向DR4和第五方向DR5可以在一个平面中彼此垂直。第六方向DR6可以垂直于其中第四方向DR4和第五方向DR5所在的平面。第六方向DR6可以垂直于第四方向DR4和第五方向DR5中的每个。在根据公开的实施例的显示装置10的以下描述中，第六方向DR6可以指显示装置10的厚度方向。
在平面图中，显示装置10可以具有矩形形状，所述矩形形状包括在第四方向DR4上的较长边和在第五方向DR5上的较短边。尽管显示装置10的较长边和较短边相交的拐角可以形成直角，但这仅仅是说明性的。显示装置10可以具有圆的拐角。显示装置10在平面图中的形状不局限于所示的形状。显示装置10可以具有诸如正方形、具有圆的拐角(顶点)的矩形、其它多边形和圆形的其它形状。
显示表面可以位于显示装置10的在第六方向DR6(即，厚度方向)上的一侧上。在以下描述中，除非另外具体地陈述，否则显示装置10的上侧可以指显示图像的在第六方向DR6上的一侧，并且显示装置10的上表面可以指面对在第六方向DR6上的所述一侧的表面。下部可以指在第六方向DR6上的相对(相反)侧，并且下表面可以指面对在第六方向DR6上的相对(相反)侧的表面。
如在这里使用的，第四方向DR4可以平行于发光二极管ED的纵向方向(或延伸方向)或图6至图12中的第三方向DR3。例如，在第三方向DR3上延伸的发光二极管ED可以与显示装置10的第四方向DR4平行地对准。
显示装置10可以包括显示区域DPA和非显示区域NDA。在显示区域DPA中，可以显示图像。在非显示区域NDA中，可以不显示图像。
显示区域DPA的形状可以遵循显示装置10的形状。例如，显示区域DPA的形状在平面图中可以具有与显示装置10的形状大体类似的矩形形状。显示区域DPA可以大体占据显示装置10的中心的大部分。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置为矩阵。像素PX中的每个的形状在平面图中可以是矩形或正方形。然而，将理解的是，公开不限于此。像素PX中的每个的形状可以具有菱形形状，所述菱形形状具有相对于一个方向倾斜的边。像素PX可以以条纹或
Figure BDA0003934537210000201
图案交替地布置。
非显示区域NDA可以与显示区域DPA相邻设置。非显示区域NDA可以完全地或部分地围绕显示区域DPA。根据公开的实施例，显示区域DPA可以具有矩形形状，非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框(bezel)。包括在显示装置10中的线、电路驱动器或其上可以安装有外部装置的垫(pad，也被称为“焊盘”)区域可以设置在非显示区域NDA中。
图16是根据公开的实施例的显示装置的像素的布局图。图17是示出了实施例的沿着图16的线I-I'截取的示意性剖视图。
参照图16，显示装置10的每个像素PX可以包括发射区域EMA和非发射区域。在发射区域EMA中，从发光二极管ED发射的光可以出射。从发光二极管ED发射的光会无法到达非发射区域中，因此没有光从非发射区域出射。
发射区域EMA可以包括设置有发光二极管ED的区域和与其相邻的区域。发射区域EMA还可以包括其中从发光二极管ED发射的光被其它元件反射或折射以出射的区域。
每个像素PX还可以包括设置在非发射区域中的辅助区域SA。在辅助区域SA中可以不设置发光二极管ED。在平面图中，辅助区域SA可以在像素PX中设置在发射区域EMA的上侧上。辅助区域SA可以设置在沿第五方向DR5相邻的像素PX的发射区域EMA之间。辅助区域SA可以包括其中电极层200和接触电极700通过后面将描述的接触部CT1和CT2电连接的区域。辅助区域SA可以包括分离区域ROP。在辅助区域SA的分离区域ROP中，包括在像素PX的电极层200中的第一电极210和第二电极220可以分别与在第五方向DR5上与像素PX相邻的另一像素PX的第一电极210和第二电极220分离。
参照图16和图17，显示装置10可以包括基底SUB、设置在基底SUB上的电路元件层和设置在电路元件层上的发射层。
基底SUB可以是绝缘基底。基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。基底SUB可以是刚性基底或可以弯曲、折叠或卷起的柔性基底。
电路元件层可以设置在基底SUB上。电路元件层可以包括下金属层110、半导体层120、第一导电层130、第二导电层140、第三导电层150和多个绝缘层。
下金属层110可以设置在基底SUB上。下金属层110可以包括光阻挡图案BML。光阻挡图案BML可以至少设置在晶体管TR的有源层ACT的沟道区域下面以覆盖该沟道区域。然而，将理解的是，公开不限于此。可以省略光阻挡图案BML。
下金属层110可以包括阻挡光的材料。例如，下金属层110可以由阻挡光透射的不透明金属材料制成。
缓冲层161可以设置在下金属层110上方。缓冲层161可以设置为覆盖基底SUB的其上设置有下金属层110的整个表面。缓冲层161可以保护多个晶体管TR免受透过基底SUB的湿气的影响，基底SUB易受湿气渗透。
半导体层120可以设置在缓冲层161上。半导体层120可以包括晶体管TR的有源层ACT。如上所述，晶体管TR的有源层ACT可以设置为与下金属层110的光阻挡图案BML叠置。
半导体层120可以包括多晶硅、单晶硅、氧化物半导体等。根据公开的实施例，在半导体层120包括多晶硅的情况下，可以通过使非晶硅结晶来形成多晶硅。在半导体层120包括多晶硅的情况下，晶体管TR的有源层ACT可以包括掺杂有杂质的多个掺杂区域以及它们之间的沟道区域。在另一实施例中，半导体层120可以包括氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。
栅极绝缘体162可以设置在半导体层120上。栅极绝缘体162可以用作晶体管TR的栅极绝缘层。栅极绝缘体162可以由其中包括无机材料(例如，氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种)的无机层交替地彼此堆叠的多个层构成。
第一导电层130可以设置在栅极绝缘体162上。第一导电层130可以包括晶体管TR的栅电极GE。栅电极GE可以设置为使得其在基底SUB的厚度方向上(即，在第六方向DR6上)与有源层ACT的沟道区域叠置。
第一层间介电层163可以设置在第一导电层130上。第一层间介电层163可以覆盖栅电极GE。第一层间介电层163可以用作第一导电层130与设置在其上的其它层之间的绝缘层，并且可以保护第一导电层130。
第二导电层140可以设置在第一层间介电层163上。第二导电层140可以包括晶体管TR的漏电极SD1和晶体管TR的源电极SD2。
晶体管TR的漏电极SD1和源电极SD2可以分别通过穿透第一层间介电层163和栅极绝缘体162的接触孔电连接到晶体管TR的有源层ACT的两个端部区域。晶体管TR的源电极SD2可以通过穿过第一层间介电层163、栅极绝缘体162和缓冲层161的另一接触孔电连接到下金属层110的光阻挡图案BML。
第二层间介电层164可以设置在第二导电层140上。第二层间介电层164可以设置为覆盖晶体管TR的漏电极SD1和晶体管TR的源电极SD2。第二层间介电层164可以用作第二导电层140与设置在其上的其它层之间的绝缘层，并且可以保护第二导电层140。
第三导电层150可以设置在第二层间介电层164上。第三导电层150可以包括第一电压线VL1、第二电压线VL2和导电图案CDP。
第一电压线VL1可以在基底SUB的厚度方向上与晶体管TR的漏电极SD1的至少一部分叠置。可以通过第一电压线VL1施加供应给晶体管TR的高电平电压(或第一供应电压)。
第二电压线VL2可以通过穿过后面将描述的过孔层166和钝化层165的第二电极接触孔CTS电连接到第二电极220。可以将低于供应给第一电压线VL1的高电平电压的低电平电压(或第二供应电压)施加到第二电压线VL2。具体地，可以将待供应给晶体管TR的高电平电压(或第一供应电压)供应给第一电压线VL1，并且可以将低于供应给第一电压线VL1的高电平电压的低电平电压(或第二供应电压)供应给第二电压线VL2。
导电图案CDP可以电连接到晶体管TR的源电极SD2。导电图案CDP可以通过穿透第二层间介电层164的接触孔电连接到晶体管TR的源电极SD2。导电图案CDP可以通过穿透后面将描述的过孔层166和钝化层165的第一电极接触孔CTD电连接到第一电极210。晶体管TR可以通过导电图案CDP将从第一电压线VL1供应的第一供应电压传输到第一电极210。
钝化层165可以设置在第三导电层150上。钝化层165可以设置为覆盖第三导电层150。钝化层165可用于保护第三导电层150。
缓冲层161、栅极绝缘体162、第一层间介电层163、第二层间介电层164和钝化层165中的每个可以由交替地彼此堆叠的多个无机层构成。例如，缓冲层161、栅极绝缘体162、第一层间介电层163、第二层间介电层164和钝化层165可以由其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层彼此堆叠的双层构成，或者可以由其中无机层交替地彼此堆叠的多个层构成。然而，将理解的是，公开不限于此。缓冲层161、栅极绝缘体162、第一层间介电层163、第二层间介电层164和钝化层165可以由包括上述绝缘材料的单个无机层构成。
过孔层166可以设置在钝化层165上。过孔层166可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机材料。过孔层166可以提供平坦表面。因此，过孔层166的其上设置有后面将描述的发射层的上表面(或表面)可以具有大体平坦的表面，而不管其下是否存在图案或图案的形状(如果有的话)。
发射层可以设置在电路元件层上。发射层可以设置在过孔层166上。发射层可以包括第一堤400、包括210和220的电极层200、第一绝缘层510、第二堤600、多个发光二极管ED以及包括710和720的接触电极700。
第一堤400可以在发射区域EMA中设置在过孔层166上。第一堤400可以直接设置在过孔层166的表面上。第一堤400的至少一部分可以从过孔层166的表面向上突出(例如，在第六方向DR6上)。第一堤400的突出部分可以具有倾斜的侧表面。当第一堤400包括倾斜的侧表面时，从发光二极管ED发射并朝向第一堤400的侧表面行进的光可被朝向上侧(例如，显示侧)引导。
第一堤400可以包括彼此间隔开的第一子堤410和第二子堤420。彼此间隔开的第一子堤410和第二子堤420可以提供设置发光二极管ED的空间，并且也可以用作反射分隔壁，反射分隔壁可以将从发光二极管ED发射的光的行进方向朝向显示侧改变。
尽管附图示出了第一堤400的侧表面具有倾斜的线性形状，但是公开不限于此。例如，第一堤400的侧表面(或外表面)可以具有诸如半圆形或半椭圆形的圆形形状。根据公开的实施例，第一堤400可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极层200可以具有在一个方向上延伸的形状，并且可以设置为横跨发射区域EMA和辅助区域SA。电极层200可以将从电路元件层施加的电信号传输到发光二极管ED以发光。电极层200也可以用于产生在对准多个发光二极管ED的工艺中使用的电场。
电极层200可以设置在第一堤400和被第一堤400暴露的过孔层166上。电极层200可以在发射区域EMA中设置在第一堤400上，并且可以在非发射区域中设置在被第一堤400暴露的过孔层166上。
电极层200可以包括第一电极210和第二电极220。第一电极210和第二电极220可以彼此间隔开。
在平面图中，第一电极210可以设置在每个像素PX的在第四方向DR4上的一侧上(例如，左侧上)。在平面图中，第一电极210可以具有在第五方向DR5上延伸的形状。第一电极210可以设置为使得其穿过发射区域EMA和辅助区域SA。在平面图中，第一电极210可以在第五方向DR5上延伸，并且可以在辅助区域SA的分离区域ROP处与在第五方向DR5上与第一电极210相邻的另一像素PX的第一电极210分离。
第二电极220可以在第四方向DR4上与第一电极210间隔开。在平面图中，第二电极220可以设置在每个像素PX的在第四方向DR4上的另一侧上(例如，右侧上)。在平面图中，第二电极220可以具有在第五方向DR5上延伸的形状。第二电极220可以设置为使得其穿过发射区域EMA和辅助区域SA。在平面图中，第二电极220可以在第五方向DR5上延伸，并且可以在辅助区域SA的分离区域ROP处与在第五方向DR5上与第二电极220相邻的另一像素PX的第二电极220分离。
具体地，在发射区域EMA中，第一电极210可以设置在第一子堤410上，并且第二电极220可以设置在第二子堤420上。第一电极210可以从第一子堤410向外延伸，并且也可以设置在被第一子堤410暴露的过孔层166上。同样地，第二电极220可以从第二子堤420向外延伸，并且也可以设置在被第二子堤420暴露的过孔层166上。第一电极210和第二电极220可以在第一子堤410与第二子堤420之间彼此间隔开。过孔层166可以暴露在彼此间隔开的第一电极210与第二电极220之间。
第一电极210可以在辅助区域SA中与在第五方向DR5上与第一电极210相邻的另一像素PX的第一电极210间隔开，其间具有分离区域ROP。同样地，第二电极220可以在辅助区域SA中与在第五方向DR5上与第二电极220相邻的另一像素PX的第二电极220间隔开，其间具有分离区域ROP。因此，第一电极210和第二电极220可以在辅助区域SA的分离区域ROP处暴露过孔层166。
第一电极210可以通过穿透过孔层166和钝化层165的第一电极接触孔CTD电连接到电路元件层的导电图案CDP。具体地，第一电极210可以与导电图案CDP的被第一电极接触孔CTD暴露的上表面接触。从第一电压线VL1供应的第一供应电压可以通过导电图案CDP传输到第一电极210。
第二电极220可以通过穿透过孔层166和钝化层165的第二电极接触孔CTS电连接到电路元件层的第二电压线VL2。具体地，第二电极220可以与第二电压线VL2的被第二电极接触孔CTS暴露的上表面接触。从第二电压线VL2供应的第二供应电压可以传送到第二电极220。
电极层200可以包括具有高反射率的导电材料。例如，电极层200可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属作为具有高反射率的导电材料，并且可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金。电极层200可以将从发光二极管ED发射并朝向第一堤400的侧表面行进的光朝向像素PX中的每个的上侧反射。
然而，将理解的是，公开不限于此。电极层200还可以包括透明导电材料。例如，电极层200可以包括诸如ITO、IZO和ITZO的材料。在一些实施例中，电极层200可以具有其中透明导电材料和具有高反射率的金属层中的一层或更多层彼此堆叠的结构，或者可以由包括它们的单层构成。例如，电极层200可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层510可以设置在其上形成有电极层200的过孔层166上。第一绝缘层510可以保护电极层200，并且可以使第一电极210和第二电极220彼此绝缘。
第一绝缘层510可以包括无机绝缘材料。例如，第一绝缘层510可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)和氮化铝(AlN)的至少一种无机绝缘材料。由无机材料制成的第一绝缘层510可以具有与其下面的电极层200的图案形状共形的表面形状。例如，根据设置在第一绝缘层510下面的电极层200的形状，第一绝缘层510可以具有阶梯状形状。具体地，第一绝缘层510的上表面的一部分可以在彼此间隔开的第一电极210与第二电极220之间凹陷。因此，设置在第一电极210和第二电极220上的第一绝缘层510的上表面的高度可以比设置在其处未设置第一电极210和第二电极220的过孔层166上的第一绝缘层510的上表面的高度大。在这里，可以基于从平坦参考表面(平坦参考表面下方没有设置结构)(例如，从过孔层166的上表面)测量的高度将层的不同部分的高度彼此进行比较。
在辅助区域SA中，第一绝缘层510可以包括暴露第一电极210的上表面的一部分的第一接触部CT1和暴露第二电极220的上表面的一部分的第二接触部CT2。在辅助区域SA中，第一电极210可以通过穿透第一绝缘层510的第一接触部CT1电连接到第一接触电极710，并且在辅助区域SA中，第二电极220可以通过穿透第一绝缘层510的第二接触部CT2电连接到第二接触电极720。
第二堤600可以设置在第一绝缘层510上。在平面图中，第二堤600可以设置为包括在第四方向DR4和第五方向DR5上延伸的部分的网格图案。
第二堤600可以设置在像素PX的边界上以分离邻近的像素PX，并且可以将发射区域EMA与辅助区域SA分离。第二堤600可以具有大于第一堤400的高度的高度。因此，在制造显示装置10的工艺的用于对准发光二极管ED的喷墨打印工艺期间，可以防止其中分散有多个发光二极管ED的墨混合到相邻的像素PX中，因此墨可以喷射到发射区域EMA中。
多个发光二极管ED可以设置在发射区域EMA中。多个发光二极管ED可以不设置在辅助区域SA中。
发光二极管ED可以在第一子堤410与第二子堤420之间设置在第一绝缘层510上。发光二极管ED可以在第一电极210与第二电极220之间设置在第一绝缘层510上。
发光二极管ED可以具有在一方向上延伸的形状，并且可以设置为使得它们的端部中的每个分别放置在第一电极210和第二电极220上。例如，多个发光二极管ED可以设置为使得发光二极管ED的第一端放置在第一电极210上，而发光二极管ED的第二端放置在第二电极220上。
发光二极管ED中的每个在纵向方向(即，附图中的第四方向DR4)上的长度可以小于在第四方向DR4上彼此间隔开的第一子堤410与第二子堤420之间的最短距离。发光二极管ED中的每个在纵向方向上的长度可以大于在第四方向DR4上彼此间隔开的第一电极210与第二电极220之间的最短距离。第一子堤410与第二子堤420之间在第四方向DR4上的距离可以大于发光二极管ED中的每个的长度，并且第一电极210与第二电极220之间在第四方向DR4上的距离可以小于发光二极管ED中的每个的长度，使得多个发光二极管ED可以设置为使得它们的每个端部分别在第一子堤410与第二子堤420之间放置在第一电极210和第二电极220上。
发光二极管ED可以沿着第一电极210和第二电极220延伸所沿的第五方向DR5彼此间隔开，并且可以基本上彼此平行地对准。
第二绝缘层520可以设置在发光二极管ED上。第二绝缘层520可以设置在发光二极管ED上以暴露发光二极管ED的两端。第二绝缘层520可以设置为部分地围绕发光二极管ED的外表面，使得发光二极管ED的第一端和第二端不被覆盖。
在平面图中，设置在发光二极管ED上的第二绝缘层520可以在第一绝缘层510上在第五方向DR5上延伸，从而在每个像素PX中形成线性图案或岛状图案。第二绝缘层520可以在制造显示装置10的工艺期间保护发光二极管ED并固定发光二极管ED。第二绝缘层520可以设置为填充发光二极管ED与其下面的第一绝缘层510之间的空间。
接触电极700可以设置在第二绝缘层520上。接触电极700可以设置在设置有发光二极管ED的第一绝缘层510上。接触电极700可以包括彼此间隔开的第一接触电极710和第二接触电极720。
第一接触电极710可以在发射区域EMA中设置在第一电极210上。第一接触电极710可以具有在第一电极210上在第五方向DR5上延伸的形状。第一接触电极710可以与第一电极210和发光二极管ED的第一端接触。
第一接触电极710可以在辅助区域SA中与被穿过第一绝缘层510的第一接触部CT1暴露的第一电极210接触，并且可以在发射区域EMA中与发光二极管ED的第一端接触。例如，第一接触电极710可以将第一电极210与发光二极管ED的第一端电连接。
第二接触电极720可以在发射区域EMA中设置在第二电极220上。第二接触电极720可以具有在第二电极220上在第五方向DR5上延伸的形状。第二接触电极720可以与第二电极220和发光二极管ED的第二端接触。
第二接触电极720可以在辅助区域SA中与被穿过第一绝缘层510的第二接触部CT2暴露的第二电极220接触，并且可以在发射区域EMA中与发光二极管ED的第二端接触。例如，第二接触电极720可以将第二电极220与发光二极管ED的第二端电连接。
第一接触电极710和第二接触电极720可以在发光二极管ED上彼此间隔开。具体地，第一接触电极710和第二接触电极720可以彼此间隔开，且第二绝缘层520在它们之间。第一接触电极710和第二接触电极720可以彼此电绝缘。
第一接触电极710和第二接触电极720可以包括相同的材料。例如，第一接触电极710和第二接触电极720中的每个可以包括导电材料。例如，第一接触电极710和第二接触电极720可以包括ITO、IZO、ITZO、铝(Al)等。例如，第一接触电极710和第二接触电极720中的每个可以包括透明导电材料。由于第一接触电极710和第二接触电极720均包括透明导电材料，因此从发光二极管ED发射的光可以穿过第一接触电极710和第二接触电极720以朝向第一电极210和第二电极220行进，并且可以从第一电极210和第二电极220的表面反射。第一接触电极710和第二接触电极720可以包括相同的材料并且可以设置在同一层。第一接触电极710和第二接触电极720可以通过同一工艺一起形成。
第三绝缘层530可以设置在接触电极700上。第三绝缘层530可以覆盖设置在其下面的发射层。第三绝缘层530可以覆盖第一堤400、电极层200、第一绝缘层510、多个发光二极管ED和接触电极700。第三绝缘层530也可以设置在第二堤600上以覆盖第二堤600。
第三绝缘层530可以保护设置在其下面的发射层免受诸如湿气/氧或者灰尘颗粒的外来物质的影响。第三绝缘层530可以保护第一堤400、电极层200、第一绝缘层510、多个发光二极管ED和接触电极700。
图18是示出图17的区域A的实施例的放大示意性剖视图。
参照图18，发光二极管ED可以设置为使得发光二极管ED延伸所沿的方向平行于基底SUB的表面。包括在发光二极管ED中的多个半导体层可以在平行于基底SUB的上表面(或过孔层166的上表面)的方向上顺序地布置。例如，发光二极管ED的第一半导体层31、发射层33和第二半导体层32可以平行于基底SUB的上表面顺序地布置。
具体地，在横跨发光二极管ED的两端的剖面中，发光二极管ED的第一半导体层31、发射层33、第二半导体层32和元件电极层37可以平行于基底SUB的上表面顺序地形成。如在这里使用的，平行于基底SUB的上表面的方向可以指第四方向DR4或第五方向DR5，如在附图中，多个半导体层可以在发光二极管ED中在第四方向DR4上顺序地设置。
发光二极管ED的第一端可以位于第一电极210上，而发光二极管ED的第二端可以位于第二电极220上。应当理解的是，公开不限于此。发光二极管ED的第一端可以位于第二电极220上，而发光二极管ED的第二端可以位于第一电极210上。
第二绝缘层520可以设置在发光二极管ED上。第二绝缘层520可以设置为围绕发光二极管ED的外表面。第二绝缘层520可以设置在发光二极管ED的第二元件绝缘膜382上，并且可以围绕发光二极管ED的第二元件绝缘膜382的面对显示侧的外表面。
第二绝缘层520可以设置为在设置有发光二极管ED的位置围绕发光二极管ED(具体地，发光二极管ED的第二元件绝缘膜382)的外表面，并且第二绝缘层520在未设置发光二极管ED的位置可以设置在被发光二极管ED暴露第一绝缘层510上。
第一接触电极710可以与发光二极管ED的被第二绝缘层520暴露的第一端接触。具体地，第一接触电极710可以设置为围绕发光二极管ED的被第二绝缘层520暴露的端表面。第一接触电极710可以与围绕芯30的层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382以及元件电极层37接触。
第二接触电极720可以与发光二极管ED的被第二绝缘层520暴露的第二端接触。具体地，第二接触电极720可以设置为围绕发光二极管ED的被第二绝缘层520暴露的另一端表面。第二接触电极720可以与发光二极管ED的层间介电膜39、第一元件绝缘膜381和第二元件绝缘膜382以及第一半导体层31接触。
第一接触电极710和第二接触电极720可以彼此间隔开，且第二绝缘层520在它们之间。第一接触电极710和第二接触电极720可以暴露第二绝缘层520的上表面的至少一部分。
第一接触电极710和第二接触电极720可以设置在同一层，并且可以包括相同的材料。例如，第一接触电极710和第二接触电极720可以通过单个掩模工艺一起形成。因此，不需要另外的掩模工艺来形成第一接触电极710和第二接触电极720，因此可以改善制造显示装置10的工艺的效率。
图19是示出图17的区域A的另一实施例的放大示意性剖视图。
图19的实施例与图18的实施例的不同之处在于，接触电极700_1包括设置在不同的层的第一接触电极710和第二接触电极720_1，并且显示装置10还包括第四绝缘层540。
具体地，接触电极700_1可以包括设置在不同的层的第一接触电极710和第二接触电极720_1。
第一接触电极710可以设置在第一电极210和发光二极管ED的第一端上。第一接触电极710可以从发光二极管ED的第一端朝向第二绝缘层520延伸，并且也可以设置在第二绝缘层520的一个侧壁和第二绝缘层520的上表面上。第一接触电极710可以设置在第二绝缘层520的上表面上，并且可以暴露第二绝缘层520的上表面的至少一部分。
第四绝缘层540可以设置在第一接触电极710上。第四绝缘层540可以设置为完全覆盖第一接触电极710。第四绝缘层540可以设置为完全覆盖第二绝缘层520的一个侧壁和上表面，但是可以不设置在第二绝缘层520的另一个侧壁上。第四绝缘层540的一端可与第二绝缘层520的另一侧壁对准。
第二接触电极720_1可以设置在第二电极220上和发光二极管ED的第二端上。第二接触电极720_1可以从发光二极管ED的第二端朝向第二绝缘层520延伸，并且也可以设置在第二绝缘层520的另一侧壁和第四绝缘层540的上表面上。
第三绝缘层530可以设置在第四绝缘层540和第二接触电极720_1上。第三绝缘层530可以设置在第四绝缘层540和第二接触电极720_1上以覆盖它们。
根据该实施例，虽然因为第一接触电极710和第二接触电极720_1设置在不同的层且第四绝缘层540置于第一接触电极710与第二接触电极720_1之间而增加了另外的工艺，所以制造显示装置10的工艺的效率会较低，但可以改善显示装置10的可靠性。具体地，由于第一接触电极710和第二接触电极720_1设置在不同的层并且第四绝缘层540置于第一接触电极710与第二接触电极720_1之间，因此可以防止在制造显示装置10的工艺期间第一接触电极710与第二接触电极720_1之间的短路的问题。
图20是示出图17的区域A的另一实施例的放大示意性剖视图。
图20的实施例与图18的实施例的不同之处在于，发光二极管ED的面对显示装置10的显示侧的第二元件绝缘膜382_1具有不同的厚度。
具体地，在第一电极210与第二电极220之间对准的发光二极管ED的第二元件绝缘膜382_1可以针对不同的部分具有不同的厚度。在横跨发光二极管ED的剖视图中定位在芯30上方的第二元件绝缘膜382_1可以在其与第二绝缘层520叠置的位置处具有第一厚度d31，并且在其不与第二绝缘层520叠置的位置处具有小于第一厚度d31的第二厚度d32。在横跨发光二极管ED的剖视图中定位在芯30下方的第二元件绝缘膜382_1可以具有等于第一厚度d31的第三厚度d33。第二元件绝缘膜382_1的定位在芯30上方的一部分可以面对显示侧，而第二元件绝缘膜382_1的定位在芯30下方的另一部分可以面对第一绝缘层510。
例如，与第二绝缘层520叠置并且定位在芯30上方的第二元件绝缘膜382_1和定位在芯30下方的第二元件绝缘膜382_1可以具有相同的厚度，而不与第二绝缘层520叠置并且定位在芯30上方的第二元件绝缘膜382_1可以比与第二绝缘层520叠置并且定位在芯30上方的第二元件绝缘膜382_1薄。这可以通过在制造显示装置10的工艺期间对第二元件绝缘膜382_1的一部分进行蚀刻来形成。
具体地，第二元件绝缘膜382_1可以形成在过孔层166上对准的发光二极管ED的外表面，使得第二元件绝缘膜382_1可以保护芯30和第一元件绝缘膜381免受在制造显示装置10的工艺中用于形成在发光二极管ED的对准工艺之后形成的多个元件的蚀刻工艺中使用的蚀刻剂的影响。可以蚀刻掉第二元件绝缘膜382_1的不与第二绝缘层520叠置且朝向显示侧暴露的部分。因此，第二元件绝缘膜382_1可以具有不同的厚度。
虽然为了稳定地保护第一元件绝缘膜381、层间介电膜39和芯30，在制造显示装置10的工艺期间部分地蚀刻掉并且去除第二元件绝缘膜382_1，但第二元件绝缘膜382_1可以具有比第一元件绝缘膜381更慢的蚀刻速率，并且可以具有一定水平以上的厚度。因此，如上所述，在实施例中，第二元件绝缘膜382_1可以包括氧化铝(Al2O3)，氧化铝(Al2O3)具有相对于蚀刻剂的慢的蚀刻速率。第二元件绝缘膜382_1的厚度可以大于第一元件绝缘膜381的厚度和层间介电膜39的厚度。
在总结详细描述时，本领域技术人员将理解的是，可以在基本上不脱离公开的原理的情况下对实施例进行许多改变和修改。因此，公开的所公开的实施例仅以一般的和描述性含义来使用，而不是为了限制的目的。

Claims (20)

1.一种发光元件，所述发光元件包括：
芯，所述芯包括：第一半导体层；第二半导体层，设置在所述第一半导体层上；以及发射层，设置在所述第一半导体层与所述第二半导体层之间；
层间介电膜，围绕所述芯的侧表面；
第一元件绝缘膜，围绕所述层间介电膜的外表面；以及
第二元件绝缘膜，围绕所述第一元件绝缘膜的外表面，其中，
所述层间介电膜包括具有10或更大的介电常数的氧化物绝缘材料，并且
所述层间介电膜具有小于或等于5nm的厚度。
2.根据权利要求1所述的发光元件，其中，
所述层间介电膜的所述厚度小于所述第一元件绝缘膜的厚度，并且
所述层间介电膜的所述厚度小于所述第二元件绝缘膜的厚度。
3.根据权利要求1所述的发光元件，其中，所述层间介电膜具有2nm或更小的厚度。
4.根据权利要求1所述的发光元件，其中，所述第一元件绝缘膜的厚度小于所述第二元件绝缘膜的厚度。
5.根据权利要求4所述的发光元件，其中，所述第一元件绝缘膜的所述厚度与所述第二元件绝缘膜的所述厚度的比率为1:4或更小。
6.根据权利要求1所述的发光元件，其中，所述芯的所述侧表面包括所述第一半导体层的侧表面、所述第二半导体层的侧表面和所述发射层的侧表面中的至少一个。
7.根据权利要求1所述的发光元件，其中，所述层间介电膜的介电常数大于所述第一元件绝缘膜的介电常数。
8.根据权利要求1所述的发光元件，其中，所述第二元件绝缘膜相对于蚀刻剂的蚀刻速率低于所述第一元件绝缘膜相对于所述蚀刻剂的蚀刻速率。
9.根据权利要求1所述的发光元件，其中，所述层间介电膜包括氧化铪硅、氧化钪、氧化铪、氧化锆、氧化锶、氧化钇、氧化钽、氧化钡、氧化钨、氧化钛和氧化镧中的至少一种。
10.根据权利要求1所述的发光元件，其中，所述第一元件绝缘膜包括氧化硅。
11.根据权利要求1所述的发光元件，其中，所述第二元件绝缘膜包括氧化铝。
12.根据权利要求1所述的发光元件，其中，所述芯、所述层间介电膜、所述第一元件绝缘膜和所述第二元件绝缘膜在平面图中具有圆形形状。
13.根据权利要求1所述的发光元件，其中，所述芯在纵向方向上的长度大于所述层间介电膜在所述纵向方向上的长度。
14.根据权利要求1所述的发光元件，其中，所述第一元件绝缘膜的薄膜密度高于所述第二元件绝缘膜的薄膜密度。
15.一种显示装置，所述显示装置包括：
第一电极和第二电极，设置在基底上，并且彼此间隔开；
发光元件，设置在所述第一电极与所述第二电极之间；以及
绝缘层，设置在所述发光元件上，其中，
所述发光元件包括：
芯，所述芯包括：第一半导体层；第二半导体层，设置在所述第一半导体层上；以及发射层，设置在所述第一半导体层与所述第二半导体层之间；
层间介电膜，围绕所述芯的侧表面；
第一元件绝缘膜，围绕所述层间介电膜的外表面；以及
第二元件绝缘膜，围绕所述第一元件绝缘膜的外表面，
所述绝缘层在所述基底的厚度方向上至少部分地与所述层间介电膜、所述第一元件绝缘膜和所述第二元件绝缘膜叠置，并且
所述第一半导体层、所述发射层和所述第二半导体层在与所述基底的所述厚度方向相交的方向上顺序地布置。
16.根据权利要求15所述的显示装置，其中，
所述层间介电膜的厚度小于所述第一元件绝缘膜的厚度，
所述层间介电膜的所述厚度小于所述第二元件绝缘膜的厚度，并且
所述第一元件绝缘膜的所述厚度小于所述第二元件绝缘膜的所述厚度。
17.根据权利要求15所述的显示装置，其中，所述层间介电膜包括具有10或更大的介电常数的氧化物绝缘材料。
18.根据权利要求15所述的显示装置，其中，所述层间介电膜具有小于或等于5nm的厚度。
19.根据权利要求15所述的显示装置，其中，
所述第一电极和所述第二电极在与所述基底的所述厚度方向相交的所述方向上彼此间隔开，并且
所述发光元件在与所述基底的所述厚度方向相交的所述方向上的长度大于所述第一电极与所述第二电极之间的最短距离。
20.根据权利要求15所述的显示装置，其中，
所述第二元件绝缘膜包括：
第一部分，在所述基底的所述厚度方向上与所述绝缘层叠置，并且具有第一厚度；以及
第二部分，在所述基底的所述厚度方向上偏离所述绝缘层，并且具有第二厚度，并且
所述第一厚度大于所述第二厚度。
CN202211399975.7A 2022-01-04 2022-11-09 发光元件和包括该发光元件的显示装置 Pending CN116435434A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0000700 2022-01-04
KR1020220000700A KR20230105727A (ko) 2022-01-04 2022-01-04 발광 소자 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN116435434A true CN116435434A (zh) 2023-07-14

Family

ID=86991028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211399975.7A Pending CN116435434A (zh) 2022-01-04 2022-11-09 发光元件和包括该发光元件的显示装置

Country Status (3)

Country Link
US (1) US20230215986A1 (zh)
KR (1) KR20230105727A (zh)
CN (1) CN116435434A (zh)

Also Published As

Publication number Publication date
US20230215986A1 (en) 2023-07-06
KR20230105727A (ko) 2023-07-12

Similar Documents

Publication Publication Date Title
CN114365289A (zh) 发光器件、用于其的制造方法和包括其的显示装置
US20240234640A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20230006101A1 (en) Light-emitting element and display device comprising same
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20230352621A1 (en) Light-emitting device, manufacturing method therefor, and display apparatus
US20230215986A1 (en) Light-emitting element and display device including the same
US20230018385A1 (en) Light-emitting element and display device including the same
US20230066350A1 (en) Light emitting element and display device including the same
US20220384673A1 (en) Light emitting element and method for manufacturing the same
EP4235821A2 (en) Light-emitting element and display device including the same
US20230282778A1 (en) Light-emitting element and display device including the same
US20230207740A1 (en) Light emitting element and display device including the same
EP4020570A1 (en) Light emitting element and display device comprising same
CN117882202A (zh) 发光二极管和包括其的显示装置
US20230223496A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20230378397A1 (en) Light emitting element, method for fabricating the same and display device
US20230246134A1 (en) Light emitting element and display device including the same
US20230369542A1 (en) Light-emitting device, manufacturing method for light-emitting device, and display apparatus
CN116156956A (zh) 发光元件及包括该发光元件的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication