CN116383097A - Spi Nand flash坏块管理方法和系统 - Google Patents
Spi Nand flash坏块管理方法和系统 Download PDFInfo
- Publication number
- CN116383097A CN116383097A CN202310339626.4A CN202310339626A CN116383097A CN 116383097 A CN116383097 A CN 116383097A CN 202310339626 A CN202310339626 A CN 202310339626A CN 116383097 A CN116383097 A CN 116383097A
- Authority
- CN
- China
- Prior art keywords
- logic
- component
- spi
- program
- flash bad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000000007 visual effect Effects 0.000 claims abstract description 48
- 238000007726 management method Methods 0.000 claims description 16
- 238000012360 testing method Methods 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 6
- 238000013507 mapping Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 238000012800 visualization Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000739 chaotic effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 231100000957 no side effect Toxicity 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0481—Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0484—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明的目的是提供Spi Nand flash坏块管理方法和系统,该方法包括:构建逻辑组件;构建可视化编排区;使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排测试程序,从程序的报警状态显示Spi Nand flash坏块,并删除坏块。该方法可以使得芯片的内部环境可视化管理,从而可以明确知道哪些模块是否出现问题,从而方便用户规划数据写入的空间。
Description
技术领域
本发明涉及储存技术领域,具体涉及Spi Nand flash坏块管理方法和系统。
背景技术
SPI NAND最大存储单元是PLANE,一个PLANE有多个block,一个block有多个PAGE,PAGE是SPI NAND最小的存储单元。
现有的坏块管理方式,都是在在闪存制卡时就先将所有的块扫描处理,将块的状态记录到块表中去,用标记位记录块的状态;在对闪存写入数据时,根据用户的请求查询块表得到对应的好的块,再提供给用户,对好的块表中的块进行写入。
现有的Spi Nand flash坏块管理方法都是通过标记位记录块的方式进行管理,无法可视化管理,从而无法让用户知道芯片的状态,从而使得写入时,容易造成数据丢失。
发明内容
本发明的目的是提供Spi Nand flash坏块管理方法和系统,该方法可以使得芯片的内部环境可视化管理,从而可以明确知道哪些模块是否出现问题,从而方便用户规划数据写入的空间。
Spi Nand flash坏块管理方法,包括:
构建逻辑组件;
构建可视化编排区;
使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排;
测试程序,从程序的报警状态显示Spi Nand flash坏块,并删除坏块。
优选地,所述测试程序,从程序的报警状态显示Spi Nand flash坏块,并删除坏块,包括:
计算程序每一个逻辑板块所需占用的内存空间;
在测试时,在程序报错时,获取未执行的逻辑组件;
根据未执行的逻辑组件获取显示Spi Nand flash坏块。
优选地,所述根据未执行的逻辑组件获取显示Spi Nand flash坏块,包括:
每次将未执行的逻辑组件中的单位存储模块的数据代码映射到另一存储模块;并与原来的执行的逻辑组件构建新的程序;
测试新的程序的执行情况,根据代码的执行情况找到Spi Nand flash坏块和未执行的程序代码。
构建逻辑组件包括:
逻辑组件包括逻辑配置和逻辑模板;
逻辑配置用于开发时逻辑的可视化;
逻辑模板用于运行时逻辑的解析、加载和运行;
开发时和运行时共用一套组件数据,开发时只读取逻辑配置,运行时只读取逻辑模板。
构建可视化编排区包括:
可视化编排区展示包括:逻辑组件名称,组件参数,可拖拽区域;
可视化编排区的执行顺序和代码顺序相同,自上而下顺序执行。
组件参数包括:
组件参数具体包括:and,or,not,nop;
通过点击、触发动画、切换页面,改变组件参数的值;
每个逻辑组件的参数都进行可视化展示;
每个组件参数都有单独的使用说明。
使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排包括:
使用者选择所需的逻辑组件后,将逻辑组件拖拽到可视化编排区;
使用者在可视化编排区内移动逻辑组件改变执行顺序;
将编排结果导出储存在低代码平台中。
逻辑配置包括:
逻辑配置不含无效数据,运行时直接通过type组件类型读取模板代码。
逻辑组件具体包括:
if/else条件判断、message消息提示、interface接口;
逻辑组件粒度小,参数都是可视化的。
Spi Nand flash坏块管理方法系统,包括:
逻辑组件库,包括多个具有可编辑属性的逻辑组件;
可视化编排窗口,用于展示使用者编排的逻辑组件;
低代码应用运行模块,用于执行逻辑编排的结果。
一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的Spi Nand flash坏块管理方法。
一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的Spi Nand flash坏块管理方法。
本发明构建逻辑组件;构建可视化编排区;使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排;测试程序,从程序的报警状态显示Spi Nand flash坏块,并删除坏块。可以测试不同编程状态下的存储结构,从而可以使得芯片的内部环境可视化管理,从而可以明确知道哪些模块是否出现问题,从而方便用户规划数据写入的空间。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,标示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提出的Spi Nand flash坏块管理方法的流程图;
图2为本发明提出的Spi Nand flash坏块管理方法系统逻辑组件架构图;
图3为本发明提出的Spi Nand flash坏块管理方法系统可视化编排区图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
相较于现有技术的逻辑编排中逻辑节点复用度不高,开发成本高,而且由于存在隐性参数,对非开发人员非常不友好,逻辑节点的粒度较高使得对开发人员依旧存在很高的依赖度的缺点。本发明开发的逻辑组件粒度小且无副作用,参数完全是显性的,一目了然,更加直观,更加稳定。并且本发明的组件配置没有类似流程图的图形、线段、坐标等无效数据,运行时直接通过type组件类型读取模板代码即可,无需转义图形数据产出DSL再编译成逻辑代码,数据结构简单,编译流程精简,扩展性更好,解决了现有技术中流程图数据格式复杂,携带了大量无效信息,比如坐标、标签信息等,影响加载性能的问题。最后本发明在可视化编排区中可以按住组件名称可以内部移动改变执行顺序,相比流程图,不会造成图形混乱,操作更加简单和直观,解决了执行顺序不直观,开发过程中对逻辑节点顺序的调整使得流程图变得复杂且混乱的技术难题。
Spi Nand flash坏块管理方法,包括:
S100,构建逻辑组件;
S200,构建可视化编排区;
S300,使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排‘
S400,测试程序,从程序的报警状态显示Spi Nand flash坏块,并删除坏块。
本发明构建逻辑组件;构建可视化编排区;使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排;测试程序,从程序的报警状态显示Spi Nand flash坏块,并删除坏块。可以测试不同编程状态下的存储结构,从而可以使得芯片的内部环境可视化管理,从而可以明确知道哪些模块是否出现问题,从而方便用户规划数据写入的空间。
优选地,S400,测试程序,从程序的报警状态显示Spi Nand flash坏块,并删除坏块,包括:
S410,计算程序每一个逻辑板块所需占用的内存空间;
S420,在测试时,在程序报错时,获取未执行的逻辑组件;
S430,根据未执行的逻辑组件获取显示Spi Nand flash坏块。
在进行Spi Nand flash坏块删除的过程中,可以通过逻辑板块中,代码的执行情况判定哪个逻辑板块是出现问题的,从而可以把这个存储空间中的坏块作为待定要删除的坏块,因为每次可视化编程过程中,每个逻辑组件要执行的效果是已经知道的,所以只需要根据逻辑组件进行排选就可以知道坏块的所在,同时在编程过程中,逻辑板块一组建完成,就可以知道需要执行的程序是什么,从而达到了既可以保证编程的高效性,也可以测试SpiNand flash坏块的目的。只需要通过可视化就实现软硬件的结合测试。
优选地,S430,根据未执行的逻辑组件获取显示Spi Nand flash坏块,包括:
S431,每次将未执行的逻辑组件中的单位存储模块的数据代码映射到另一存储模块;并与原来的执行的逻辑组件构建新的程序;
S432,测试新的程序的执行情况,根据代码的执行情况找到Spi Nand flash坏块和未执行的程序代码。
在构建逻辑组件的过程中,代码一般封装在一个模块,从而在某个逻辑组件不能执行时,可以根据实际代码执行情况找到报错的原因和存储过程中出现逻辑错误的存储板块。
S100构建逻辑组件包括:
逻辑组件包括逻辑配置和逻辑模板;
逻辑配置用于开发时逻辑的可视化;
逻辑模板用于运行时逻辑的解析、加载和运行;
开发时和运行时共用一套组件数据,开发时只读取逻辑配置,运行时只读取逻辑模板。
逻辑组件是指具有逻辑运算功能的组件,即电路中任何一个运用逻辑门电路的组件都叫逻辑组件,逻辑组件包含参数变量、全局变量、系统参数、条件判断、分享变量等,传统逻辑组件节点复用度不高,反而增加开发成本,而且由于存在隐性参数,对非开发人员非常不友好,逻辑节点的粒度较高使得对开发人员依旧存在很高的依赖度。
如图2,本发明中逻辑组件有包括:if/else条件判断、message消息提示、interface接口等粒度小且无副作用,参数完全是显性的,一目了然,更加直观,更加稳定。使用者在开发时进行逻辑配置,设计逻辑组件,例如设计if循环找到200质数,然后输出所找到的质数,系统运行时利用逻辑模板来进行逻辑的解析,加载和运行,逻辑模板是预设的,可以根据不同的逻辑配置使用不同的逻辑模板。
S200构建可视化编排区包括:
可视化编排区展示包括:逻辑组件名称,组件参数,可拖拽区域;
可视化编排区的执行顺序和代码顺序相同,自上而下顺序执行。
开发时从逻辑组件中拖拽组件到可视化编排区,读取该组件的逻辑配置,可视化展示组件名称、组件参数、可拖拽区域等,通过不断的组件拖拽操作实现完整的逻辑编排。可视化编排区的执行顺序和代码顺序相同,自上而下顺序执行。在可视化编排区按住组件名称可以内部移动改变执行顺序,相比流程图,不会造成图形混乱,操作更加简单和直观。
如图3所示,可视化编排区域包括条件模块,满足条件模块,不满足条件模块,满足条件模块中包括名字模块,代码模块,数据模块。例如:使用者选择执行y=x+2,输入x,输出y的值,可以添加条件if,当x>20时,输出y的值,可以再添加一个message消息提示为“结束”的窗口弹出,大大提高了程序运行的直观性,本发明可以设置的条件类型多,灵活的满足开发者的编程需求。
组件参数包括:
组件参数具体包括:and,or,not,nop;
通过点击、触发动画、切换页面,改变组件参数的值;
每个逻辑组件的参数都进行可视化展示;
每个组件参数都有单独的使用说明。
例1:逻辑组件为与门,那么对应的逻辑器件表达为AND(n,x1,x2,x3……xn,y)定义为有n的输入项的个数,组件参数输入项分别为:x1,x2,x3……xn,输出项为y;
例2:逻辑组件为非门,那么对应的逻辑器件表达为NOT(x,y),组件参数输入项为x,输出项为y;
例3:逻辑组件为或门,那么对应的逻辑器件表达为OR(x,y),组件参数输入项为x,Y,输出项为x或y。
例4:逻辑组件为计数器,那么对应的逻辑器件表达为TIME(x,y,t),组件参数输入项为x,y,输出项为t。
使用者首先要确定逻辑元件,以及该逻辑元件实现的功能,再调用相应的逻辑组件,调节组件参数达到逻辑编排的目的。
使用者通过调节组件参数可以极大的扩展了交互功能的灵活性,本发明可以通过点击、触发动画、切换页面等,改变参数组件的值,还可以基于参数值,动态调整动画等其他组件的属性参数值。并且每个组件的参数都进行可视化展示和带有单独的使用说明对非开发人员更加友好,更容易上手。
S300使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排包括:
使用者选择所需的逻辑组件后,将逻辑组件拖拽到可视化编排区;
使用者在可视化编排区内移动逻辑组件改变执行顺序;
将编排结果导出储存在低代码平台中。
减少了使用者在开发的过程中手动编写的工作量,在编排区可以随意拖拽逻辑组件改变执行顺序,让程序执行变得一目了然,现有技术中流程图数据格式复杂,携带了大量无效信息,比如坐标、标签信息等,加载性能很低,本发明不使用流程图数据格式,使得整个执行流程更加直观简单,操作更加方便。
逻辑配置包括:
逻辑配置不含无效数据,运行时直接通过type组件类型读取模板代码。
逻辑配置是各个逻辑组件的组合搭配,将两个或两个以上的逻辑组件按照一定逻辑关系组合起来,表达复杂思维的过程。例如使用者将多个逻辑组件拖拽至可视化编排区形成一个复杂的逻辑程序。
本发明中的逻辑配置没有类似流程图的图形、线段、坐标等无效数据,运行时直接通过type组件类型读取模板代码即可,无需转义图形数据产出DSL再编译成逻辑代码,数据结构简单,编译流程精简,扩展性更好。
逻辑组件具体包括:
if/else条件判断、message消息提示、interface接口;
逻辑组件粒度小,参数都是可视化的。
实施例2
Spi Nand flash坏块管理方法系统,包括:
逻辑组件库,包括多个具有可编辑属性的逻辑组件;
可视化编排窗口,用于展示使用者编排的逻辑组件;
低代码应用运行模块,用于执行逻辑编排的结果。
实施例3
一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的Spi Nand flash坏块管理方法。
实施例4
一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的Spi Nand flash坏块管理方法。
相较于现有技术的逻辑编排中逻辑节点复用度不高,开发成本高,而且由于存在隐性参数,对非开发人员非常不友好,逻辑节点的粒度较高使得对开发人员依旧存在很高的依赖度的缺点。本发明开发的逻辑组件粒度小且无副作用,参数完全是显性的,一目了然,更加直观,更加稳定。并且本发明的组件配置没有类似流程图的图形、线段、坐标等无效数据,运行时直接通过type组件类型读取模板代码即可,无需转义图形数据产出DSL再编译成逻辑代码,数据结构简单,编译流程精简,扩展性更好,解决了现有技术中流程图数据格式复杂,携带了大量无效信息,比如坐标、标签信息等,影响加载性能的问题。最后本发明在可视化编排区中可以按住组件名称可以内部移动改变执行顺序,相比流程图,不会造成图形混乱,操作更加简单和直观,解决了执行顺序不直观,开发过程中对逻辑节点顺序的调整使得流程图变得复杂且混乱的技术难题。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.Spi Hand flash坏块管理方法,其特征在于,包括:
构建逻辑组件;
构建可视化编排区;
使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排,
测试程序,从程序的报警状态显示Spi Hand flash坏块,并删除坏块。
2.根据权利要求1所述的Spi Hand flash坏块管理方法,其特征在于,所述测试程序,从程序的报警状态显示Spi Hand flash坏块,并删除坏块,包括:
计算程序每一个逻辑板块所需占用的内存空间;
在测试时,在程序报错时,获取未执行的逻辑组件;
根据未执行的逻辑组件获取显示Spi Hand flash坏块。
3.根据权利要求1所述的Spi Hand flash坏块管理方法,其特征在于,所述根据未执行的逻辑组件获取显示Spi Hand flash坏块,包括:
每次将未执行的逻辑组件中的单位存储模块的数据代码映射到另一存储模块;并与原来的执行的逻辑组件构建新的程序;
测试新的程序的执行情况,根据代码的执行情况找到Spi Hand flash坏块和未执行的程序代码。
4.根据权利要求3所述的Spi Hand flash坏块管理方法,其特征在于,所述组件参数包括:
组件参数具体包括:and,or,not,nop;
通过点击、触发动画、切换页面,改变组件参数的值;
每个逻辑组件的参数都进行可视化展示;
每个组件参数都有单独的使用说明。
5.根据权利要求1所述的Spi Hand flash坏块管理方法,其特征在于,所述使用者从逻辑组件中拖拽组件到可视化编排区,完成逻辑编排包括:
使用者选择所需的逻辑组件后,将逻辑组件拖拽到可视化编排区;
使用者在可视化编排区内移动逻辑组件改变执行顺序;
将编排结果导出储存在低代码平台中。
6.根据权利要求2所述的Spi Hand flash坏块管理方法,其特征在于,所述逻辑配置包括:
逻辑配置不含无效数据,运行时直接通过type组件类型读取模板代码。
7.根据权利要求2所述的Spi Hand flash坏块管理方法,其特征在于,所述逻辑组件具体包括:
if/else条件判断、message消息提示、interface接口;
逻辑组件粒度小,参数都是可视化的。
8.Spi Nand flash坏块管理方法系统,其特征在于,包括:
逻辑组件库,包括多个具有可编辑属性的逻辑组件;
可视化编排窗口,用于展示使用者编排的逻辑组件;
低代码应用运行模块,用于执行逻辑编排的结果。
9.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的Spi Nand flash坏块管理方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的Spi Nand flash坏块管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310339626.4A CN116383097B (zh) | 2023-03-27 | 2023-03-27 | Spi Nand flash坏块管理方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310339626.4A CN116383097B (zh) | 2023-03-27 | 2023-03-27 | Spi Nand flash坏块管理方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116383097A true CN116383097A (zh) | 2023-07-04 |
CN116383097B CN116383097B (zh) | 2024-05-17 |
Family
ID=86961016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310339626.4A Active CN116383097B (zh) | 2023-03-27 | 2023-03-27 | Spi Nand flash坏块管理方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116383097B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118227102A (zh) * | 2024-03-19 | 2024-06-21 | 北京东方金信科技股份有限公司 | 一种逻辑组件运行控制方法、装置、设备及介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130346671A1 (en) * | 2012-06-22 | 2013-12-26 | Winbond Electronics Corporation | On-Chip Bad Block Management for NAND Flash Memory |
CN105955726A (zh) * | 2016-04-22 | 2016-09-21 | 广州捷士电子科技有限公司 | 一种控制逻辑及其可视化图形编程方法 |
CN106445398A (zh) * | 2015-08-04 | 2017-02-22 | 深圳市中兴微电子技术有限公司 | 一种基于新型存储器的嵌入式文件系统及其实现方法 |
CN107894872A (zh) * | 2017-09-30 | 2018-04-10 | 南京扬贺扬微电子科技有限公司 | SPI Nand Flash的坏块管理方式 |
CN112445429A (zh) * | 2020-10-30 | 2021-03-05 | 至誉科技(武汉)有限公司 | 固态硬盘物理块的管理方法及系统 |
WO2021217660A1 (zh) * | 2020-04-30 | 2021-11-04 | 深圳中砼物联网科技有限公司 | 实现图形化无代码开发用户界面的方法、计算机设备、存储介质 |
CN113867995A (zh) * | 2020-06-29 | 2021-12-31 | 爱思开海力士有限公司 | 处理坏块的存储器系统及其操作方法 |
US20220138043A1 (en) * | 2020-11-02 | 2022-05-05 | Micron Technology, Inc. | Memory block defect detection and management |
CN115240759A (zh) * | 2022-07-29 | 2022-10-25 | 济南浪潮数据技术有限公司 | 一种固态硬盘检测方法、装置、设备及存储介质 |
CN115472206A (zh) * | 2022-07-26 | 2022-12-13 | 上海江波龙数字技术有限公司 | 存储器的坏块检测方法、测试设备及存储介质 |
-
2023
- 2023-03-27 CN CN202310339626.4A patent/CN116383097B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130346671A1 (en) * | 2012-06-22 | 2013-12-26 | Winbond Electronics Corporation | On-Chip Bad Block Management for NAND Flash Memory |
CN106445398A (zh) * | 2015-08-04 | 2017-02-22 | 深圳市中兴微电子技术有限公司 | 一种基于新型存储器的嵌入式文件系统及其实现方法 |
CN105955726A (zh) * | 2016-04-22 | 2016-09-21 | 广州捷士电子科技有限公司 | 一种控制逻辑及其可视化图形编程方法 |
CN107894872A (zh) * | 2017-09-30 | 2018-04-10 | 南京扬贺扬微电子科技有限公司 | SPI Nand Flash的坏块管理方式 |
WO2021217660A1 (zh) * | 2020-04-30 | 2021-11-04 | 深圳中砼物联网科技有限公司 | 实现图形化无代码开发用户界面的方法、计算机设备、存储介质 |
CN113867995A (zh) * | 2020-06-29 | 2021-12-31 | 爱思开海力士有限公司 | 处理坏块的存储器系统及其操作方法 |
CN112445429A (zh) * | 2020-10-30 | 2021-03-05 | 至誉科技(武汉)有限公司 | 固态硬盘物理块的管理方法及系统 |
US20220138043A1 (en) * | 2020-11-02 | 2022-05-05 | Micron Technology, Inc. | Memory block defect detection and management |
CN115472206A (zh) * | 2022-07-26 | 2022-12-13 | 上海江波龙数字技术有限公司 | 存储器的坏块检测方法、测试设备及存储介质 |
CN115240759A (zh) * | 2022-07-29 | 2022-10-25 | 济南浪潮数据技术有限公司 | 一种固态硬盘检测方法、装置、设备及存储介质 |
Non-Patent Citations (2)
Title |
---|
NET码农: "2021.5.30发布内容", Retrieved from the Internet <URL:《https://www.cnblogs.com/PlatformSolution/p/14827652.html》> * |
苏秀红;: "多路并行存储系统中的坏块管理策略研究", 信息化研究, no. 03, 20 June 2015 (2015-06-20) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118227102A (zh) * | 2024-03-19 | 2024-06-21 | 北京东方金信科技股份有限公司 | 一种逻辑组件运行控制方法、装置、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116383097B (zh) | 2024-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Aftandilian et al. | Heapviz: interactive heap visualization for program understanding and debugging | |
JP4856237B2 (ja) | グラフィック・デザイナの再利用を可能にする宣言型定義 | |
JP4812337B2 (ja) | フォームタイプを使用してフォームを生成する方法および装置 | |
Sannella et al. | Multi‐way versus one‐way constraints in user interfaces: Experience with the deltablue algorithm | |
US4885717A (en) | System for graphically representing operation of object-oriented programs | |
US7802237B2 (en) | Method, system and computer program product for generating program | |
Crescenzi et al. | Reversible execution and visualization of programs with LEONARDO | |
BRPI0719730A2 (pt) | Programação e execução orientada por gráfico de produtor. | |
US20080010597A1 (en) | Error handling using declarative constraints in a graphical modeling tool | |
US5564048A (en) | Object-oriented functionality class library for use in graphics programming | |
CN101868791B (zh) | 布局管理器 | |
CN1716264B (zh) | 利用控制程序信息注释并呈现系统踪迹的方法和系统 | |
US7500149B2 (en) | Generating finite state machines for software systems with asynchronous callbacks | |
US20100262949A1 (en) | Visualized Modeling Language Connector Selection | |
CN116383097B (zh) | Spi Nand flash坏块管理方法和系统 | |
EA010958B1 (ru) | Способ, устройство и система визуализации вероятностных моделей | |
CN113590103B (zh) | 实现图形化无代码开发用户界面的方法、计算机设备、存储介质 | |
Himsolt | Graphlet: design and implementation of a graph editor | |
CN114020256A (zh) | 前端页面生成方法、装置、设备及可读存储介质 | |
CN112364578A (zh) | 一种存储器参数提取方法、装置、设备及可读存储介质 | |
US8312418B2 (en) | Visualization of implicit relationships in a trace query for model driven development | |
Gallagher | Visual impact analysis | |
US8798971B2 (en) | System and method for using a truth table graphical function in a statechart | |
US6360192B2 (en) | Transaction class | |
JP2004030638A (ja) | マイクロプロセッサキャッシュ設計初期化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |