CN116343892A - 存储器硬失效位元的修复系统及修复方法 - Google Patents

存储器硬失效位元的修复系统及修复方法 Download PDF

Info

Publication number
CN116343892A
CN116343892A CN202111650522.2A CN202111650522A CN116343892A CN 116343892 A CN116343892 A CN 116343892A CN 202111650522 A CN202111650522 A CN 202111650522A CN 116343892 A CN116343892 A CN 116343892A
Authority
CN
China
Prior art keywords
bits
hard
bit
failure
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111650522.2A
Other languages
English (en)
Inventor
黄张英
周亚星
何世坤
魏凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN202111650522.2A priority Critical patent/CN116343892A/zh
Publication of CN116343892A publication Critical patent/CN116343892A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器硬失效位元的修复系统及修复方法，系统包括：存储阵列、失效记录区、取反标志区、写操作电路及读操作电路，其中失效记录区记录硬失效位元的指示信息，取反标志区存储读数据是否取反的取反标志位，写操作电路对存储阵列一个地址上需要被改写的位元写数据，如果需要被改写的位元中包含硬失效位元，将取反标志位置1；读操作电路对存储阵列一个地址上的存储位元进行读取，如果其中有硬失效位元，判断取反标志位是否为1，若为1，对硬失效位元读出的数据进行取反。本发明能够基于单位位元进行硬失效位元修复。

Description

存储器硬失效位元的修复系统及修复方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储器硬失效位元的修复系统及修复方法。
背景技术
通常情况下存储类器件的存储位元可以分为以下三种：Open(位元表现为1，单态“1”),Short(位元表现为0，单态“0”)，正常器件单元(位元可写0可写1)。Open和Short的存储位元可以称为硬失效位元，这类硬失效位元无法正常使用，需要进行修复。
目前现有的硬修复策略通常是使用冗余阵列，替换芯片失效的整行或整列，这样不仅造成了器件浪费，而且冗余行列占用多余的芯片空间，并且这种修复方式可修复范围有限。
发明内容
为解决上述问题，本发明提供了一种存储器硬失效位元的修复系统及修复方法，能够基于单位位元进行硬失效位元修复。
一方面，本发明提供一种存储器硬失效位元的修复系统，包括：
存储阵列，所述存储阵列每个地址上有N位存储位元；
失效记录区，用于记录所述存储阵列每个地址上被检测到的硬失效位元的指示信息；
取反标志区，用于存储所述存储阵列每个地址上硬失效位元的取反标志位；
写操作电路，用于对存储阵列每个地址需要被改写的位元写入数据，并将其中的硬失效位元的取反标志位进行标记；
读操作电路，用于对存储阵列每个地址上的存储位元进行读取，如果其中有硬失效位元，根据硬失效位元取反标志位的标记情况，直接输出硬失效位元的数据或者取反后的数据，并输出其他位元的数据。
可选地，所述失效记录区记录的硬失效位元的指示信息包括硬失效位元的位置代码。
可选地，所述失效记录区记录的硬失效位元的指示信息包括失效寄存器表的索引地址，所述失效寄存器表用于记录所述存储阵列每个地址上硬失效位元的全部组合方式，一个索引地址对应于一种硬失效位元的组合方式。
可选地，所述失效记录区的存储位元是非易失性存储位元，或者eFUSE记忆型单元。
可选地，所述失效记录区的存储位元是三态或者多态非易失性存储位元。
可选地，还包括：
ECC校验电路，用于对所述读操作电路输出的数据进行ECC校验软修复，输出正确数据。
可选地，还包括：
MBIST电路，用于对所述存储阵列进行自测试，定位到所述存储阵列每个地址的硬失效位元，将硬失效位元的指示信息记录到所述失效记录区中。
另一方面，本发明提供一种存储器硬失效位元的修复方法，包括：
当向存储阵列一个地址的N位存储位元写入数据时，将当前地址的取反标志区的取反标志位全部清零，其中取反标志区用于存储所述存储阵列每个地址上硬失效位元的取反标志位，所述取反标志位用于指示在读出所述硬失效位元时是否需要进行取反操作；
判断当前地址的N位存储位元已存储的数据与输入数据是否一致，将数据不一致的存储位元确定为当前地址需要被改写的位元，进一步判断所述当前地址需要被改写的位元中是否包含失效记录区记录的位于当前地址的硬失效位元，若包含，则将所述取反标志区对应于当前地址硬失效位元的取反标志位置1，然后向所述当前地址需要被改写的位元写入数据，其中所述失效记录区用于记录所述存储阵列每个地址上被检测到的硬失效位元的指示信息；
当读取存储阵列一个地址的N位存储位元的数据时，判断所述取反标志区存储的对应于当前地址硬失效位元的取反标志位是否已置1，若是，根据所述失效记录区记录的当前地址硬失效位元的指示信息，将硬失效位元读出的数据进行取反后输出，其他位元读出的数据直接输出，若否，直接输出全部位元的数据。
可选地，所述失效记录区记录的硬失效位元的指示信息包括硬失效位元的具体位置代码，或者，包括失效寄存器表的索引地址，所述失效寄存器表用于记录所述存储阵列每个地址上硬失效位元的全部组合方式，一个索引地址对应于一种硬失效位元的组合方式。
可选地，所述失效记录区的存储位元是非易失性存储位元，或者eFUSE记忆型单元，或者，三态或者多态非易失性存储位元。
本发明提供的存储器硬失效位元的修复系统及修复方法，基于单位位元进行硬失效位元修复，使硬失效位元可以重复利用，发生硬失效的位元地址通过相应的转换电路实现正确的写读数据，本申请与传统的冗余修复阵列相比，占用空间小，可以在芯片出厂前进行硬修复也可以在客户端使用中，及时更新失效信息，实现灵活修复，极大的提高了芯片的修复能力以及良率。
附图说明
图1为本发明一实施例存储器硬失效位元的修复系统架构示意图；
图2为存储阵列、失效记录区、取反标志区的示意图；
图3为一个地址上硬失效位元的修复过程示意图；
图4为写操作电路的原理示意图；
图5为读操作电路的原理示意图；
图6为本发明另一实施例存储器硬失效位元的修复系统架构示意图；
图7为本发明另一实施例失效记录区的结构示意图；
图8为自测试流程示意图；
图9为写数据流程示意图；
图10为读数据流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
实施例1
本发明一实施例提供一种存储器硬失效位元的修复系统，如图1所示，该修复系统包括：存储阵列、失效记录区、取反标志区、写操作电路以及读操作电路，其中，
存储阵列每个地址上有N位存储位元；
失效记录区用于记录存储阵列每个地址上被检测到的硬失效位元的指示信息；
取反标志区用于存储存储阵列每个地址上硬失效位元的取反标志位；
写操作电路，用于对存储阵列每个地址需要被改写的位元写入数据，并将其中的硬失效位元的取反标志位进行标记；
读操作电路，用于对存储阵列每个地址上的存储位元进行读取，如果其中有硬失效位元，根据硬失效位元取反标志位的标记情况，直接输出硬失效位元的数据或者取反后的数据，并输出其他位元的数据。
本实施例中，取反标志位用于指示在读出硬失效位元时是否需要进行取反操作。例如，取反标志位为1，指示读出的数据需要取反，取反标志位为0,则不需要对读出的数据取反。
写操作电路具体执行写操作时，按照地址向存储阵列每个地址的N位存储位元写入数据，判断当前地址的N位存储位元已存储的数据与输入数据是否一致，将数据不一致的存储位元确定为当前地址需要被改写的位元，进一步判断当前地址需要被改写的位元中是否包含硬失效位元，若包含，则将硬失效位元的取反标志位置1，然后向当前地址需要被改写的位元写入数据。
读操作电路具体执行读操作时，按照地址读取存储阵列每个地址的N位存储位元的数据，判断当前地址硬失效位元的取反标志位是否已置1，若是，根据当前地址硬失效位元的指示信息，将硬失效位元读出的数据进行取反后输出，其他位元读出的数据直接输出，若否，直接输出全部位元的数据。
需要说明的是，存储阵列每个地址上被检测到的硬失效位元可能只有1位，也可能有多位硬失效位元。硬失效位元越多，要求修复系统具备的修复能力就越高。
为了便于理解，图2示出了存储阵列、失效记录区、取反标志区的一个结构示意图。在本申请中，存储阵列不限制具体的存储器类型，可以是非易失性存储器的阵列，或者易失性存储器的阵列。失效记录区的存储位元可以是与存储阵列相同的非易失性存储单元，也可以是eFUSE等记忆型单元。取反标志区可以是与存储阵列相同的非易失性存储位元。
以存储阵列一个地址上有16位(即N＝16)存储位元为例进行举例说明。参考图3，一个地址的16位存储位元(DQ0～DQ15表示16位存储位元)中只存在1位硬失效位元(DQ7失效)，并假定该硬失效位元DQ7的类型为short，即该位元的数据一直为0。对应的，本实施例中，失效记录区的存储位元使用非易失性存储位元，可以存储0或1，或者eFUSE记忆型单元，1个存储位元存储1位数据，则需要5位非易失性存储位元，失效记录区记录的硬失效位元的指示信息包括硬失效位元的具体位置代码。例如，位元DQ7硬失效，则失效记录区记录的数据为10111。
这里失效记录区的位元个数M与一个地址上存储位元的个数N之间满足关系式：
2M≥(N+1),M,N为正整数，这里，失效记录区之所以为5位，是考虑到DQ0～DQ15失效分别对应代码0000～1111，记录到EQ3～EQ0，多出来的1位EQ4可以记录没有失效的情况，例如，当前地址如果没有失效位元，失效记录区记录的数据为00000，DQ0失效时，记录为10000，DQ7失效时记录为10111，依次类推，DQ15失效时，记录为11111。
另外，取反标志区需要1位非易失性存储位元。
图3进一步示出了本发明实施例提供的修复系统对硬失效存储位元进行修复的过程示意图。
首先，DQ7硬失效，硬失效位元的指示信息“10111”记录在失效记录区。
接着，写数据时，当前地址的存储位元已存储的数据与要写入的输入数据作比较，例如可以做异或(XOR)运算，得到Verify Data，Verify Data为1，说明存储位元已存储的数据与要写入的输入数据不同，需要改写数据，记录需要被改写的位元。本实施例中，DQ0～DQ15都需要改写数据。
然后，Verify Data与失效记录区记录的硬失效位元信息比较，得到硬失效位元DQ7此次写入需要被改写，将取反标志位置1，其他要被改写的位元写入数据。
最后，读数据时，根据失效记录区记录的失效位元指示信息“10111”以及取反标志位1，将失效位元DQ7读出的数据进行取反后输出，其他位元读出的数据直接输出。
进一步地，图4和图5分别示出了写操作电路和读操作电路的工作原理示意图。
如图4所示，写操作电路的原理如下：
存储器接收到写命令，写操作电路将取反标志区清零；
判断当前地址的N位存储位元已存储的数据与输入数据是否一致，如果存储位元已存储的数据与该位元输入数据一致，那么该位元不用重新写数据，只有存储位元已存储的数据与输入数据不一致，才需要重新写入数据。通过异或(XOR)运算得到Verify数据。
Verify数据与失效记录区记录的硬失效位元进行比较，若一致，将取反标志位置1。
将数据写入到当前地址中。
如图5所示，读操作电路的原理如下：
存储器接收到读命令，读取取反标志区信息；
读取阵列存储位元信息；
阵列位元信息、失效位元记录信息、取反标志区通过失效位元筛选单元触发反相器得到校验数据；
校验数据通过ECC校验电路进行软修复；
输出阵列正确数据。
另外，参考图1，本实施例中，修复系统还可以包括ECC(Error Correcting Code，错误纠正码)校验电路和MBIST(Memory built-in self-test，存储器内建自测试)电路，其中，ECC校验电路，用于对读操作电路输出的数据进行ECC校验软修复，输出正确数据。MBIST电路用于对存储阵列进行自测试，定位到存储阵列每个地址的硬失效位元，将硬失效位元的指示信息记录到失效记录区中。
本发明实施例提供的存储器硬失效位元的修复系统，基于单位位元进行硬修复，与传统冗余修复方式相比，可减小芯片面积，提高芯片修复能力；而且对于硬失效的位元依然可以利用，不会造成器件单元浪费，降低生产成本。
在上述实施例中，每个地址存储16位数据，当有1位硬失效位元的情况下，失效记录区需要分配1+4＝5位失效记录位，即10000表示DQ0失效，10001表示DQ1失效，……，11111表示DQ15失效，00000表示没有位元失效，如果有2位硬失效位元，那么失效记录区需要分配1+8＝9位失效记录位，100010000表示DQ1&DQ0失效，……，111111110表示DQ15&DQ14失效，000000000表示没有位元失效，类推地，如果有3位硬失效位元，那么失效记录区需要分配1+12＝13位失效记录位，如果有4位硬失效位元，那么失效记录区需要分配1+16＝17位失效记录位，可见，随着硬失效位元个数的增加，需要的失效记录区的容量越来越大，会占用较大的芯片面积。
因此，为了减少失效记录区的容量，本申请进一步提出以下方案。
实施例2
作为一种实施方式，为了应对一个地址存在多位硬失效位元的情况，在进行测试之前，在失效寄存器表中记录失效位元的不同组合方式，如：针对16个存储位元最多存在2个硬失效位元的情况，一共有16+120+1＝137种可能的组合方式，包括只有1个位元失效的情况，有2个位元失效的情况，以及没有位元失效的情况，对应设置137个索引地址Index，其中存储位元个数，硬失效位元个数可扩展，不受本专利限制。
失效寄存器表的详细信息如下：
Figure BDA0003431903600000081
在测试模式检测阵列硬失效位元，并将其失效位元信息对应的失效寄存器表的索引地址Index记录在失效记录区中。此时修复系统的架构可以参考图6。
实施例2与实施例1相比，增加了失效寄存器表，用于对记录N位存储位元出现M位硬失效位元的排列情况。同时，失效记录区记录的是当前存储位元失效类型对应的失效寄存器表索引地址Index。因此，实施例1直接读取失效位元地址，该实施例2需要根据失效寄存器表的索引地址定位到失效位元地址。
针对16个存储位元最多硬失效2个位元的情况，失效记录区需要8个失效记录位来记录失效寄存器表索引(2^8＝256>137，此情况最多有137种组合方式)，就可以定位到失效的DQ。
又如针对16个存储位元最多硬失效3个位元的情况，这种情况下一共有697种可能的组合方式，包括只有1个位元失效的情况，有2个位元失效的情况，有3个位元失效的情况，以及没有位元失效的情况，失效记录区需要10个失效记录位来记录失效寄存器表索引(2^10＝1024>697，此情况最多有697种组合方式)，就可以定位到失效的DQ。相比通常情况下要记录16个存储位元任意三个失效位元需要13个失效记录位，该实施例极大的减少了失效记录位元存储空间并且提高了存储器修复效率。
应用实施例2，16bit数据存储位元修复能力与所需资源如下表。
Figure BDA0003431903600000091
该实施例2与实施例1相比，其余读写操作步骤类似，不再赘述。
实施例3
作为一种实施方式，为了应对一个地址存在多位硬失效位元的情况，还可以进一步改变失效记录区的存储位元的位元结构，达到减小失效记录区容量的目的。
例如，如图7所示，如果在实施例2的基础上，失效记录区由三态或多态位元组成，存储并记录失效寄存器表的索引地址，进一步减小失效记录区容量，减小芯片面积成本。
应用该实施例3，16bit数据存储位元修复能力与所需资源如下表。
Figure BDA0003431903600000092
该实施例3与实施例1相比，其余读写操作步骤类似，不再赘述。
另一方面，本发明提供一种存储器硬失效位元的修复方法，包括：
当向存储阵列一个地址的N位存储位元写入数据时，将当前地址的取反标志区的取反标志位全部清零，其中取反标志区用于存储所述存储阵列每个地址上硬失效位元的取反标志位，所述取反标志位用于指示在读出所述硬失效位元时是否需要进行取反操作；
判断当前地址的N位存储位元已存储的数据与输入数据是否一致，将数据不一致的存储位元确定为当前地址需要被改写的位元，进一步判断所述当前地址需要被改写的位元中是否包含失效记录区记录的位于当前地址的硬失效位元，若包含，则将所述取反标志区对应于当前地址硬失效位元的取反标志位置1，然后向所述当前地址需要被改写的位元写入数据，其中所述失效记录区用于记录所述存储阵列每个地址上被检测到的硬失效位元的指示信息；
当读取存储阵列一个地址的N位存储位元的数据时，判断所述取反标志区存储的对应于当前地址硬失效位元的取反标志位是否已置1，若是，根据所述失效记录区记录的当前地址硬失效位元的指示信息，将硬失效位元读出的数据进行取反后输出，其他位元读出的数据直接输出，若否，直接输出全部位元的数据。
具体地，图8示出了自测试的流程示意图。在测试过程中，使用MBIST电路或其他测试方法检测阵列硬失效位元，将硬失效位元的信息记录在失效记录区中。
在写操作中，输入模块、存储阵列、失效记录区、写操作电路、取反标志区共同作用实现数据存入。图9示出了写数据的流程示意图。将当前地址的取反标志区的取反标志位全部清零，判断当前地址的N位存储位元已存储的数据与输入数据是否一致，将数据不一致的存储位元确定为当前地址需要被改写的位元，进一步判断所述当前地址需要被改写的位元中是否包含失效记录区记录的位于当前地址的硬失效位元，若包含，则将所述取反标志区对应于当前地址硬失效位元的取反标志位置1，然后向所述当前地址需要被改写的位元写入数据。
在读操作中，利用存储阵列、失效记录区、取反标志区、读操作电路、ECC校验电路以及输出模块实现位元修复，实现正确数据的输出。图10示出了读数据的流程示意图。判断所述取反标志区存储的对应于当前地址硬失效位元的取反标志位是否已置1，若是，根据所述失效记录区记录的当前地址硬失效位元的指示信息，将硬失效位元读出的数据进行取反后输出，其他位元读出的数据直接输出，若否，直接输出全部位元的数据。
进一步地，可参照前述关于存储器硬失效位元的修复系统实施例，所述失效记录区记录的硬失效位元的指示信息包括硬失效位元的具体位置代码，或者，包括失效寄存器表的索引地址，所述失效寄存器表用于记录所述存储阵列每个地址上硬失效位元的全部组合方式，一个索引地址对应于一种硬失效位元的组合方式。
所述失效记录区的存储位元是非易失性存储位元，或者eFUSE记忆型单元，或者，三态或者多态非易失性存储位元。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种存储器硬失效位元的修复系统，其特征在于，包括：
存储阵列，所述存储阵列每个地址上有N位存储位元；
失效记录区，用于记录所述存储阵列每个地址上被检测到的硬失效位元的指示信息；
取反标志区，用于存储所述存储阵列每个地址上硬失效位元的取反标志位；
写操作电路，用于对存储阵列每个地址需要被改写的位元写入数据，并将其中的硬失效位元的取反标志位进行标记；
读操作电路，用于对存储阵列每个地址上的存储位元进行读取，如果其中有硬失效位元，根据硬失效位元取反标志位的标记情况，直接输出硬失效位元的数据或者取反后的数据，并输出其他位元的数据。
2.根据权利要求1所述的存储器硬失效位元的修复系统，其特征在于，所述失效记录区记录的硬失效位元的指示信息包括硬失效位元的位置代码。
3.根据权利要求1所述的存储器硬失效位元的修复系统，其特征在于，所述失效记录区记录的硬失效位元的指示信息包括失效寄存器表的索引地址，所述失效寄存器表用于记录所述存储阵列每个地址上硬失效位元的全部组合方式，一个索引地址对应于一种硬失效位元的组合方式。
4.根据权利要求1所述的存储器硬失效位元的修复系统，其特征在于，所述失效记录区的存储位元是非易失性存储位元，或者eFUSE记忆型单元。
5.根据权利要求1所述的存储器硬失效位元的修复系统，其特征在于，所述失效记录区的存储位元是三态或者多态非易失性存储位元。
6.根据权利要求1所述的存储器硬失效位元的修复系统，其特征在于，还包括：
ECC校验电路，用于对所述读操作电路输出的数据进行ECC校验软修复，输出正确数据。
7.根据权利要求1所述的存储器硬失效位元的修复系统，其特征在于，还包括：
MBIST电路，用于对所述存储阵列进行自测试，定位到所述存储阵列每个地址的硬失效位元，将硬失效位元的指示信息记录到所述失效记录区中。
8.一种存储器硬失效位元的修复方法，其特征在于，包括：
当向存储阵列一个地址的N位存储位元写入数据时，将当前地址的取反标志区的取反标志位全部清零，其中取反标志区用于存储所述存储阵列每个地址上硬失效位元的取反标志位，所述取反标志位用于指示在读出所述硬失效位元时是否需要进行取反操作；
判断当前地址的N位存储位元已存储的数据与输入数据是否一致，将数据不一致的存储位元确定为当前地址需要被改写的位元，进一步判断所述当前地址需要被改写的位元中是否包含失效记录区记录的位于当前地址的硬失效位元，若包含，则将所述取反标志区对应于当前地址硬失效位元的取反标志位置1，然后向所述当前地址需要被改写的位元写入数据，其中所述失效记录区用于记录所述存储阵列每个地址上被检测到的硬失效位元的指示信息；
当读取存储阵列一个地址的N位存储位元的数据时，判断所述取反标志区存储的对应于当前地址硬失效位元的取反标志位是否已置1，若是，根据所述失效记录区记录的当前地址硬失效位元的指示信息，将硬失效位元读出的数据进行取反后输出，其他位元读出的数据直接输出，若否，直接输出全部位元的数据。
9.根据权利要求8所述的存储器硬失效位元的修复方法，其特征在于，所述失效记录区记录的硬失效位元的指示信息包括硬失效位元的具体位置代码，或者，包括失效寄存器表的索引地址，所述失效寄存器表用于记录所述存储阵列每个地址上硬失效位元的全部组合方式，一个索引地址对应于一种硬失效位元的组合方式。
10.根据权利要求8所述的存储器硬失效位元的修复方法，其特征在于，所述失效记录区的存储位元是非易失性存储位元，或者eFUSE记忆型单元，或者，三态或者多态非易失性存储位元。
CN202111650522.2A 2021-12-24 2021-12-24 存储器硬失效位元的修复系统及修复方法 Pending CN116343892A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111650522.2A CN116343892A (zh) 2021-12-24 2021-12-24 存储器硬失效位元的修复系统及修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111650522.2A CN116343892A (zh) 2021-12-24 2021-12-24 存储器硬失效位元的修复系统及修复方法

Publications (1)

Publication Number Publication Date
CN116343892A true CN116343892A (zh) 2023-06-27

Family

ID=86877869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111650522.2A Pending CN116343892A (zh) 2021-12-24 2021-12-24 存储器硬失效位元的修复系统及修复方法

Country Status (1)

Country Link
CN (1) CN116343892A (zh)

Similar Documents

Publication Publication Date Title
US11163640B2 (en) Semiconductor memory devices, memory systems and methods of controlling of repair of semiconductor memory devices
US6590816B2 (en) Integrated memory and method for testing and repairing the integrated memory
US9201718B2 (en) Data recovery in a solid state storage system
JP5366734B2 (ja) 半導体記憶装置
US7277336B2 (en) Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
US7219271B2 (en) Memory device and method for redundancy/self-repair
US6233717B1 (en) Multi-bit memory device having error check and correction circuit and method for checking and correcting data errors therein
US20060265636A1 (en) Optimized testing of on-chip error correction circuit
US8015438B2 (en) Memory circuit
US7373583B2 (en) ECC flag for testing on-chip error correction circuit
US7484138B2 (en) Method and system for improving reliability of memory device
US11211142B2 (en) Memory repair scheme
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
US11200962B2 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
US7966518B2 (en) Method for repairing a neighborhood of rows in a memory array using a patch table
US20090199043A1 (en) Error correction in an integrated circuit with an array of memory cells
CN116343892A (zh) 存储器硬失效位元的修复系统及修复方法
US7958390B2 (en) Memory device for repairing a neighborhood of rows in a memory array using a patch table
CN112908401A (zh) 内存修复电路、内存模块及内存修复方法
US7146456B2 (en) Memory device with a flexible reduced density option
KR20070072228A (ko) Ｅｄｓ 라이트 구조에서 미사용 셀을 대체 셀로 사용하는반도체 메모리 장치
US11574699B2 (en) Semiconductor device equipped with global column redundancy
JP7524427B1 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
WO2008143815A1 (en) Memory device and method for repairing a neighborhood of rows in a memory array using a patch table
TWI486961B (zh) 非揮發性記憶體的故障遮蔽方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination