CN116259661A - 增强型多沟道GaN功率器件及制作方法 - Google Patents
增强型多沟道GaN功率器件及制作方法 Download PDFInfo
- Publication number
- CN116259661A CN116259661A CN202310274844.4A CN202310274844A CN116259661A CN 116259661 A CN116259661 A CN 116259661A CN 202310274844 A CN202310274844 A CN 202310274844A CN 116259661 A CN116259661 A CN 116259661A
- Authority
- CN
- China
- Prior art keywords
- layer
- single crystal
- gan
- channel
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种增强型多沟道GaN功率器件及制作方法,该功率器件包括从下至上依次设置的衬底、缓冲层、第一沟道层以及至少一组第二沟道层,第一沟道层包括从下至上依次设置的第一GaN层、第一AlGaN层和第一C单晶薄膜层,每组第二沟道层均包括从下至上依次设置的第二GaN层、第二AlGaN层及第二C单晶薄膜层,第一C单晶薄膜层和第二C单晶薄膜层的厚度均小于等于2nm,第二GaN层的厚度为2~10nm。本发明通过C单晶薄膜层形成电子介电层和电场缓冲层,不仅增强二维电子气沟道,提高器件的工作电压和电流,还降低器件加工难度;并且,C单晶薄膜层可以缓解器件结构中的应力,使器件结构可以设计的更加复杂和多样化。
Description
技术领域
本发明涉及一种增强型多沟道GaN功率器件及制作方法,适用于半导体材料技术领域。
背景技术
在半导体材料的研究中,GaN作为第三代宽禁带半导体材料的代表,在功率器件制造方面具有很高的优势和潜能。目前基于AlGaN/GaN异质结构的器件,其结构通常包括自下而上的衬底、缓冲层、GaN层、AlGaN层、电极,通过引入AlGaN/GaN异质结构,借助上层的AlGaN层的极化正电荷和下层的GaN层的极化负电荷产生极化效果,使两者之间形成二维电子气导电沟道,提高了电子迁移率。与通过P型空穴或N型电子的载流子运输的Si器件相比,AlGaN/GaN异质结构器件具有更高的击穿电压、更低的开启电阻以及更短的反向恢复时间。
然而,随着应用需求的增加,常规的单沟道异质结构受限于其二维电子气浓度,可承载的工作电压和工作电流已无法满足使用需求。在此基础上,多沟道器件随之产生,目前的多沟道器件大多是将单沟道中的AlGaN/GaN异质结构重复沉积堆叠,形成自下而上包括GaN层、AlGaN层、GaN层、AlGaN层···GaN层、AlGaN层的多沟道结构。但是,由于下层异质结构中的AlGaN层和上层异质结构中的GaN层所携带的极化电荷相反,两者之间虽然不会产生极化效果,但很容易相互中和,使每个AlGaN/GaN异质结构中的二维电子气沟道收到干扰,制约其所能承载的工作电压和工作电流。而现有技术中为了降低这种干扰,通常会增加GaN层的厚度,使其厚度达到100nm以上,但是,GaN层厚度的增加不仅会导致器件的加工难度增大,还会对工作电压产生影响,弱化多沟道层的效果;同时还会使器件设计受到制约,难以满足多样化的设计需求。
发明内容
为了解决上述现有技术存在的缺陷,本发明提出了一种增强型多沟道GaN功率器件及制作方法。
本发明采用的技术方案是:一方面,提供了一种增强型多沟道GaN功率器件:包括从下至上依次设置的衬底、缓冲层、第一沟道层以及至少一组第二沟道层,第一沟道层包括从下至上依次设置的第一GaN层、第一AlGaN层和第一C单晶薄膜层,每组第二沟道层均包括从下至上依次设置的第二GaN层、第二AlGaN层及第二C单晶薄膜层,第一C单晶薄膜层的厚度和第二C单晶薄膜层的厚度均小于等于2nm,第二GaN层的厚度为2~10nm。在相邻的AlGaN/GaN异质结构之间设置准二维结构的C单晶薄膜层,通过C单晶薄膜层形成良好的电子介电层,以保证相邻的AlGaN/GaN异质结构之间的绝缘性,避免下层的AlGaN层和上层的GaN层之间出现电性中和,进而使各二维电子气导电沟道得到增强,提高器件所能承载的工作电压和工作电流;在此基础上,可以大大减小GaN层的厚度,降低器件的加工难度;并且,由于器件工作电压远大于AlGaN/GaN异质结构之间的极化电压,使C单晶薄膜层在隔绝相邻沟道层的同时不会对工作电压产生影响,进一步增强多沟道的效果;同时,C单晶薄膜层也是良好的电场缓冲层,可以缓解器件各层结构中的应力,使得器件结构可以设计的更加复杂和多样化。
进一步地,衬底的材质为Si、SiC、GaN中的一种,缓冲层为掺杂有C的AlN材料,可提高器件的结构质量。
进一步地,第一AlGaN层和第二AlGaN层的厚度均小于20nm。
另一方面,提供了一种用于制作上述增强型多沟道GaN功率器件的制作方法,该方法包括:
S1、将衬底置于MOCVD反应室中,并在衬底上依次生长缓冲层、第一GaN层、第一AlGaN层,第一GaN层的厚度为2~3μm;具体的,生长缓冲层、第一GaN层、第一AlGaN层的生长温度为800~1400℃,反应室内气压为10~100Torr,所述反应室内气体氛围为氮气或氢气;
S2、在MOCVD反应室中营造C2H4气体氛围,并在第一AlGaN层上生长第一C单晶薄膜层,并对第一C单晶薄膜层进行高温退火处理;具体的,生长第一C单晶薄膜层的温度为800~1400℃,反应室内气压为100~700Torr;对第一C单晶薄膜层进行高温退火处理的处理温度为600~1200℃,处理时间为100~130秒;通过将C2H4气体作为气源,在高温下采用MOCVD化学气相法,使其中的C源分解沉积到第一AlGaN层上,生长出单晶向程度高、缺陷密度低且极薄的第一C单晶薄膜层;并且在第一C单晶薄膜层生长完成后,通过将反应室中的温度快速降低200℃左右,对第一C单晶薄膜层进行高温退火处理,提高其活化程度,降低其缺陷密度,使其成为良好的电子介电层和电场缓冲层,便于隔绝下层的第一AlGaN层和后续所要生长的上层的第二GaN层之间的中和反应,增强二维电子气导电沟道的净极化效果;
S3、将MOCVD反应室中的C2H4排出,并在第一C单晶薄膜层上依次生长第二GaN层、第二AlGaN层;具体的,生长第二GaN层、第二AlGaN层的生长温度为800~1400℃,反应室内气压为10~100Torr,所述反应室内气体氛围为氮气或氢气;
S4、按照步骤S2中的方法在第二AlGaN层上生长第二C单晶薄膜层,并对第二C单晶薄膜层进行高温退火处理;
S5、将步骤S3、步骤S4重复执行n次,0≤n≤18;通过重复生长第二GaN层和第二AlGaN层,形成器件的多沟道结构,而由于C单晶薄膜层的存在,减小了第二GaN层所需的厚度,降低器件的加工难度,使器件中可构建成的沟道结构数量大大增加,提高了器件的工作性能,也为多样化的设计需求提供了实现基础。
S6、在GaN功率器件最上层的第二C单晶薄膜层上进行刻蚀并生长源极、栅极、漏极,然后完成器件制作。
进一步地,步骤S6中,生长源极、栅极、漏极的方法包括:
S6.1、采用反应离子刻蚀或电感耦合等离子体刻蚀的工艺在GaN功率器件最上层的第二C单晶薄膜层上刻蚀出两个第一电极区域和一个第二电极区域,两个第一电极区域分别位于第二C单晶薄膜层的两侧,第二电极区域位于两个第一电极区域之间;
S6.2、采用MOCVD工艺分别在两个第一电极区域生成源极和漏极,并在第二电极区域生成栅极;
S6.3、将步骤b所得产物在高温下进行退火处理,使电极金属与接触界面形成欧姆接触。
进一步地,第一电极区域的深度和第二电极区域的深度均大于等于第二C单晶薄膜层的厚度,具体的,第一电极区域和第二电极区域的深度可以根据设计需求进行刻蚀。
由于上述技术方案运用,本发明相较现有技术具有以下优点:
本发明的增强型多沟道GaN功率器件及制作方法,通过在相邻的AlGaN/GaN异质结构之间生成单晶向程度高、缺陷密度低的C单晶薄膜层,并通过对其进行快速高温退火,提高其活化程度,使其成为良好的电子介电层和电场缓冲层,不仅避免下层的AlGaN层和上层的GaN层之间出现电性中和,使各层二维电子气导电沟道得到增强,提高器件所能承载的工作电压和工作电流;还大大减小了GaN层的厚度,降低器件的加工难度;并且,C单晶薄膜层在隔绝相邻沟道层的同时还不会对工作电压产生影响,进一步增强多沟道层的效果;同时,C单晶薄膜层可以缓解器件各层结构中的应力,使得器件结构可以设计的更加复杂和多样化。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的组件或部分。本领域技术人员应该理解,这些附图未必是按比例绘制的。附图中:
图1是本发明一个实施例中步骤S1所得器件的结构示意图;
图2是图1所示实施例中步骤S2所得器件的结构示意图;
图3是图1所示实施例中步骤S3所得器件的结构示意图;
图4是图1所示实施例中步骤S4所得器件的结构示意图;
图5是图1所示实施例中步骤S5所得器件的结构示意图;
图6是图1所示实施例中步骤S6.1所得器件的结构示意图;
图7是图1所示实施例中步骤S6.2所得器件的结构示意图;
其中,附图标记说明如下:
1、衬底;2、缓冲层;3、第一沟道层;31、第一GaN层;32、第一AlGaN层;33、第一C单晶薄膜层;4、第二沟道层;41、第二GaN层;42、第二AlGaN层;43、第二C单晶薄膜层;5、第一电极区域;51、源极;52、漏极;6、第二电极区域;61、栅极。
实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考附图1-7,一方面,本实施例提供了一种增强型多沟道GaN功率器件,包括从下至上依次设置的衬底1、缓冲层2、第一沟道层3以及至少一组第二沟道层4,第一沟道层3包括从下至上依次设置的第一GaN层31、第一AlGaN层32和第一C单晶薄膜层33,每组第二沟道层4均包括从下至上依次设置的第二GaN层41、第二AlGaN层42及第二C单晶薄膜层43,第一C单晶薄膜层33的厚度和第二C单晶薄膜层43的厚度均小于等于2nm,第二GaN层41的厚度为2~10nm。在相邻的AlGaN/GaN异质结构之间设置准二维结构的C单晶薄膜层,通过C单晶薄膜层形成良好的电子介电层,以保证相邻的AlGaN/GaN异质结构之间的绝缘性,避免下层的AlGaN层和上层的GaN层之间出现电性中和,进而使各二维电子气导电沟道得到增强,提高器件所能承载的工作电压和工作电流;在此基础上,可以大大减小GaN层的厚度,降低器件的加工难度;并且,由于器件工作电压远大于AlGaN/GaN异质结构之间的极化电压,使C单晶薄膜层在隔绝相邻异质结构的同时不会对工作电压产生影响,进一步增强多沟道的效果;同时,C单晶薄膜层也是良好的电场缓冲层,可以缓解器件各层结构中的应力,使得器件结构可以设计的更加复杂和多样化。
在一种更为优选的实施方案中,衬底1的材质为Si、SiC、GaN中的一种,缓冲层2为掺杂有C的AlN材料,可提高器件的结构质量。
在一种更为优选的实施方案中,第一AlGaN层32和第二AlGaN层42的厚度均小于20nm。
另一方面,本实施例提供了一种用于制作上述增强型多沟道GaN功率器件的制作方法,该方法包括:
S1、如图1所示,将衬底1置于MOCVD反应室中,并在衬底1上依次生长缓冲层2、第一GaN层31、第一AlGaN层32,第一GaN层31的厚度为2~3μm;具体的,生长缓冲层2、第一GaN层31、第一AlGaN层32的生长温度为800~1400℃,反应室内气压为10~100Torr,反应室内气体氛围为氮气或氢气。
S2、如图2所示,在MOCVD反应室中营造C2H4气体氛围,并在第一AlGaN层32上生长第一C单晶薄膜层33,并对第一C单晶薄膜层33进行高温退火处理;具体的,生长第一C单晶薄膜层33的温度为800~1400℃,反应室内气压为100~700Torr,对第一C单晶薄膜层33进行高温退火处理的处理温度为600~1200℃,处理时间为100~130秒;通过将C2H4气体作为气源,在高温下采用MOCVD化学气相法,使其中的C源分解沉积到第一AlGaN层32上,生长出单晶向程度高、缺陷密度低且极薄的第一C单晶薄膜层33;并且在第一C单晶薄膜层33生长完成后,通过将反应室中的温度快速降低200℃左右,对第一C单晶薄膜层33进行高温退火处理,提高其活化程度,降低其缺陷密度,使其成为良好的电子介电层和电场缓冲层,便于隔绝下层的第一AlGaN层32和后续所要生长的上层的第二GaN层41之间的中和反应,增强二维电子气沟道的净极化效果。
S3、如图3所示,将MOCVD反应室中的C2H4排出,并在第一C单晶薄膜层33上依次生长第二GaN层41、第二AlGaN层42;具体的,生长第二GaN层41、第二AlGaN层42的生长温度为800~1400℃,反应室内气压为10~100Torr,反应室内气体氛围为氮气或氢气。
S4、如图4所示,按照步骤S2中的方法在第二AlGaN层42上生长第二C单晶薄膜层43,并对第二C单晶薄膜层43进行高温退火处理;
S5、如图5所示,将步骤S3、步骤S4重复执行n次,0≤n≤18;具体的,本实施例中n=2,通过重复生长第二GaN层41和第二AlGaN层42,形成器件的多沟道结构,而由于C单晶薄膜层的存在,减小了第二GaN层41所需的厚度,降低器件的加工难度,使器件中可构建成的沟道结构数量大大增加,提高了器件的工作性能,也为多样化的设计需求提供了实现基础。
S6、如图6~7所示,在GaN功率器件最上层的第二C单晶薄膜层43上进行刻蚀并生长源极51、栅极61、漏极52,然后完成器件制作。
在一种更为优选的实施方案中,步骤S6中,生长源极51、栅极61、漏极52的方法包括:
S6.1、如图6所示,采用反应离子刻蚀或电感耦合等离子体刻蚀的工艺在GaN功率器件最上层的第二C单晶薄膜层43上刻蚀出两个第一电极区域5和一个第二电极区域6,两个第一电极区域5分别位于第二C单晶薄膜层43的两侧,第二电极区域6位于两个第一电极区域5之间;
S6.2、如图7所示,采用MOCVD工艺分别在两个第一电极区域5生成源极51和漏极52,并在第二电极区域6生成栅极61;
S6.3、将步骤b所得产物在高温下进行退火处理,使电极金属与接触界面形成欧姆接触,具体的,高温退火的温度为900~1200℃,反应室内的气体氛围为氮气。
在一种更为优选的实施方案中,第一电极区域5的深度和第二电极区域6的深度均大于等于第二C单晶薄膜层43的厚度,具体的,第一电极区域5和第二电极区域6的深度可以根据设计需求进行刻蚀。
由于上述技术方案的运用,本发明相较现有技术具有以下优点:
本发明的增强型多沟道GaN功率器件及制作方法,通过在相邻的AlGaN/GaN异质结构之间生成单晶向程度高、缺陷密度低的C单晶薄膜层,并通过快速高温退火,提高其活化程度,使其成为良好的电子介电层和电场缓冲层,不仅避免下层的AlGaN层和上层的GaN层之间出现电性中和,使各层二维电子气导电沟道得到增强,提高器件所能承载的工作电压和工作电流;还大大减小了GaN层的厚度,降低器件的加工难度;并且,C单晶薄膜层在隔绝相邻沟道层的同时还不会对工作电压产生影响,进一步增强多沟道层的效果;同时,C单晶薄膜层可以缓解器件各层结构中的应力,使得器件结构可以设计的更加复杂和多样化。
上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围,凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种增强型多沟道GaN功率器件,其特征在于:包括从下至上依次设置的衬底(1)、缓冲层(2)、第一沟道层(3)以及至少一组第二沟道层(4),所述第一沟道层(3)包括从下至上依次设置的第一GaN层(31)、第一AlGaN层(32)和第一C单晶薄膜层(33),每组所述第二沟道层(4)均包括从下至上依次设置的第二GaN层(41)、第二AlGaN层(42)及第二C单晶薄膜层(43),所述第一C单晶薄膜层(33)的厚度和所述第二C单晶薄膜层(43)的厚度均小于等于2nm,所述第二GaN层(41)的厚度为2~10nm。
2.根据权利要求1所述的增强型多沟道GaN功率器件,其特征在于:所述衬底(1)的材质为Si、SiC、GaN中的一种,所述缓冲层(2)为掺杂有C的AlN材料。
3.根据权利要求1所述的增强型多沟道GaN功率器件,其特征在于:所述第一AlGaN层(32)和所述第二AlGaN层(42)的厚度均小于20nm。
4.一种用于制作权利要求1~3中任一项所述的增强型多沟道GaN功率器件的制作方法,其特征在于,所述方法包括:
S1、将所述衬底(1)置于MOCVD反应室中,并在所述衬底(1)上依次生长所述缓冲层(2)、第一GaN层(31)、第一AlGaN层(32),所述第一GaN层(31)的厚度为2~3μm;
S2、在所述MOCVD反应室中营造C2H4气体氛围,并在所述第一AlGaN层(32)上生长所述第一C单晶薄膜层(33),并对所述第一C单晶薄膜层(33)进行高温退火处理;
S3、将所述MOCVD反应室中的C2H4排出,并在所述第一C单晶薄膜层(33)上依次生长所述第二GaN层(41)、第二AlGaN层(42);
S4、按照步骤S2中的方法在所述第二AlGaN层(42)上生长所述第二C单晶薄膜层(43),并对所述第二C单晶薄膜层(43)进行高温退火处理;
S5、将步骤S3、步骤S4重复执行n次,0≤n≤18;
S6、在GaN功率器件最上层的第二C单晶薄膜层(43)上进行刻蚀并生长源极(51)、栅极(61)、漏极(52),然后完成器件制作。
5.根据权利要求4所述的增强型多沟道GaN功率器件的制作方法,其特征在于:步骤S1中,生长所述缓冲层(2)、第一GaN层(31)、第一AlGaN层(32)的生长温度为800~1400℃,所述反应室内气压为10~100Torr,所述反应室内气体氛围为氮气或氢气。
6.根据权利要求4所述的增强型多沟道GaN功率器件的制作方法,其特征在于:步骤S2中,生长所述第一C单晶薄膜层(33)的温度为800~1400℃,反应室内气压为100~700Torr。
7.根据权利要求4所述的增强型多沟道GaN功率器件的制作方法,其特征在于:步骤S2中,对所述第一C单晶薄膜层(33)进行高温退火处理的处理温度为600~1200℃,处理时间为100~130秒。
8.根据权利要求4所述的增强型多沟道GaN功率器件的制作方法,其特征在于:步骤S3中,生长所述第二GaN层(41)、第二AlGaN层(42)的生长温度为800~1400℃,所述反应室内气压为10~100Torr,所述反应室内气体氛围为氮气或氢气。
9.根据权利要求4所述的增强型多沟道GaN功率器件的制作方法,其特征在于,步骤S6中,生长所述源极(51)、栅极(61)、漏极(52)的方法包括:
S6.1、采用反应离子刻蚀或电感耦合等离子体刻蚀的工艺在GaN功率器件最上层的第二C单晶薄膜层(43)上刻蚀出两个第一电极区域(5)和一个第二电极区域(6),所述两个第一电极区域(5)分别位于所述第二C单晶薄膜层(43)的两侧,所述第二电极区域(6)位于两个所述第一电极区域(5)之间;
S6.2、采用MOCVD工艺分别在两个所述第一电极区域(5)生成所述源极(51)和漏极(52),并在所述第二电极区域(6)生成所述栅极(61);
S6.3、将步骤b所得产物在高温下进行退火处理。
10.根据权利要求9所述的增强型多沟道GaN功率器件的制作方法,其特征在于:所述第一电极区域(5)的深度和所述第二电极区域(6)的深度均大于等于所述第二C单晶薄膜层(43)的厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310274844.4A CN116259661A (zh) | 2023-03-15 | 2023-03-15 | 增强型多沟道GaN功率器件及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310274844.4A CN116259661A (zh) | 2023-03-15 | 2023-03-15 | 增强型多沟道GaN功率器件及制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116259661A true CN116259661A (zh) | 2023-06-13 |
Family
ID=86684330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310274844.4A Pending CN116259661A (zh) | 2023-03-15 | 2023-03-15 | 增强型多沟道GaN功率器件及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116259661A (zh) |
-
2023
- 2023-03-15 CN CN202310274844.4A patent/CN116259661A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112542508B (zh) | ScAlN/GaN高电子迁移率晶体管及其制作方法 | |
EP1805790A2 (en) | Hemt device and method of making | |
CN112736131B (zh) | YAlN/GaN高电子迁移率晶体管及其制作方法 | |
JP2011243644A (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法 | |
JP2006278570A (ja) | ショットキーダイオード、電界効果トランジスタおよびその製造方法 | |
WO2024007443A1 (zh) | 具有多阈值电压的GaN基HEMT结构、其制备方法及应用 | |
CN106876443A (zh) | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 | |
CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
CN101414624B (zh) | Г栅异质结场效应晶体管及其制作方法 | |
JP2018101755A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
CN116259661A (zh) | 增强型多沟道GaN功率器件及制作方法 | |
CN101414637B (zh) | 凹槽绝缘交叠栅异质结场效应晶体管 | |
CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
CN114883406A (zh) | 一种增强型GaN功率器件及其制备方法 | |
CN114725214A (zh) | 一种多层钝化凹槽栅mis-hemt器件及其制备方法 | |
CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
EP3844819B1 (en) | Method for making superlattice structures with reduced defect densities | |
CN114597266A (zh) | 具有混合p型材料欧姆阴极的横向肖特基势垒二极管 | |
CN106847910B (zh) | 一种GaN基半导体器件及其制备方法 | |
CN113921613B (zh) | 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法 | |
CN116153970B (zh) | 半导体外延结构及制备方法和半导体器件 | |
CN114203800B (zh) | 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 | |
JP5368397B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
KR20180135333A (ko) | 질화물계 반도체 및 그 제조방법 | |
CN106449375A (zh) | 含有硅掺杂氮化铝层的半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |