CN116246692A - 存储装置、主机装置及存储装置和主机装置的操作方法 - Google Patents

存储装置、主机装置及存储装置和主机装置的操作方法 Download PDF

Info

Publication number
CN116246692A
CN116246692A CN202210868573.0A CN202210868573A CN116246692A CN 116246692 A CN116246692 A CN 116246692A CN 202210868573 A CN202210868573 A CN 202210868573A CN 116246692 A CN116246692 A CN 116246692A
Authority
CN
China
Prior art keywords
data
test
area
storage device
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210868573.0A
Other languages
English (en)
Inventor
全贞澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116246692A publication Critical patent/CN116246692A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及一种操作主机装置的方法，根据本技术的操作主机装置的方法包括：在存储装置的存储区域中包括的映射区域和未映射区域之中确定待测试的区域，生成与所确定的区域相对应的测试请求，并且将所生成的测试请求传输到存储装置。

Description

存储装置、主机装置及存储装置和主机装置的操作方法
相关申请的交叉引用
本申请要求于2021年12月8日提交的、申请号为10-2021-0175075的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
本公开的实施例涉及一种电子装置，并且更具体地，涉及一种存储装置、主机装置及操作存储装置和主机装置的方法。
背景技术
半导体存储器装置可以形成为串水平地布置在半导体衬底上的二维结构，或者形成为串垂直地堆叠在半导体衬底上的三维结构。三维半导体存储器装置是旨在解决二维半导体存储器装置的集成度受限的存储器装置，并且可以包括垂直地堆叠在半导体衬底上的多个存储器单元。此外，控制器可以根据来自主机装置的请求，控制半导体存储器装置的操作。
发明内容
本公开的实施例提供一种能够有效执行测试操作的存储装置、主机装置及操作存储装置和主机装置的方法。
根据本公开的实施例，根据本技术的一种操作主机装置的方法包括：在存储装置的存储区域中包括的映射区域和未映射区域之中确定待测试的区域，生成与所确定的区域相对应的测试请求，并且将所生成的测试请求传输到存储装置。
根据本公开的另一实施例，一种操作存储装置的方法包括：从外部装置接收测试请求；基于测试请求，在存储装置的存储区域中包括的映射区域和未映射区域之中确定执行测试操作的数据区域；控制存储装置中包括的半导体存储器装置读取所确定的数据区域中存储的数据；基于半导体存储器装置所读取的数据来生成测试结果信息；并且将测试结果信息传输到外部装置。
根据本公开的又一实施例，一种存储装置包括半导体存储器装置和控制器。半导体存储器装置包括用于存储数据的存储区域。控制器响应于来自外部装置的请求，控制半导体存储器装置的操作。控制器从外部装置接收测试请求，基于测试请求在存储区域中包括的映射区域和未映射区域之中确定执行测试操作的数据区域，控制半导体存储器装置读取所确定的数据区域中存储的数据，基于半导体存储器装置所读取的数据来生成测试结果信息，并且将测试结果信息传输到外部装置。
根据本公开的又一实施例，一种控制器的操作方法包括：响应于来自主机的请求，控制存储器装置对其中的目标区域中存储的目标数据中的至少一部分数据执行读取操作，以测量从目标区域读出的部分的完整性；并且向主机提供经测量的完整性，存储装置包括半导体存储器装置和控制器。该请求指示目标区域和目标区域中存储的数据之中的目标数据的范围。
本技术可以提供一种能够有效执行测试操作的存储装置、主机装置及存储装置和主机装置的操作方法。
附图说明
图1是示出根据本公开的实施例的主机装置和包括控制器的存储装置的框图。
图2是示出根据本公开的实施例的半导体存储器装置的框图。
图3是示出根据本公开的实施例的图2中的存储器单元阵列的示图。
图4是示出根据本公开的实施例的图3中的存储块BLK1至BLKz之中的存储块BLKa的电路图。
图5是示出根据本公开的实施例的图3中的存储块BLK1至BLKz之中的存储块BLKb的电路图。
图6是示出根据本公开的实施例的图2中的存储器单元阵列110中包括的多个存储块BLK1至BLKz之中的存储块BLKc的电路图。
图7是示出根据本公开的实施例的存储装置中包括的存储区域的示图。
图8是示出根据本公开的实施例的存储装置中包括的存储区域中的未映射区域的示图。
图9是示出根据本公开的实施例的半导体存储器装置响应于来自主机装置的请求的测试操作的示图。
图10是示出根据本公开的实施例的从主机装置接收的测试请求的示图。
图11A和图11B是示出根据本公开的实施例的基于来自主机装置的测试请求对映射区域执行整体测试的存储装置的操作的示图。
图12A和图12B是示出根据本公开的实施例的基于来自主机装置的测试请求对映射区域执行部分测试的存储装置的操作的示图。
图13A和图13B是示出根据本公开的实施例的基于来自主机装置的测试请求对未映射区域执行整体测试的存储装置的操作的示图。
图14A和14B是示出根据本公开的实施例的基于来自主机装置的测试请求对未映射区域执行部分测试的存储装置的操作的示图。
图15是示出根据本公开的实施例的操作主机装置的方法的流程图。
图16是示出根据本公开的实施例的操作存储装置的方法的流程图。
图17是示出根据本公开的实施例的图16中的操作S250的流程图。
图18是示出根据本公开的实施例的包括半导体存储器装置和控制器的存储装置的框图。
图19是示出根据本公开的实施例的图18中的存储装置的应用示例的框图。
图20是示出根据本公开的实施例的包括参照图19描述的存储装置的计算系统的框图。
具体实施方式
将通过下面结合附图详细描述的实施例来描述本公开的优点和特征以及实现这些优点和特征的方法。然而，本公开不限于本文中描述的实施例，而是可以以其他形式实施。提供本实施例是为了向本公开所属领域的技术人员详细描述本公开的技术思想，以便本领域技术人员可以容易地实施本公开的技术思想。
图1是示出根据本公开的实施例的包括控制器200的存储装置1000和主机装置300的框图。
参照图1，存储装置1000包括半导体存储器装置100和控制器200。另外，存储装置1000与外部装置通信。在实施例中，外部装置可以是主机装置300。在本公开中，存储装置1000与主机装置300通信，但本公开不限于此。也就是说，除了主机装置300之外，外部装置中也可以包括与存储装置1000通信的其他类型的装置。
控制器200控制半导体存储器装置100的全部操作。此外，控制器200基于从主机装置300接收的操作请求，控制半导体存储器装置100的操作。
半导体存储器装置100在控制器200的控制下操作。半导体存储器装置100包括具有多个存储块的存储器单元阵列110。在实施例中，半导体存储器装置100可以是非易失性存储器装置。例如，半导体存储器装置100可以包括闪速存储器装置、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等中的至少一种。
控制器200可以从主机装置300接收写入请求、读取请求、修整(trim)请求等，并且基于接收到的请求来控制半导体存储器装置100。更具体地，控制器200可以生成用于控制半导体存储器装置100的操作的命令并且将命令传输到半导体存储器装置100。
半导体存储器装置100被配置为从控制器200接收命令和地址，并且访问存储器单元阵列的由地址选择的区域。也就是说，半导体存储器装置100对由地址选择的区域执行与命令相对应的内部操作。
例如，半导体存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作期间，半导体存储器装置100可以将数据编程在由地址选择的区域中。在读取操作期间，半导体存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，半导体存储器装置100可以擦除由地址选择的区域中存储的数据。
主机装置300包括测试请求生成器310。测试请求生成器310可以生成用于控制存储装置1000执行内部测试操作的测试请求。可以将所生成的测试请求传输到存储装置1000的控制器200。控制器200可以基于接收到的测试请求来控制半导体存储器装置100对半导体存储器装置100的存储器单元阵列110执行测试操作。
作为示例，主机装置300可以生成自测试请求。自测试请求是用于控制存储装置1000在没有测试设备的情况下独立地执行测试操作的请求。存储装置1000可以响应于从主机装置300接收的自测试请求，执行自测试操作。对存储装置1000的自测试请求可以用于以下目的。
a)开始短自测试操作(短自测试)。
b)开始扩展自测试操作(扩展自测试)。
c)开始供应商指定的自测试操作(供应商专用自测试)。
d)中止已经在进行的自测试操作。
自测试操作可以由存储装置1000的控制器200执行。自测试操作可以是用于测试控制器200的完整性和功能性的诊断测试序列，并且可以包括与命名空间相关的介质测试。自测试操作可以划分为一系列段，并且每个段可以由一组供应商指定的测试配置。“自测试结果数据结构”的段号可以用于报告目的，以在测试失败时显示失败。在短自测试操作和扩展自测试操作中，在每个段中执行的测试可以相同。
根据NVMe的基本规范中所述，如下表1所示，命名空间标识符字段可以控制存储装置1000的自测试操作中包括的命名空间。为了区分命令与从控制器200传输到半导体存储器装置100的命令，在本说明书中用“请求”替换NVMe中描述的术语“命令”。
[表1]
Figure BDA0003759532620000061
作为示例，如下表2中公开的，自测试请求可以使用命令Dword 10字段。在这种情况下，可以保留所有其他命令指定字段。
[表2]
位 描述
31：04 保留
03:00 自测试代码(STC)：该字段指定自测试请求执行的操作。
更具体地，下表3中示出由表2中的位(03:00)指定的STC。
[表3]
值 定义
0h 保留
1h 开始短自测试操作(短自测试)
2h 开始扩展自测试操作(扩展自测试)
3h～Dh 保留
Eh 供应商指定
Fh 中止自测试操作
在实施例中，根据NVMe的基本规范中所述，下面表4中定义了处理根据存储装置1000的操作状态接收的自测试命令的方法。
[表4]
Figure BDA0003759532620000062
/>
Figure BDA0003759532620000071
存储装置1000可以维护与自测试相关的日志页面。例如，存储装置1000可以具有与自测试相关的日志页面“06h”的日志标识符，并且可以指示以下内容。
a)正在进行的装置独立自测试任务的状态和相应任务的完成率。
b)最近20次自测试操作结果。
“最新自测试结果数据结构”字段中包括的自测试结果数据结构始终是上次完成或中止的自测试操作的结果。下一个自测试结果数据结构字段包括最近第二次自测试操作的结果。例如，当完成或中止的自测试任务少于20个时，可能需要将未使用的自测试结果数据结构字段的自测试状态字段设置为Fh，并且忽略相应的自测试结果数据结构中的所有其他字段。作为示例，自测试日志可以被配置为如下表5所示。
[表5]
Figure BDA0003759532620000081
[表6]
值 定义
0h 不存在正在进行的自测试操作。
1h 短自测试操作正在进行中。
2h 扩展自测试操作正在进行中。
3h～Dh 保留
Eh 供应商指定。
Fh 保留
[表7]
Figure BDA0003759532620000082
/>
Figure BDA0003759532620000091
[表8]
Figure BDA0003759532620000092
自测试操作可以在后台执行。相应地，自测试操作可以与一些请求同时处理，并且可能需要暂时中止自测试操作以处理另一个请求。当在自测试操作期间接收到暂时中止自测试操作的请求时，控制器200中止自测试操作，处理并且完成与接收到的请求相关的操作，然后继续自测试操作。在自测试操作期间，存储装置1000的子系统的性能可能会降低。
例如，要求在2分钟内完成短自测试操作。短自测试操作的完成率可以显示在自测试日志的当前完成率字段中(参考表5)。
简单自测试操作的中止条件如下。
a)需要通过影响执行的控制器的控制器级重置来中止自测试操作。
b)需要通过NVM格式命令中止自测试操作。
c)在开始清理操作时，需要中止自测试操作。
d)在处理自测试代码字段被设置为Fh的自测试请求时，需要中止自测试操作。
e)在从命名空间清单移除指定的命名空间时，可以中止自测试操作。
扩展自测试操作需要在“控制器识别控制器”数据结构的“扩展自测试时间”字段中显示的时间内完成。扩展自测试操作的完成率可以显示在自测试日志的当前完成率字段中(参考表5)。
扩展自测试操作在所有控制器级重置都执行的情况下也需要持续，并且需要在重置完成或电源恢复之后重新开始。
扩展自测试操作的中止条件如下。
a)需要通过NVM格式命令中止扩展自测试操作。
b)在开始清理操作时，需要中止扩展自测试操作。
c)在处理自测试码字段被设置为Fh的自测试请求时，需要中止扩展自测试操作。
d)在从命名空间清单移除指定的命名空间时，可以中止扩展自测试操作。
更具体地，控制器200包括存储器测试控制器210。存储器测试控制器210接收主机装置300的测试请求生成器器310生成的测试请求。存储器测试控制器210基于接收到的测试请求，控制半导体存储器装置100的测试操作。更具体地，存储器测试控制器210可以生成至少一个用于控制半导体存储器装置100执行测试操作的命令。将存储器测试控制器210生成的命令传输到半导体存储器装置100。半导体存储器装置100可以响应于接收到的命令，执行测试操作。
图2是示出根据本公开的实施例的半导体存储器装置的框图。
参照图2，半导体存储器装置100包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过字线WL连接到地址解码器120。多个存储块BLK1至BLKz通过位线BL1至BLm连接到读取和写入电路130。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元，并且可以由具有垂直沟道结构的非易失性存储器单元配置。存储器单元阵列110可以被配置为二维结构的存储器单元阵列。根据实施例，存储器单元阵列110可以被配置为三维结构的存储器单元阵列。存储器单元阵列中包括的多个存储器单元中的每一个可以存储至少一位数据。在实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储一位数据的单层单元(SLC)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储两位数据的多层单元(MLC)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储三位数据的三层单元。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储四位数据的四层单元。根据实施例，存储器单元阵列110可以包括每个存储五位或更多位数据的多个存储器单元。
地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150作为驱动存储器单元阵列110的外围电路操作。地址解码器120通过字线WL连接到存储器单元阵列110。地址解码器120被配置为响应于控制逻辑140的控制而操作。地址解码器120通过半导体存储器装置100内部的输入/输出缓冲器(未示出)来接收地址。
地址解码器120被配置为对接收到的地址之中的块地址进行解码。地址解码器120根据经解码的块地址来选择至少一个存储块。另外，在读取操作期间，地址解码器120在读取电压施加操作中将电压生成器150生成的读取电压Vread施加到所选择存储块之中的所选择字线，并且将通过电压Vpass施加到剩余的未选择字线。另外，在编程验证操作期间，地址解码器120将电压生成器150生成的验证电压施加到所选择存储块之中的所选择字线，并且将通过电压Vpass施加到剩余的未选择字线。
地址解码器120被配置为对接收到的地址的列地址进行解码。地址解码器120将经解码的列地址传输到读取和写入电路130。
半导体存储器装置100的读取操作和编程操作以页面为单位执行。在请求读取操作和编程操作时接收到的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储块和一条字线。列地址由地址解码器120进行解码并且被提供到读取和写入电路130。
地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
读取和写入电路130包括多个页面缓冲器PB1至PBm。读取和写入电路130可以在存储器单元阵列110的读取操作期间作为“读取电路”操作，并且可以在存储器单元阵列110的写入操作期间作为“写入电路”操作。多个页面缓冲器PB1至PBm通过位线BL1至BLm连接到存储器单元阵列110。在读取操作和编程验证操作期间，为了感测存储器单元的阈值电压，多个页面缓冲器PB1至PBm在连续不断地将感测电流供应到连接到存储器单元的位线时，通过感测节点感测根据相应存储器单元的编程状态而流动的电流的量的变化，并且将感测到的变化锁存为感测数据。读取和写入电路130响应于从控制逻辑140输出的页面缓冲器控制信号而操作。
在读取操作期间，读取和写入电路130感测存储器单元的数据，临时存储读取数据，并且将数据DATA输出到半导体存储器装置100的输入/输出缓冲器(未示出)。在实施例中，除了页面缓冲器(或页面寄存器)之外，读取和写入电路130还可以包括列选择电路等。
控制逻辑140连接到地址解码器120、读取和写入电路130以及电压生成器150。控制逻辑140通过半导体存储器装置100的输入/输出缓冲器(未示出)来接收命令CMD和控制信号CTRL。控制逻辑140被配置为响应于控制信号CTRL，控制半导体存储器装置100的全部操作。另外，控制逻辑140输出用于调整多个页面缓冲器PB1至PBm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取和写入电路130执行对存储器单元阵列110的读取操作。
电压生成器150响应于从控制逻辑140输出的控制信号，在读取操作期间生成读取电压Vread和通过电压Vpass。为了生成具有各种电压电平的多个电压，电压生成器150可以包括接收内部电源电压的多个泵浦电容器(pumping capacitor)，并且通过响应于控制逻辑140的控制而选择性地激活多个泵浦电容器来生成多个电压。
地址解码器120、读取和写入电路130以及电压生成器150可以用作对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路基于控制逻辑140的控制对存储器单元阵列110执行读取操作、写入操作和擦除操作。
图3是示出根据本公开的实施例的图2中的存储器单元阵列的示图。
参照图3，存储器单元阵列110包括多个存储块BLK1至BLKz。每个存储块可以具有三维结构。每个存储块包括堆叠在衬底上的多个存储器单元。多个存储器单元沿+X方向、+Y方向和+Z方向布置。参照图4和图5更详细地描述每个存储块的结构。
图4是示出根据本公开的实施例的图3中的存储块BLK1至BLKz之中的存储块BLKa的电路图。
参照图4，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”形。在存储块BLKa中，m个单元串沿行方向即+X方向布置。在图4中，两个单元串沿列方向即+Y方向布置。然而，这是为了方便描述并且可以理解的是，三个或更多的单元串可以沿列方向布置。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST连接在共源线CSL与存储器单元MC1至MCp之间。
在实施例中，布置在同一行中的单元串的源极选择晶体管连接到沿行方向延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管连接到不同的源极选择线。在图4中，第一行的单元串CS11至CS1m的源极选择晶体管连接到第一源极选择线SSL1。第二行的单元串CS21至CS2m的源极选择晶体管连接到第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同连接到一条源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn连接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以划分为第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp依次沿与+Z方向相反的方向布置，并且串联连接在源极选择晶体管SST和管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn依次沿+Z方向布置，并且串联连接在管道晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn通过管道晶体管PT相互连接。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别连接到第一字线WL1至第n字线WLn。
每个单元串的管道晶体管PT的栅极连接到管线PL。
每个单元串的漏极选择晶体管DST连接在相应的位线与存储器单元MCp+1至存储器单元MCn之间。沿行方向布置的单元串连接到沿行方向延伸的漏极选择线。第一行的单元串CS11至CS1m的漏极选择晶体管连接到第一漏极选择线DSL1。第二行的单元串CS21至CS2m的漏极选择晶体管连接到第二漏极选择线DSL2。
沿列方向布置的单元串连接到沿列方向延伸的位线。在图4中，第一列的单元串CS11和CS21连接到第一位线BL1。第m列的单元串CS1m和CS2m连接到第m位线BLm。
沿行方向布置的单元串中的、连接到同一字线的存储器单元构成一个页面。例如，第一行的单元串CS11至CS1m之中的、连接到第一字线WL1的存储器单元配置一个页面。第二行的单元串CS21至CS2m之中的、连接到第一字线WL1的存储器单元配置另一页面。可以通过选择漏极选择线DSL1和DSL2中的一条来选择沿行方向布置的单元串。可以通过选择字线WL1至WLn中的一条来选择所选择的单元串的一个页面。
在另一实施例中，可以设置偶数位线和奇数位线而不是第一位线BL1至第m位线BLm。另外，沿行方向布置的单元串CS11至CS1m或CS21至CS2m之中的偶数单元串可以分别连接到偶数位线，沿行方向布置的单元串CS11至CS1m或CS21至CS2m之中的奇数单元串可以分别连接到奇数位线。
在实施例中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至存储器单元MCp之间的电场。可选地，设置至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至存储器单元MCn之间的电场。当设置更多的虚设存储器单元时，针对存储块BLKa的操作的可靠性得到提高，然而，存储块BLKa的大小增加。当设置更少的虚设存储器单元时，存储块BLKa的大小会减小，然而，针对存储块BLKa的操作的可靠性会下降。
为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在针对存储块BLKa的擦除操作之前或之后，可以对全部或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到连接到各个虚设存储器单元的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
图5是示出根据本公开的实施例的图3中的存储块BLK1至BLKz之中的存储块BLKb的电路图。
参照图5，存储块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括堆叠在存储块BLK1b下方的衬底(未示出)上的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管连接到同一源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管连接到第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管连接到第二源极选择线SSL2。在另一实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同连接到一条源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别连接到第一字线WL1至第n字线WLn。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储器单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管连接到沿行方向延伸的漏极选择线。第一行的单元串CS11'至CS1m'的漏极选择晶体管连接到第一漏极选择线DSL1。第二行的单元串CS21'至CS2m'的漏极选择晶体管连接到第二漏极选择线DSL2。
因此，除了每个单元串不包括管道晶体管PT之外，图5的存储块BLKb的等效电路与图4的存储块BLKa的等效电路相似。
在另一实施例中，可以设置偶数位线和奇数位线而不是第一位线BL1至第m位线BLm。另外，沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数单元串可以分别连接到偶数位线，沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数单元串可以分别连接到奇数位线。
在实施例中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。可选地，设置至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当设置更多的虚设存储器单元时，针对存储块BLKb的操作的可靠性得到提高，然而，存储块BLKb的大小增加。当设置更少的虚设存储器单元时，存储块BLKb的大小会减小，然而，针对存储块BLKb的操作的可靠性会下降。
为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在针对存储块BLKb的擦除操作之前或之后，可以对全部或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到连接到各个虚设存储器单元的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
图6是示出图2中的存储器单元阵列110中包括的多个存储块BLK1至BLKz之中的存储块BLKc的电路图。
参照图6，存储块BLKc包括多个单元串CS1至CSm。多个单元串CS1至CSm可以分别连接到多个位线BL1至BLm。单元串CS1至CSm中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。每个单元串的源极选择晶体管SST连接在共源线CSL和存储器单元MC1至MCn之间。
每个单元串的第一存储器单元MC1至第n存储器单元MCn连接在源极选择晶体管SST和漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储器单元MC1至MCn之间。
连接到同一字线的存储器单元构成一个页面。可以通过选择漏极选择线DSL来选择单元串CS1至CSm。可以通过选择字线WL1至WLn中的一条来选择所选择的单元串之中的一个页面。
在另一实施例中，可以设置偶数位线和奇数位线来代替第一位线BL1至第m位线BLm。单元串CS1至CSm之中的偶数单元串可以分别连接到偶数位线，奇数单元串可以分别连接到奇数位线。
图7是示出根据本公开的实施例的存储装置中包括的存储区域的示图。
存储装置1000的半导体存储器装置100包括存储器单元阵列110，并且数据可以存储在存储器单元阵列110中包括的多个存储器单元中。因此，半导体存储器装置100的存储器单元阵列110可以配置存储装置1000的存储区域。存储区域可以被划分为映射区域和未映射区域。从主机装置300接收的用户数据可以存储在映射区域中。存储装置1000中存储的用户数据的位置可以通过数据的地址来映射。也就是说，映射区域中存储的所有数据都可以是有效数据。
此外，从主机装置300的角度来看，未映射区域对应于空存储区域。主机装置300的文件系统可以将所有未映射区域识别为存储装置1000的空白空间。然而，数据可以存储在存储装置内部的未映射区域中。在下文中，参照图8更详细地描述未映射区域。
图8是示出根据本公开的实施例的存储装置中包括的存储区域中的未映射区域的示图。
参照图8，未映射区域可以包括无效数据区域和空闲区域。无效数据区域可以是存储无效数据的区域，空闲区域可以是仅包括擦除状态的存储器单元的区域。
映射区域中存储的数据为有效数据，但在未映射有效数据的地址映射时，该数据变为无效数据。从主机装置300的角度来看，无效数据是不再需要的数据。无效数据可以通过对存储装置的擦除操作来删除。当通过擦除操作删除无效数据区域中存储的无效数据时，与无效数据相对应的区域可以改变为空闲区域。
图9是示出根据本公开的实施例的半导体存储器装置响应于来自主机装置的请求的测试操作的示图。
参照图9，主机装置300向存储装置1000的控制器200传输测试请求RQTST(①)。主机装置300可以根据需要确定存储装置是否执行测试操作。在这种情况下，主机装置300的测试请求生成器310可以生成测试请求RQTST。
测试请求RQTST可以包括关于待由存储装置执行的测试操作的目标的信息。例如，主机装置300可以确定仅对存储装置1000中包括的存储区域中的映射区域执行测试操作。在这种情况下，从主机装置300传输到存储装置1000的测试请求RQTST可以包括指示测试操作的目标是映射区域的信息。再例如，主机装置300可以确定仅对存储装置1000中包括的存储区域中的未映射区域执行测试操作。在这种情况下，从主机装置300传输到存储装置1000的测试请求RQTST可以包括指示测试操作的目标是未映射区域的信息。
测试请求RQTST可以包括关于待由存储装置执行的测试操作的类型的信息。例如，主机装置300可以确定存储装置1000对指定区域执行整体测试操作。“整体测试”操作可以指以读取指定区域中存储的所有数据的方法执行的测试。在这种情况下，从主机装置300传输到存储装置1000的测试请求RQTST可以包括指示测试操作的类型是整体测试的信息。再例如，主机装置300可以确定存储装置1000对指定区域执行部分测试操作。“部分测试”操作可以指以读取指定区域中存储的数据之中的部分数据的方法执行的测试。在这种情况下，从主机装置300传输到存储装置1000的测试请求RQTST可以包括指示测试操作的类型是部分测试的信息。
控制器200的存储器测试控制器210可以基于接收到的测试请求RQTST对半导体存储器装置100执行读取测试操作。具体地，控制器200的存储器测试控制器210可以生成与接收到的测试请求RQTST相对应的读取命令CMDRD并且将生成的读取命令CMDRD传输到半导体存储器装置100(②)。根据实施例，控制器200的存储器测试控制器210可以生成多个读取命令并且将生成的多个读取命令传输到半导体存储器装置100。
半导体存储器装置100可以响应于接收到的读取命令CMDRD执行读取操作。半导体存储器装置100可以将作为读取操作的结果读取的数据DATA传输到控制器200(③)。
控制器200可以分析所读取的数据DATA(④)。在实施例中，控制器200可以对所读取的数据DATA执行错误校正操作。当所读取的数据DATA包含很少的错误位时，对所读取的数据DATA的错误校正操作可通过。当读取数据DATA包含许多错误位时，对所读取的数据DATA的至少一次错误校正操作可能会失败。
控制器200可以将包括所读取的数据的分析结果的测试结果信息TRI传输到主机装置300(⑤)。例如，测试结果信息TRI可以包括所读取的数据DATA中包括的错误位的数量。再例如，测试结果信息TRI可以包括对所读取的数据DATA的错误校正操作出现失败的次数。
图10是示出根据本公开的实施例的从主机装置接收的测试请求的示图。
参照图10，从主机装置300接收到的对存储装置1000的测试请求RQTST可以包括两个数据字段。测试请求RQTST中包括的第一数据字段可以包括关于待由存储装置1000执行的测试类型的信息。例如，测试请求RQTST的第一数据字段可以包括指示待由存储装置1000执行的测试是“整体测试”还是“部分测试”的数据。此外，测试请求RQTST中包括的第二数据字段可以包括关于待由存储装置1000执行的测试操作的目标所指示的区域。
图11A和图11B是示出根据本公开的实施例的基于来自主机装置的测试请求对映射区域执行整体测试的存储装置的操作的示图。
参照图11A，示出从主机装置300接收的测试请求RQTST。参考图11A中的测试请求RQTST的第一数据字段，待执行的测试操作可以是“整体测试”操作。此外，参考图11A中的测试请求RQTST的第二数据字段，待执行的测试操作的目标可以是映射区域。
参照图11B，示出待由存储装置1000响应于根据图11A的测试请求RQTST执行的测试操作的目标。由于待执行的测试操作是“整体测试”操作，并且待执行的测试操作的目标是映射区域，因此映射区域中存储的全部数据成为测试目标，如图11B所示。在这种情况下，存储装置1000可以读取映射区域中存储的所有数据并且分析所读取的数据。例如，存储装置可以读取映射区域中存储的所有数据并且对所读取的数据执行错误校正操作。在实施例中，存储装置可以将作为错误校正操作的结果而生成的错误位数、位错误率等作为测试操作结果信息TRI传输到主机装置300。在另一个实施例中，存储装置可以对作为错误校正操作的结果而发生的错误校正的失败次数进行计数，并且将计数值作为测试操作结果信息TRI传输到主机装置300。
图12A和图12B是示出根据本公开的实施例的基于来自主机装置的测试请求对映射区域执行部分测试的存储装置的操作的示图。
参照图12A，示出从主机装置300接收的测试请求RQTST。参考图12A中的测试请求RQTST的第一数据字段，待执行的测试操作可以是“部分测试”操作。参考图12A中的测试请求RQTST的第二数据字段，待执行的测试操作的目标可以是映射区域。
参照图12B，示出待由存储装置1000响应于根据图12A的测试请求RQTST执行的测试操作的目标。由于待执行的测试操作是“部分测试”操作，并且待执行的测试操作的目标是映射区域，因此映射区域中存储的数据之中的一些数据成为测试目标，如图12B所示。
存储装置1000可以对映射区域中存储的数据中的一些数据进行采样，并且将这些采样的数据确定为测试目标。在图12B中，选择测试目标1、测试目标2和测试目标3。
存储装置1000可以读取与所选择的测试目标1至3相对应的数据并且分析所读取的数据。例如，存储装置可以读取映射区域中存储的、与测试目标1至3相对应的数据，并且对所读取的数据执行错误校正操作。在实施例中，存储装置可以将作为错误校正操作的结果而生成的错误位数、位错误率等作为测试操作结果信息TRI传输到主机装置300。在另一个实施例中，存储装置可以对作为错误校正操作的结果而发生的错误校正失败的次数进行计数，并且将计数值作为测试操作结果信息TRI传输到主机装置300。
在部分测试操作的情况下，测试执行时间比整体测试操作的时间短。因此，在这种情况下，存储装置1000可以快速生成测试结果信息TRI并且将测试结果信息TRI传输到主机装置300。另一方面，当执行整体测试操作时，可以生成比部分测试操作的测试结果信息TRI更准确的测试结果信息TRI。
图13A和图13B是示出根据本公开的实施例的基于来自主机装置的测试请求对未映射区域执行整体测试的存储装置的操作的示图。
参照图13A，示出从主机装置300接收的测试请求RQTST。参考图13A的测试请求RQTST的第一数据字段，待执行的测试操作可以是“整体测试”操作。参考图13A的测试请求RQTST的第二数据字段，待执行的测试操作的目标可以是未映射区域。
参照图13B，示出待由存储装置1000响应于根据图13A的测试请求RQTST而执行的测试操作的目标。由于待执行的测试操作是“整体测试”操作并且待执行的测试操作的目标是未映射区域，因此如图13B所示的未映射区域的无效数据区域中存储的全部数据成为测试目标。由于数据不是存储在空闲区域中，因此空闲区域不会成为测试目标。
存储装置1000可以将未映射区域的无效数据区域中存储的全部数据确定为测试目标。存储装置1000可以读取无效数据区域中存储的全部无效数据并且分析所读取的数据。例如，存储装置可以读取无效数据区域中存储的全部无效数据并且对所读取的数据执行错误校正操作。在实施例中，存储装置可以将作为错误校正操作的结果而生成的错误位数、位错误率等作为测试操作结果信息TRI传输到主机装置300。在另一个实施例中，存储装置可以对作为错误校正操作的结果而发生的错误校正失败的次数进行计数，并且将计数值作为测试操作结果信息TRI发送到主机装置300。
图14A和14B是示出根据本公开的实施例的基于来自主机装置的测试请求对未映射区域执行部分测试的存储装置的操作的示图。
参照图14A，示出从主机装置300接收的测试请求RQTST。参考图14A中的测试请求RQTST的第一数据字段，待执行的测试操作可以是“部分测试”操作。参考图14A中的测试请求RQTST的第二数据字段，待执行的测试操作的目标可以是未映射区域。
参照图14B，示出待由存储装置1000响应于根据图14A的测试请求RQTST而执行的测试操作的目标。由于待执行的测试操作是“部分测试”操作，并且待执行的测试操作的目标是未映射区域，因此如图14B所示的未映射区域的无效数据区域中存储的无效数据之中的一些数据成为测试目标。
存储装置1000可以对无效数据区域中存储的无效数据中的一些数据进行采样并且将这些采样的数据确定为测试目标。在图14B中，选择测试目标1和测试目标2。
存储装置1000可以读取与所选择的测试目标1和2相对应的数据并且分析所读取的数据。例如，存储装置可以读取无效数据区域中存储的、与测试目标1和2相对应的无效数据，并且对所读取的无效数据执行错误校正操作。在实施例中，存储装置可以将作为错误校正操作的结果而生成的错误位数、位错误率等作为测试操作结果信息TRI传输到主机装置300。在另一个实施例中，存储装置可以对作为错误校正操作的结果而发生的错误校正失败的次数进行计数，并且将计数值作为测试操作结果信息TRI发送到主机装置300。
图15是示出根据本公开的实施例的操作主机装置的方法的流程图。
参照图15，根据本公开的实施例的操作主机装置300的方法包括：在映射区域和未映射区域之中确定待测试的区域(S110)，确定待对所确定的区域执行的测试的类型(S130)，生成与所确定的区域和类型相对应的测试请求(S150)，并且将生成的测试请求传输到存储装置(S170)。
在操作S110，主机装置300的测试请求生成器310可以在存储装置的存储区域中确定待测试的区域。如上面参照图11A至图14B所述，主机装置300可以将映射区域和未映射区域中的一个确定为待测试的区域。
在操作S130中，主机装置300的测试请求生成器310可以确定待对在操作S110中确定的区域执行的测试的类型。如上所述，测试操作可以是“整体测试”操作和“部分测试”操作中的一种。
在操作S150中，主机装置300的测试请求生成器310生成与所确定的区域和类型相对应的测试请求。如上面参照图10至图14B所述，测试请求RQTST可以包括指示类型的数据字段和指示测试目标区域的数据字段。
在操作S170中，主机装置300的测试请求生成器310将生成的测试请求传输到存储装置。存储装置1000可以响应于接收到的测试请求来执行测试操作。在下文中，参照图16和图17更详细地描述根据本公开的实施例的存储装置的测试操作。
图16是示出根据本公开的实施例的操作存储装置的方法的流程图。
参照图16，根据本公开的实施例的操作存储装置的方法包括：从主机装置300接收测试请求(S210)，基于测试请求来确定执行测试操作的数据区域(S230)，控制半导体存储器装置读取所确定的数据区域中存储的数据(S250)，分析所读取的数据以生成测试结果信息(S270)，并且将生成的测试结果信息传输到主机装置(S290)。
在操作S210，存储装置1000的控制器200从主机装置300接收测试请求RQTST，并且在操作S230，控制器200基于测试请求RQTST确定执行测试操作的数据区域。例如，如图11A所示，当测试请求RQTST的第一数据字段指示“整体测试”操作并且第二数据字段指示映射区域时，控制器200可以将整个映射区域确定为执行测试操作的数据区域，如图11B所示。再例如，如图14A所示，当测试请求RQTST的第一数据字段指示“部分测试”操作并且第二数据字段指示未映射区域时，控制器200可以将未映射区域中的、存储无效数据的无效数据区域中的一些区域确定为执行测试操作的数据区域，如图14B所示。
在操作S250中，控制器200可以控制半导体存储器装置读取所确定的数据区域中存储的数据。作为示例，在操作S250中，控制器200可以生成与所确定的数据区域相对应的至少一个读取命令，并且将生成的读取命令传输到半导体存储器装置。参照图17更详细地描述操作S250。
根据操作S250，半导体存储器装置100可以读取所确定的数据区域中存储的数据，并且将所读取的数据传输到控制器200。在操作S270中，控制器200可以分析所读取的数据以生成测试结果信息TRI。如上所述，在操作S250，控制器可以对所读取的数据执行错误校正操作。执行错误校正操作的结果可以包括在测试结果信息TRI中。
在操作S290中，控制器200可以将测试结果信息TRI传输到主机装置300。因此，主机装置300可以利用测试结果信息TRI来备份劣化的数据区域中存储的数据。
图17是示出根据本公开的实施例的图16中的操作S250的流程图。
参照图17，图16的操作S250包括：生成用于读取所确定的数据区域中存储的数据之中的单元数据(unit data)的命令(S310)，将生成的命令传输到半导体存储器装置(S330)，从半导体存储器装置接收数据(S350)，对接收到的数据执行错误校正操作(S370)，并且确定是否接收到所确定的数据区域中存储的所有数据(S390)。
多条单元数据可以存储在被确定为测试目标的数据区域中。作为示例，单元数据可以是页面数据。在操作S310，可以生成用于读取被确定为测试目标的数据区域中存储的数据之中的单元数据的命令。控制器200可以将在操作S330中生成的命令传输到半导体存储器装置。半导体存储器装置可以响应于命令来读取相应的单元数据，并且将读取的单元数据传输到控制器。
在操作S350中，控制器200从半导体存储器装置接收单元数据。在操作S370中，控制器200可以对接收到的单元数据执行错误校正操作。在操作S390，控制器200确定是否接收到所确定的数据区域中存储的所有数据。当接收到所确定的数据区域中存储的所有数据时(S390：是)，操作S250结束。当没有接收到所确定的数据区域中存储的所有数据时(S390：否)，进程返回到操作S310，以生成用于读取另一单元数据的命令。此后，可以重复执行步骤S330、S350、S370和S390。
图18是示出根据本公开的实施例的包括半导体存储器装置和控制器的存储装置的框图。
图18中的半导体存储器装置1300可以与参照图2描述的半导体存储器装置100相似地配置和操作。
控制器1200连接到主机装置Host和半导体存储器装置1300。控制器1200被配置为响应于来自主机装置Host的请求，访问半导体存储器装置1300。例如，控制器1200被配置为控制半导体存储器装置1300的读取操作、写入操作、擦除操作和后台操作。控制器1200被配置为在半导体存储器装置1300与主机装置Host之间提供接口。控制器1200被配置为驱动用于控制半导体存储器装置1300的固件。
控制器1200包括随机存取存储器(RAM)1210、处理单元1220、主机接口1230、存储器接口1240和错误校正块1250。
RAM 1210用作处理单元1220的工作存储器、半导体存储器装置1300与主机装置Host之间的高速缓存存储器以及半导体存储器装置1300与主机装置Host之间的缓冲存储器中的一个。
处理单元1220控制控制器1200的全部操作。处理单元1220被配置为控制半导体存储器装置1300的读取操作、编程操作、擦除操作和后台操作。处理单元1220被配置为驱动用于控制半导体存储器装置1300的固件。处理单元1220可以执行闪存转换层(FTL)的功能。处理单元1220可以通过FTL将主机装置提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收逻辑块地址(LBA)并且通过使用映射表来将LBA转换为PBA。根据映射单元，FTL的地址映射方法有多种。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
主机接口1230包括用于在主机装置Host与控制器1200之间执行数据交换的协议。在实施例中，控制器1200被配置为通过诸如以下的各种通信标准或接口中的至少一种与主机装置Host通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议和专用协议。
存储器接口1240与半导体存储器装置1300接口连接。例如，存储器接口1240包括NAND接口或NOR接口。
错误校正块1250被配置成使用错误校正码(ECC)来检测和校正从半导体存储器装置1300接收的数据中的错误。错误校正块1250可以通过对读取的页面数据使用ECC来校正错误。错误校正块1250可以通过使用诸如以下的编码调制来校正错误：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)和汉明码。
在读取操作期间，错误校正块1250可以校正读取的页面数据的错误。当读取的页面数据包括超过可校正的位数量的错误位时，解码可能会失败。当页面数据包括等于或小于可校正的位数量的错误位时，解码可能会成功。解码成功指示读取命令通过。解码失败指示读取命令失败。当解码成功时，控制器1200向主机输出错误被校正的页面数据。
图1中的控制器可以被实施为图18所示的控制器1200。在这种情况下，图1的存储器测试控制器210可以被实施为由处理单元1220驱动的固件。
控制器1200和半导体存储器装置1300可以集成到一个半导体装置中。在实施例中，控制器1200和半导体存储器装置1300可以集成到一个半导体装置中来配置存储卡。例如，控制器1200和半导体存储器装置1300可以集成到一个半导体装置中以配置诸如以下的存储卡：PC卡(个人计算机存储卡国际协会，PCMCIA)、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、安全数字(SD)卡(SD、迷你SD、微型SD或SDHC)和通用闪存(UFS)。
控制器1200和半导体存储器装置1300可以集成到一个半导体装置中以配置半导体驱动器(固态驱动器(SSD))。半导体驱动器(SSD)包括被配置为将数据存储在半导体存储器中的存储装置。当存储装置用作半导体驱动器(SSD)时，连接到存储装置的主机装置Host的操作速度显著提高。
再例如，存储装置1000被设置为诸如以下的电子装置的各种组件中的一个：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、3维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送和接收信息的装置、配置家庭网络的各种电子装置中的一种、配置计算机网络的各种电子装置中的一种、配置远程信息处理网络的各种电子装置中的一种、RFID装置或配置计算系统的各种组件中的一种。
在实施例中，半导体存储器装置1300或存储装置可以安装为各种类型的封装。例如，半导体存储器装置1300或存储装置可以以诸如以下的方式封装和安装：堆叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中的管芯、晶片形式的管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级堆叠封装(wafer-level processed stackpackage，WSP)。
图19是示出根据本公开的实施例的图18的存储装置的应用示例2000的框图。
参照图19，存储装置2000包括半导体存储器装置2100和控制器2200。半导体存储器装置2100包括多个半导体存储器芯片。多个半导体存储器芯片被划分为多个组。
在图19中，多个组分别通过第一通道CH1至第k通道CHk与控制器2200通信。每个半导体存储器芯片与参照图18描述的半导体存储器装置1300相似地配置和操作。
每个组被配置为通过一个公共通道与控制器2200通信。控制器2200与参照图18描述的控制器1200相似地配置，并且被配置为通过多个通道CH1至CHk来控制半导体存储器装置2100的多个存储器芯片。
在图19中，多个半导体存储器芯片连接到一个通道。然而，将理解的是，可以修改存储装置2000使得一个半导体存储器芯片连接到一个通道。
图20是示出根据本公开的实施例的包括参照图19描述的存储装置的计算系统的框图。
参照图20，计算系统3000包括中央处理单元3100、随机存取存储器(RAM)3200、用户接口3300、电源3400、系统总线3500和存储装置2000。
存储装置2000通过系统总线3500电连接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的或由中央处理单元3100处理的数据存储在存储装置2000中。
在图20中，半导体存储器芯片2100通过控制器2200连接到系统总线3500。然而，半导体存储器芯片2100可以被配置为直接连接到系统总线3500。此时，由中央处理单元3100和RAM 3200执行控制器2200的功能。
在图20中，设置了参照图19描述的存储装置2000。然而，存储装置2000可以利用参照图18描述的存储装置1000来代替。在实施例中，计算系统3000可以被配置成包括参照图18和图19描述的存储装置1000和2000两者。
本说明书及附图中所公开的本公开的实施例仅提供了具体示例以容易地描述本公开的技术内容和帮助理解本公开，并非旨在限制本公开的范围。对于本领域的普通技术人员来说将显而易见的是，除了本文中和所附权利要求所公开的实施例之外，还可以实施基于本公开的技术思想的其他修改示例。此外，可以组合实施例以形成额外的实施例。

Claims (20)

1.一种操作主机装置的方法，所述方法包括：
在存储装置的存储区域中包括的映射区域和未映射区域之中确定待测试的区域；
生成与所确定的区域相对应的测试请求；并且
将所生成的测试请求传输到所述存储装置。
2.根据权利要求1所述的方法，其中有效数据存储在所述映射区域中，无效数据存储在所述未映射区域中。
3.根据权利要求2所述的方法，其中所述未映射区域包括无效数据区域和空闲区域，并且所述无效数据存储在所述无效数据区域中。
4.根据权利要求1所述的方法，进一步包括：在确定待测试的区域之后确定待对所确定的区域执行的测试的类型。
5.根据权利要求4所述的方法，
其中确定所述测试的类型包括：选择对所述所确定的区域中存储的全部数据执行所述测试的整体测试和对所述所确定的区域中存储的数据之中的部分数据执行所述测试的部分测试中的一种，并且
其中所述测试请求包括关于所述所确定的区域和所述类型的信息。
6.根据权利要求1所述的方法，其中所述测试请求指示读取所述所确定的区域中存储的数据的操作以及对所读取的数据进行的错误校正操作。
7.根据权利要求4所述的方法，其中所述测试请求包括第一数据字段和第二数据字段，所述第一数据字段指示所确定的所述类型，所述第二数据字段指示待测试的区域。
8.一种操作存储装置的方法，所述方法包括：
从外部装置接收测试请求；
基于所述测试请求，在存储装置的存储区域中包括的映射区域和未映射区域之中确定执行测试操作的数据区域；
控制所述存储装置中包括的半导体存储器装置执行读取所确定的数据区域中存储的数据的所述测试操作；
基于所述半导体存储器装置读取的数据，生成所述测试操作的结果信息；并且
将所述结果信息传输到所述外部装置。
9.根据权利要求8所述的方法，其中有效数据存储在所述映射区域中，无效数据存储在所述未映射区域中。
10.根据权利要求9所述的方法，其中所述未映射区域包括无效数据区域和空闲区域，并且所述无效数据存储在所述无效数据区域中。
11.根据权利要求8所述的方法，
其中所述测试请求包括指示待由所述存储装置执行的所述测试操作的类型的第一数据字段和指示执行所述测试操作的数据区域的第二数据字段，并且
其中所述测试操作的类型包括整体测试和部分测试。
12.根据权利要求8所述的方法，其中所述控制包括：
生成读取所述所确定的数据区域中存储的所述数据之中的单元数据的命令；
将来自所述存储装置中包括的控制器的生成的命令传输到所述半导体存储器装置；
由所述控制器从所述半导体存储器装置接收所读取的数据；并且
对所述所读取的数据执行错误校正操作。
13.根据权利要求12所述的方法，其中生成所述结果信息包括基于执行所述错误校正操作的结果来生成所述结果信息。
14.根据权利要求13所述的方法，其中所述结果信息是从所述所确定的数据区域读取的所述单元数据中的错误位的数量。
15.根据权利要求13所述的方法，其中所述结果信息是在所述错误校正操作期间错误校正失败的次数。
16.根据权利要求12所述的方法，其中所述单元数据是页面数据。
17.一种存储装置，包括：
半导体存储器装置，包括存储数据的存储区域；以及
控制器：
从外部装置接收测试请求；
基于所述测试请求在所述存储区域中包括的映射区域和未映射区域之中确定执行测试操作的数据区域，
控制所述半导体存储器装置执行读取所确定的数据区域中存储的数据的所述测试操作，
基于所述半导体存储器装置读取的数据来生成所述测试操作的结果信息，并且
将所述结果信息传输到所述外部装置。
18.根据权利要求17所述的存储装置，其中有效数据存储在所述映射区域中，其中所述未映射区域包括无效数据区域和空闲区域，并且其中无效数据存储在所述无效数据区域中。
19.根据权利要求17所述的存储装置，
其中所述控制器通过对所读取的数据执行错误校正操作来控制所述半导体存储器装置执行读取所述数据的所述测试操作，并且
其中所述控制器基于所述错误校正操作的结果生成所述结果信息。
20.根据权利要求19所述的存储装置，其中所述结果信息包括关于从所述所确定的数据区域读取的数据中错误位的数量和在所述错误校正操作期间错误校正失败的次数中的至少一个的信息。
CN202210868573.0A 2021-12-08 2022-07-22 存储装置、主机装置及存储装置和主机装置的操作方法 Withdrawn CN116246692A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0175075 2021-12-08
KR1020210175075A KR20230086446A (ko) 2021-12-08 2021-12-08 저장 장치, 호스트 장치 및 그들의 동작 방법

Publications (1)

Publication Number Publication Date
CN116246692A true CN116246692A (zh) 2023-06-09

Family

ID=86607959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210868573.0A Withdrawn CN116246692A (zh) 2021-12-08 2022-07-22 存储装置、主机装置及存储装置和主机装置的操作方法

Country Status (3)

Country Link
US (1) US12027222B2 (zh)
KR (1) KR20230086446A (zh)
CN (1) CN116246692A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4334307A (en) * 1979-12-28 1982-06-08 Honeywell Information Systems Inc. Data processing system with self testing and configuration mapping capability
US9515656B2 (en) * 2013-11-01 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Reconfigurable circuit, storage device, and electronic device including storage device
KR20160146332A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20170039451A (ko) 2015-10-01 2017-04-11 삼성전자주식회사 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
US10445200B2 (en) * 2016-05-02 2019-10-15 Samsung Electronics Co., Ltd. Storage device having various recovery methods and recovery modes
KR20180086816A (ko) * 2017-01-23 2018-08-01 에스케이하이닉스 주식회사 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법
KR20200055267A (ko) * 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 메모리 시스템 및 테스트 시스템
KR102648186B1 (ko) * 2018-12-24 2024-03-18 에스케이하이닉스 주식회사 트래이닝 기능을 갖는 반도체 시스템
KR20210026487A (ko) 2019-08-30 2021-03-10 삼성전자주식회사 휘발성 메모리 장치의 리페어 제어 방법 및 이를 수행하는 스토리지 장치

Also Published As

Publication number Publication date
KR20230086446A (ko) 2023-06-15
US12027222B2 (en) 2024-07-02
US20230178162A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
CN108694977B (zh) 储存装置及其操作方法
CN110111832B (zh) 半导体存储器装置及其操作方法
CN109754840B (zh) 半导体存储器装置及其操作方法
CN109979513B (zh) 半导体存储器装置及其操作方法
CN109215713B (zh) 存储器系统和操作半导体存储器装置的方法
US11531615B2 (en) Controller and memory system for performing garbage collection operation, and operating method thereof
KR20190094968A (ko) 메모리 컨트롤러 및 그 동작 방법
US20200057580A1 (en) Semiconductor memory device and operating method thereof
CN109697995B (zh) 半导体存储器装置及其操作方法
KR20190052441A (ko) 메모리 컨트롤러 및 그 동작 방법
CN112908370B (zh) 存储器装置和操作该存储器装置的方法
CN110879759B (zh) 控制器及其操作方法
US20180129559A1 (en) Semiconductor memory device, controller, and operating methods thereof
US20160211025A1 (en) Semiconductor memory device and operating method thereof
CN111381772B (zh) 半导体存储器装置的控制器及其操作方法
US11636017B2 (en) Controller and method of operating the same
CN116246692A (zh) 存储装置、主机装置及存储装置和主机装置的操作方法
CN114267387A (zh) 控制器及半导体存储装置的操作方法以及存储系统
CN112346651A (zh) 用于半导体存储器器件的控制器及其操作方法
CN110299175B (zh) 存储器控制器及其操作方法
US12039185B2 (en) Controller for storing performance information based on test operation result, operating method thereof and computing system including the same
CN111933204B (zh) 半导体存储器装置及其操作方法
US20230385151A1 (en) Controller and method of operating the same
US20210223990A1 (en) Semiconductor memory device, controller, and storage device having semiconductor memory device and controller
CN113012733A (zh) 半导体存储器装置和控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20230609

WW01 Invention patent application withdrawn after publication