CN116190243A - 提高厚膜集成射频器件功率容量的方法及射频器件 - Google Patents

提高厚膜集成射频器件功率容量的方法及射频器件 Download PDF

Info

Publication number
CN116190243A
CN116190243A CN202211420625.4A CN202211420625A CN116190243A CN 116190243 A CN116190243 A CN 116190243A CN 202211420625 A CN202211420625 A CN 202211420625A CN 116190243 A CN116190243 A CN 116190243A
Authority
CN
China
Prior art keywords
power
radio frequency
grounding
power device
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211420625.4A
Other languages
English (en)
Inventor
敬明礁
陈卓杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan SIP Electronic Technology Co Ltd
Original Assignee
Sichuan SIP Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan SIP Electronic Technology Co Ltd filed Critical Sichuan SIP Electronic Technology Co Ltd
Priority to CN202211420625.4A priority Critical patent/CN116190243A/zh
Publication of CN116190243A publication Critical patent/CN116190243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

提高厚膜集成射频器件功率容量的方法及射频器件，方法包括：提供至少三个的陶瓷基板，在第1个陶瓷基板底面加工金属薄层和导体层，顶面加工加厚导体层，加厚导体层上设置大功率器件和小功率器件，在大功率器件上通过薄膜工艺印刷成薄膜介质层，在其余陶瓷基板底面加工导体层；在对应的陶瓷基板上加工大功率接地孔和小功率接地孔，在所有陶瓷基板上加工多个散热孔，散热孔分布于薄膜介质层周侧；叠合，并在最下方设置散热片；烧制成型，使小功率接地孔导通至第3个陶瓷基板顶面接地，使各大功率接地孔导通至第2个陶瓷基板顶面接地，使各散热孔连通散热片；散热孔内填充铜浆。在满足小尺寸设计的同时提高射频器件及射频系统的功率容量。

Description

提高厚膜集成射频器件功率容量的方法及射频器件
技术领域
本申请涉及厚膜集成电路及射频技术领域，尤其涉及一种提高厚膜集成射频器件功率容量的方法及射频器件。
背景技术
厚膜集成电路因其高密度、高性能、高可靠性和轻重量、小体积等明显优势，成为了生产紧凑的电子系统中电路的重要手段。在现代雷达、卫星通信等领域，发射信号功率越来越大，系统的整体尺寸却越来越小，集成度越来越高，对厚膜电路的耐功率要求也越来越高。
集成度的提高意味着厚膜电路层数的增加，不利于功率电路的散热；信号功率的增加，意味着电路的瞬态电流、瞬态功耗都将增加，对应厚膜电路的功率容量必须增加；另外，如果采用厚膜工艺设计，因尺寸和结构受限，一些散热措施及降额热设计也难以实现，导致局部热量过高，降低系统的稳定性，甚至存在烧毁风险；局部大功率器件如果布线过密，在局部感应场强过大，引起空气击穿等局部打火现象，烧毁微带传输线。
发明内容
为了解决上述现有技术的不足，本申请提供一种提高厚膜集成射频器件功率容量的方法及射频器件，在满足小尺寸设计的同时提高射频器件及射频系统的功率容量。
为了实现上述目的，本发明采用以下技术：
一种提高厚膜集成射频器件功率容量的方法，包括步骤：
提供至少三个拟按自上而下方式叠设的陶瓷基板，在第1个陶瓷基板的底面加工形成金属薄层，并在金属薄层上加工形成导体层，并在该陶瓷基板顶面加工形成加厚导体层，在其余陶瓷基板的底面加工形成导体层；
在加厚导体层上设置大功率器件和小功率器件，并在大功率器件上采用薄膜印刷工艺形成薄膜介质层，薄膜介质层覆盖大功率器件，薄膜介质层与小功率器件之间具有预定间距；
在第1个陶瓷基板上贯通加工大功率接地孔，大功率接地孔位于薄膜介质层所在区域，在前2个陶瓷基板上贯通加工小功率接地孔，在所有陶瓷基板上加工多个散热孔，散热孔分布于薄膜介质层周侧；大功率器件位置与大功率接地孔位置对应，并使大功率器件的接地端与大功率接地孔连接，小功率器件位置与小功率接地孔位置对应，并使小功率器件的接地端与小功率接地孔连接；
将多个陶瓷基板按照拟定顺序进行叠合，在最后1个陶瓷基板下方叠设一散热片；
烧制成型，使各小功率接地孔对应导通并导通至第3个陶瓷基板顶面形成接地，使各大功率接地孔对应导通并导通至第2个陶瓷基板顶面形成接地，并使各散热孔对应连通并连通至散热片；
在散热孔内填充满铜浆，并固化铜浆。
进一步，大功率器件有多个时，在加厚导体层上交错布置。
一种射频器件，采用所述的提高厚膜集成射频器件功率容量的方法获得。
一种射频器件，包括通过厚膜工艺叠合烧制的至少三个陶瓷基板；
第1个陶瓷基板底面具有金属薄层，金属薄层表面具有导体层，第1个陶瓷基板顶面具有加厚导体层，其余陶瓷基板底面均具有导体层；最后1个陶瓷基板的导体层表面设有散热片；
加厚导体层上设有大功率器件和小功率器件，大功率器件上设置有薄膜介质层，薄膜介质层覆盖大功率器件，薄膜介质层周侧具有多个连通至散热片的散热孔，散热孔具有固化的铜浆；
大功率器件的接地端通过大功率接地孔连通至第2个陶瓷基板的顶面形成接地；小功率器件的接地端通过小功率接地孔连通至第3个陶瓷基板的顶面形成接地。
本发明有益效果在于：
1、在基于厚膜集成电路工艺保证小型化小尺寸的同时，通过加厚的加厚导体层的大功率器件所在区域覆设薄膜介质层，介质比空气有更高的击穿场强阈值，能够提高大功率器件所在区域的电场击穿阈值，避免局部打火等，增加功率容量；并通过多层结构实现大功率器件和小功率器件接地分开设置，割断强弱电流的共同通道，减小共阻抗，消除交叉干扰；
2、相比于常规的导体-陶瓷基板-导体的周期分布，本发明形成的设置大功率器件的加厚导体层-陶瓷基板-金属薄层-导体层的结构不仅可以避免由于金属和陶瓷基板的热膨胀系数不同可能导致的基板弯曲，可以缓解该弯曲程度；而且金属薄层的存在，相当于加厚了大功率器件的接地板厚度，可以承受更大的电流，同时也可以提高大功率器件散热的效果；并在最后一个陶瓷基板低层设置散热片，并通过灌注铜浆的散热，更加便于将设有功率器件的表层及各弱信号层的热耗快速导通到散热片上；同时使大功率器件布置于散热孔形成的区域之内，且散热孔位于功率器件外围，便于将大功率器件的快速热耗均匀向下传导；
3、各大功率器件交错布置，通过交错布置的方式，可以使发热均匀分布，避免避免热量堆积引起电路变形或者导致电路烧毁；同时，大功率器件对应的金属导带或微带线的宽度设置为尽量大，减小阻抗，降低感应电压强度；
4、通过对金属加厚导通层的加厚设置，增加了横截面积，其电阻将会减小，相应地，其承受的电流强度可以提升，另外还会提供水平方向的散热性能。
附图说明
图1是本申请实施例的方法流程图。
图2是本申请实施例的射频器件结构爆炸视图。
附图标记：陶瓷基板-1，加厚导体层-10，薄膜介质层-11，大功率器件-12，小功率器件-13，导体层-2，金属薄层-3，散热片-4，大功率接地孔-51，小功率接地孔-52，散热孔-6。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面结合附图对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。
本申请实施例的一个方面，提供一种提高厚膜集成射频器件功率容量的方法，如图1所示的流程图，包括如下步骤：
S100、提供至少三个拟按自上而下方式叠设的陶瓷基板1，比如在如图2所示的示例中即为三个陶瓷基板1，其他数量的展示未视出，但不影响本实施例后文的描述及理解。其中，在第1个陶瓷基板1的底面加工形成金属薄层3，并在金属薄层3上加工形成导体层2，并在该陶瓷基板1顶面加工形成加厚导体层10，薄膜介质层11仅占加厚导体层10中间区域的一定面积；在其余陶瓷基板1的底面加工形成导体层2。通过薄膜印刷工艺获得薄膜介质层11，能够提高该区域的电场击穿阈值，增加功率容量。
S200、在加厚导体层10顶面预定区域内（比如在中间区域）设置大功率器件12，并在大功率器件12上采用薄膜印刷工艺形成薄膜介质层11，薄膜介质层11覆盖大功率器件12所在区域。
S300、在第1个陶瓷基板1上贯通加工大功率接地孔51，大功率接地孔51位于薄膜介质层11所在区域，具体的，大功率接地孔51同时贯通加厚导体层10、金属薄层3、以及金属薄层3底面的导体层2，实现顶层向第2个陶瓷基板1的顶面连通以接地。
同时，在前2个陶瓷基板1上贯通加工小功率接地孔52，比如，如图2所示的示例，则就是顶层和次顶层的2个陶瓷基板1加工。
并在所有陶瓷基板1上加工多个散热孔6，加工时，将散热孔6加工分布于薄膜介质层11周侧，各散热孔6与薄膜介质层11的周侧边缘有一定距离。
大功率器件12位置与大功率接地孔51位置对应，并使大功率器件12的接地端与大功率接地孔51连接；在加厚导体层10上设置小功率器件13，小功率器件13位置与小功率接地孔52位置对应，并使小功率器件13的接地端与小功率接地孔52连接。具体的，如图2所示的示例，薄膜介质层11与小功率器件13之间具有预定间距，该间距尽量大，以保持大功率和小功率的分开。
具体的，对于大功率器件12进行电气导通连接用的金属导带/微带线/带状线，采用尽量大的宽度（比如为小功率器件13的金属导带宽度多倍以上），以减小阻抗，可有效降低该部分电路的感应电压强度。根据阻抗Z、功率P和电压U的关系：P=U2/2Z，可知，当输入功率固定时，减小阻抗Z可以使感应电压U减小。
S400、将多个陶瓷基板1按照拟定顺序进行叠合，在最后1个陶瓷基板1下方叠设一散热片4。
S500、进行烧制成型，使各小功率接地孔52对应导通并导通至第3个陶瓷基板1顶面形成接地，使各大功率接地孔51对应导通并导通至第2个陶瓷基板1顶面形成接地，并使各散热孔6对应连通并连通至散热片4。
S600、在散热孔6内填充满铜浆，并固化铜浆。
通过上述步骤的实施可以实现对厚膜集成射频器件功率容量的提高，并实现大功率器件和小功率器件接地分开设置，割断强弱电流的共同通道，减小共阻抗，消除交叉干扰。
相比于常规的导体-陶瓷基板-导体的周期分布，采用加厚导体层10-陶瓷基板1-金属薄层3-导体层2的结构，不仅可以避免由于金属和陶瓷基板的热膨胀系数不同可能导致的基板弯曲，可以缓解该弯曲程度；而且金属薄层3的存在，相当于加厚了大功率器件的接地板厚度，可以承受更大的电流，同时也可以提高大功率器件12散热的效果。
在本实例中，通过在表层需要承受大功率的电路使用金属加厚导体层10，金属加厚导体层10由于横截面积增加，其电阻将会减小，相应地，其承受的电流强度可以提升，另外，金属加厚导体层10会提供水平方向的散热效果。
作为可选的实施步骤，其中，S300中进行大功率器件12的布置时，若大功率器件12有多个，则在加厚导体层10上交错布置，从而可以使发热均匀分布，避免热量堆积引起电路变形或者导致电路烧毁。
通过上述方法的实施，可以获得一种功率容量提高的厚膜集成射频器件。
本申请实施例的另一方面，提供一种射频器件，如图2所示，包括通过厚膜工艺叠合烧制的至少三个陶瓷基板1。陶瓷基板层1具有良好的导热系数，并且具有绝缘隔离效果，利于避免层间干扰。
第1个陶瓷基板1底面具有金属薄层3，金属薄层3表面具有导体层2，第1个陶瓷基板1顶面具有加厚导体层10，加厚导体层10顶面预定区域内设有大功率器件12，其余陶瓷基板1底面均具有导体层2。大功率器件12上覆盖设置有薄膜介质层11，大功率器件12的接地端通过大功率接地孔51连通至第2个陶瓷基板1的顶面形成接地；加厚导体层10上设有小功率器件13，小功率器件13的接地端通过小功率接地孔52连通至第3个陶瓷基板1的顶面形成接地。
最后1个陶瓷基板1的导体层2表面设有散热片4。薄膜介质层11周侧具有多个连通至散热片4的散热孔6，散热孔6具有固化的铜浆。
其中，作为优选的方式，最顶层（即自上而下的第1层）陶瓷基板1的厚度小于其余陶瓷基板1的厚度，通过此种方式，以较薄的陶瓷基板1作为表层大功率器件12电路的衬板，薄基板能更有效将热耗传导到散热片4上。
具体的，在如图2所示的实例中，展示了三个陶瓷基板1的情况。而根据本实例的相关描述，陶瓷基板1的数量并不限于三个，只要满足本实例中关于各陶瓷基板1的位置及连接关系，以及加工说明等，也是本实例可实现的范围。为了避免赘述，此处不再赘举。
以上所述仅为本申请的优选实施例，并不用于限制本申请，显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (8)

1.一种提高厚膜集成射频器件功率容量的方法，其特征在于，包括步骤：
提供至少三个拟按自上而下方式叠设的陶瓷基板（1），在第1个陶瓷基板（1）的底面加工形成金属薄层（3），并在金属薄层（3）上加工形成导体层（2），并在该陶瓷基板（1）顶面加工形成加厚导体层（10），在其余陶瓷基板（1）的底面加工形成导体层（2）；
在加厚导体层（10）上设置大功率器件（12）和小功率器件（13），并在大功率器件（12）上采用薄膜印刷工艺形成薄膜介质层（11），薄膜介质层（11）覆盖大功率器件（12）；
在第1个陶瓷基板（1）上贯通加工大功率接地孔（51），大功率接地孔（51）位于薄膜介质层（11）所在区域，在前2个陶瓷基板（1）上贯通加工小功率接地孔（52），在所有陶瓷基板（1）上加工多个散热孔（6），散热孔（6）分布于薄膜介质层（11）周侧；大功率器件（12）位置与大功率接地孔（51）位置对应，并使大功率器件（12）的接地端与大功率接地孔（51）连接，小功率器件（13）位置与小功率接地孔（52）位置对应，并使小功率器件（13）的接地端与小功率接地孔（52）连接；
将多个陶瓷基板（1）按照拟定顺序进行叠合，在最后1个陶瓷基板（1）下方叠设一散热片（4）；
烧制成型，使各小功率接地孔（52）对应导通并导通至第3个陶瓷基板（1）顶面形成接地，使各大功率接地孔（51）对应导通并导通至第2个陶瓷基板（1）顶面形成接地，并使各散热孔（6）对应连通并连通至散热片（4）；
在散热孔（6）内填充满铜浆，并固化铜浆。
2.根据权利要求1所述的提高厚膜集成射频器件功率容量的方法，其特征在于，大功率器件（12）有多个时，在加厚导体层（10）上交错布置。
3.根据权利要求1所述的提高厚膜集成射频器件功率容量的方法，其特征在于，薄膜介质层（11）与小功率器件（13）之间具有预定间距。
4.根据权利要求1所述的提高厚膜集成射频器件功率容量的方法，其特征在于，第1个陶瓷基板（1）的厚度小于其余陶瓷基板（1）的厚度。
5.一种射频器件，其特征在于，采用如权利要求1~4中任意一项所述的提高厚膜集成射频器件功率容量的方法获得。
6.一种射频器件，其特征在于，包括通过厚膜工艺叠合烧制的至少三个陶瓷基板（1）；
第1个陶瓷基板（1）底面具有金属薄层（3），金属薄层（3）表面具有导体层（2），第1个陶瓷基板（1）顶面具有加厚导体层（10），其余陶瓷基板（1）底面均具有导体层（2）；最后1个陶瓷基板（1）的导体层（2）表面设有散热片（4）；
加厚导体层（10）上设有大功率器件（12）和小功率器件（13），大功率器件（12）上设置有薄膜介质层（11），薄膜介质层（11）覆盖大功率器件（12），薄膜介质层（11）周侧具有多个连通至散热片（4）的散热孔（6），散热孔（6）具有固化的铜浆；
大功率器件（12）的接地端通过大功率接地孔（51）连通至第2个陶瓷基板（1）的顶面形成接地；小功率器件（13）的接地端通过小功率接地孔（52）连通至第3个陶瓷基板（1）的顶面形成接地。
7.根据权利要求6所述的射频器件，其特征在于，大功率器件（12）有多个时，在加厚导体层（10）上交错布置。
8.根据权利要求6所述的射频器件，其特征在于，薄膜介质层（11）与小功率器件（13）之间具有预定间距。
CN202211420625.4A 2022-11-14 2022-11-14 提高厚膜集成射频器件功率容量的方法及射频器件 Pending CN116190243A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211420625.4A CN116190243A (zh) 2022-11-14 2022-11-14 提高厚膜集成射频器件功率容量的方法及射频器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211420625.4A CN116190243A (zh) 2022-11-14 2022-11-14 提高厚膜集成射频器件功率容量的方法及射频器件

Publications (1)

Publication Number Publication Date
CN116190243A true CN116190243A (zh) 2023-05-30

Family

ID=86451250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211420625.4A Pending CN116190243A (zh) 2022-11-14 2022-11-14 提高厚膜集成射频器件功率容量的方法及射频器件

Country Status (1)

Country Link
CN (1) CN116190243A (zh)

Similar Documents

Publication Publication Date Title
TWI710163B (zh) 射頻連接設置
US8674781B2 (en) Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
CN110676555B (zh) 一种散热片天线阵结构
US9167683B2 (en) Printed circuit boards including strip-line circuitry and methods of manufacturing same
JPH05235612A (ja) 異なる寸法の伝送構造間の一定インピーダンス転移部
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
CN113271709B (zh) 一种金属芯板的多层印制电路叠层结构及封装结构
CN115664364B (zh) 基于厚薄膜电路的大功率限幅器及实现方法
US8766104B2 (en) Printed circuit boards including strip-line circuitry and methods of manufacturing same
EP1085594B1 (en) High frequency circuit apparatus
CN115693080B (zh) 一种基于厚薄膜电路基板的大功率合成器实现方法
CN115986356B (zh) 一种基于htcc的宽带电桥
CN116190243A (zh) 提高厚膜集成射频器件功率容量的方法及射频器件
US9351395B2 (en) Printed circuit boards including strip-line circuitry and methods of manufacturing same
WO2001080347A1 (en) Suspended transmission line with embedded amplifier
US20050157447A1 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
KR101425796B1 (ko) 다층 금속 구조체의 전송선로 및 이의 형성 방법
KR20230026268A (ko) Pcb 집중 파라미터 비가역 자성 소자용 고열전도성 회로기판 구조
CA2253325A1 (en) Microwave testing high-power dummy load forming method and microwave testing high-power dummy load apparatus
US9277645B2 (en) Method of manufacturing a printed circuit board
JPH065994A (ja) 多層プリント配線板
CN104270886A (zh) 多层印制板结构及其制备方法
CN114156620B (zh) 一种带状线匹配负载
CN219919248U (zh) 一种印制电路板结构
CN115720414B (zh) 一种厚薄膜防打火电路板形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination