CN116154884A - 失调消除电路、充电管理芯片和充电器 - Google Patents

Abstract

本公开提供了一种失调消除电路、充电管理芯片和充电器，在该失调消除电路中，其输入级可以响应于时序控制信号的频率控制，将运放失调等效到运放(误差放大器)的差分输入端口，以及响应于该时序控制信号的电平转换，将偏置电流镜像输出成第一电流和第二电流；其输出级可以控制该第一电流和第二电流跟随该时序控制信号的电平转换，利用该时序控制信号的频率控制将运放失调等效到运放的差分输入端口，以在该时序控制信号的周期内输出电压的均值将等效的运放失调电压叠加抵消后生成输出电压，而该输出电压用于驱动导通充电管理芯片的充电路径，以此可以消除运放失调电压，从而提高了充电电流精度，降低功耗。

Description

失调消除电路、充电管理芯片和充电器

技术领域

本公开涉及集成电路技术领域，具体涉及一种失调消除电路、充电管理芯片和充电器。

背景技术

移动电源是一种集供电和充电功能于一体的便携式充电器，亦跟电子产品一样，一路走来也是经历了各种各样的发展，而整个移动电源最核心的充放电芯片每天都在升级换代进化，优胜略汰。随着移动设备的各种功能都趋向于大屏幕显示，但是又轻薄，消耗功耗大，长时间在外，设备电池容量不够，传统的5V USB适配器由于有限的输出能力，已经不能够满足现今的快速充放电需求了，各种快速充电方案也随着市场推陈出新。

在现有的充电管理芯片(如BQ25895充电芯片)中，给电池充电时，需要通过控制内置的具有充电电流检测功能的晶体管(batfet)对电池进行充电。常用做法是通过控制系统供电端电压恒定，并在此基础上通过误差比较器比较实际充电电流ichg与充电基准vref_ichg的大小，以动态调节batfet的栅极电压，从而实现对充电电流的调节。

输入失调电压是电压比较器的一个重要电性参数，其定义为使输出电压为规定值时，两输入端间所加的直流补偿电压。输入失调电压实际上反映了比较器内部电路的对称性，对称性越好，则输入失调电压越小。比较器电路失调的存在对于小信号的精密比较来说影响很大，因此需要采用电路技术进行补偿或者消除，以达到精确比较和信号处理的目的。

传统的充电管理芯片采用的误差比较器具有失调电压高的缺点，这使得充电电流的精度较低，影响了芯片性能。

发明内容

为了解决上述技术问题，本公开提供了一种失调消除电路、充电管理芯片和充电器。

一方面本公开提供了一种用于充电管理芯片的失调消除电路，其包括：

输入级，该输入级具有接入第一电压信号的第一输入端和接入第一参考电压信号的第二输入端，该输入级响应于时序控制信号的频率控制，将运放失调等效到运放的差分输入端口，以及响应于前述时序控制信号的电平转换，将偏置电流镜像输出成第一电流和第二电流；

输出级，该输出级具有连接该充电管理芯片电池输出端口的第三输入端和接入第二电压信号的第四输入端，该输出级跟随所述时序控制信号的电平转换，根据前述的第一电流和第二电流，生成将前述运放失调叠加消除后的输出电压，

其中，前述的第一电压信号表征充电管理芯片实际的电池充电电流，前述的第一参考电压信号表征充电管理芯片预设的电池充电电流，前述的输出电压用于驱动导通充电管理芯片的充电路径。

进一步地，前述的时序控制信号包括互为反向的第一时序信号和第二时序信号，前述输入级包括：

第一斩波开关，该第一斩波开关的第一输入端接入前述第一电压信号，第二输入端接入前述第一参考电压信号，且前述第一斩波开关的第一控制端接入前述第一时序信号，第二控制端接入前述第二时序信号；

误差放大器，该误差放大器的差分输入端口分别连接前述第一斩波开关的第一输出端和第二输出端。

进一步地，前述的第一斩波开关包括：

第一开关管和第二开关管，该第一开关管的第一端作为前述第一输出端，第二端作为前述第一输入端，控制端与前述第二开关管的控制端共同连接并作为前述第一控制端，该第二开关管的第一端作为前述第二输出端，第二端前述第二输入端；

第三开关管和第四开关管，该第三开关管的第一端连接前述第二开关管的第一端，第二端连接前述第一开关管的第二端，控制端与前述第四开关管的控制端共同连接并作为前述第二控制端，该第四开关管的第一端连接前述第一开关管的第一端，第二端连接前述第二开关管的第二端。

进一步地，前述的误差放大器包括：

第一晶体管和第二晶体管，该第一晶体管的第一端与前述第二晶体管的第一端共同连接，且二者的连接节点依次串联连接第三晶体管和第四晶体管到供电端，接入供电电压，该第一晶体管的控制端作为前述误差放大器的第一差分输入端口，连接前述第二开关管的第一端，该第二晶体管的控制端作为前述误差放大器的第二差分输入端口，连接前述第一开关管的第一端，

该第一晶体管的第二端依次串联连接第五晶体管和第六晶体管到地，第五晶体管的第二端连接前述第六晶体管的控制端，

该第二晶体管的第二端依次串联连接第七晶体管和第八晶体管到地，第七晶体管的第二端连接前述第八晶体管的控制端，且该第五晶体管的控制端连接前述第七晶体管的控制端。

进一步地，前述的输入级还包括：

第一电阻、第九晶体管和第十晶体管，该第一电阻的第一端接入前述偏置电流，第二端依次串联第九晶体管和第十晶体管到地，该第九晶体管的控制端连接前述第一电阻的第一端，且与前述第七晶体管的控制端连接，该第十晶体管的控制端连接前述第一电阻和前述第九晶体管的连接节点；

第十一晶体管和第十二晶体管，该第十一晶体管的控制端和前述第十二晶体管的控制端共同连接前述第一电阻的第一端；

第十三晶体管和第十四晶体管，该第十三晶体管的第一端与第十四晶体管的第一端共同连接到地，该第十三晶体管的控制端与前述第十二晶体管的控制端连接，该第十四晶体管的控制端与前述第六晶体管的控制端连接。

进一步地，前述的输入级还包括：

第二斩波开关，该第二斩波开关的第五输入端连接前述第十三晶体管的第二端，第六输入端连接前述第十四晶体管的第二端，该第二斩波开关的第三输出端连接前述第十一晶体管的第一端，第四输出端连接前述第十二晶体管的第一端，且该第二斩波开关的第三控制端接入前述第二时序信号，第四控制端接入前述第一时序信号。

进一步地，前述的第二斩波开关包括：

第五开关管和第六开关管，该第五开关管的第一端作为前述第五输入端，第二端作为前述第四输出端，控制端与前述第六开关管的控制端共同连接并作为前述第三控制端，该第六开关管的第一端作为前述第六输入端，第二端作为前述第三输出端；

第七开关管和第八开关管，该第七开关管的第一端连接前述第五开关管的第一端，第二端连接前述第六开关管的第二端，控制端与前述第八开关管的控制端共同连接并作为前述第四控制端，该第八开关管的第一端连接前述第六开关管的第一端，第二端连接前述第五开关管的第二端。

进一步地，前述的输入级还包括：

第十五晶体管、第十六晶体管和第二电阻，该第十五晶体管的第一端连接前述第四晶体管的第一端，控制端连接前述第四晶体管的控制端，第二端依次串联连接前述第十六晶体管和前述第二电阻，且该第十六晶体管和前述第二电阻的连接节点与前述第十五晶体管的控制端连接，前述第十六晶体管的控制端与前述第三晶体管的控制端连接；

第十七晶体管和第十八晶体管，该第十七晶体管的第一端连接前述第二电阻，第二端串联连接前述第十八晶体管到地，控制端连接前述第七晶体管的控制端，该第十八晶体管的控制端连接前述第十晶体管的控制端。

进一步地，前述的输入级还包括：

第十九晶体管和第二十晶体管，该第十九晶体管的第一端连接前述第十一晶体管的第二端，第二端用以输出前述第一电流，控制端与前述第二十晶体管的控制端共同连接到供电端，该第二十晶体管的第一端连接前述第十二晶体管的第二端，第二端用以输出前述第二电流。

进一步地，前述的输出级包括：

第三电阻、第二十一晶体管和第二十二晶体管，该第三电阻的第一端连接前述第十九晶体管的第二端，以及该第二十一晶体管的控制端，前述第三电阻的第二端依次串联连接前述第二十一晶体管和前述第二十二晶体管到前述第四输入端，且前述第三电阻与前述第二十一晶体管的连接节点连接前述第二十二晶体管的控制端；

第二十三晶体管和第二十四晶体管，该第二十三晶体管和前述第二十四晶体管串联连接在前述第四输入端与前述失调消除电路的输出端之间，该第二十三晶体管的控制端连接前述第二十二晶体管的控制端，该第二十四晶体管的控制端连接前述第二十一晶体管的控制端；

第二十五晶体管和第二十六晶体管，该第二十五晶体管和前述第二十六晶体管串联连接在前述第二十四晶体管的第二端与前述第三输入端之间，且该第二十四晶体管和前述第二十五晶体管的连接节点作为前述失调消除电路的输出端，用于提供前述输出电压。

进一步地，前述的输出级还包括：

第四电阻、第二十七晶体管和第二十八晶体管，该第四电阻的第一端连接前述第二十晶体管的第二端，以及该第二十七晶体管的控制端，前述第四电阻的第二端依次串联连接前述第二十七晶体管和前述第二十八晶体管到前述第四输入端，且前述第四电阻与前述第二十七晶体管的连接节点连接前述第二十八晶体管的控制端；

第二十九晶体管和第三十晶体管，该第二十九晶体管的控制端连接前述第二十八晶体管的控制端，前述第三十晶体管的控制端连接前述第二十七晶体管的控制端；

第五电阻、第三十一晶体管和第三十二晶体管，该第五电阻的第一端连接前述第三十晶体管的第二端，以及该第三十一晶体管的控制端，且前述第三十一晶体管的控制端与前述第二十五晶体管的控制端连接，前述第五电阻的第二端依次串联连接前述第三十一晶体管和前述第三十二晶体管到前述第三输入端，且该第五电阻和前述第三十一晶体管的连接节点与前述第三十二晶体管的控制端连接，以及该第三十二晶体管的控制端与前述第二十六晶体管的控制端连接。

进一步地，前述的输入级还包括：

第十九晶体管和第二十晶体管，该第十九晶体管的第一端连接前述第十一晶体管的第二端，第二端用以输出前述第一电流，控制端与前述第二十晶体管的控制端共同连接到供电端，该第二十晶体管的第一端连接前述第十二晶体管的第二端，第二端用以输出前述第二电流。

进一步地，前述的输出级包括：

第三电阻、第二十一晶体管和第二十二晶体管，该第三电阻的第一端连接前述第十九晶体管的第二端，以及该第二十一晶体管的控制端，前述第三电阻的第二端依次串联连接前述第二十一晶体管和前述第二十二晶体管到前述第四输入端，且前述第三电阻与前述第二十一晶体管的连接节点连接前述第二十二晶体管的控制端；

第二十三晶体管和第二十四晶体管，该第二十三晶体管和前述第二十四晶体管串联连接在前述第四输入端与前述失调消除电路的输出端之间，该第二十三晶体管的控制端连接前述第二十二晶体管的控制端，该第二十四晶体管的控制端连接前述第二十一晶体管的控制端；

第六电阻、第二十五晶体管和第二十六晶体管，该第六电阻的第一端作为第六输入端连接前述第二十四晶体管，第二端作为第四输出端依次串联连接前述第二十五晶体管和前述第二十六晶体管到前述第三输入端。

进一步地，前述的输出级还包括：

第四电阻、第二十七晶体管和第二十八晶体管，该第四电阻的第一端连接前述第二十晶体管的第二端，以及该第二十七晶体管的控制端，前述第四电阻的第二端依次串联连接前述第二十七晶体管和前述第二十八晶体管到前述第四输入端，且该第四电阻与前述第二十七晶体管的连接节点连接前述第二十八晶体管的控制端；

第二十九晶体管和第三十晶体管，该第二十九晶体管的控制端连接前述第二十八晶体管的控制端，该第三十晶体管的控制端连接前述第二十七晶体管的控制端；

第五电阻、第三十一晶体管和第三十二晶体管，该第五电阻的第一端作为第五输入端连接前述第三十晶体管，第二端作为第三输出端依次串联连接前述第三十一晶体管和前述第三十二晶体管到前述第三输入端，且该第三十一晶体管的控制端与前述第二十五晶体管的控制端连接，该第三十二晶体管的控制端与前述第二十六晶体管的控制端连接。

进一步地，前述的时序控制信号还包括互为反向的第三时序信号和第四时序信号，前述输出级还包括：

第二斩波开关，该第二斩波开关的第五输入端连接前述第五电阻的第一端，第六输入端连接前述第六电阻的第一端，该第二斩波开关的第三输出端连接前述第五电阻的第二端，第四输出端连接前述第六电阻的第二端，且该第二斩波开关的第三控制端接入前述第三时序信号，第四控制端接入前述第四时序信号，以及通过输出节点提供前述输出电压。

进一步地，前述的第二斩波开关包括：

第五开关管和第六开关管，该第五开关管的第一端作为前述第五输入端，第二端与前述第六开关管的第二端连接，且二者的连接节点和前述第三十一晶体管的控制端连接，该第五开关管的控制端作为前述第三控制端，该第六开关管的第一端作为前述第六输入端，该第六开关管的控制端作为前述第四控制端；

第七开关管和第八开关管，该第七开关管的第一端作为前述第三输出端，第二端与前述第八开关管的第二端连接，且二者的连接节点和前述第三十二晶体管的控制端连接，该第七开关管的控制端连接前述第三控制端，该第八开关管的第一端作为前述第四输出端，前述第八开关管的控制端连接前述第四控制端；

第九开关管和第十开关管，该第九开关管的第一端连接前述第五输入端，第二端与前述第十开关管的第二端连接，且二者的连接节点作为前述输出节点，以提供前述输出电压，其控制端与前述第八开关管的控制端连接，该第十开关管的第一端连接前述第六输入端，控制端与前述第七开关管的控制端连接。

进一步地，前述的失调消除电路还包括：

电平转换单元，该电平转换单元分别与前述第三输入端和前述第四输入端，以及供电端连接，用于根据前述第二电压信号和电池电压生成前述第三时序信号和前述第四时序信号，以及根据前述供电电压和参考地电压生成前述第一时序信号和前述第二时序信号。

进一步地，前述的失调消除电路还包括：

电荷泵，该电荷泵的输入端作为前述第三输入端，连接前述充电管理芯片的电池输出端口，该电荷泵的输出端作为前述第四输入端，用以提供直流稳压后的前述第二电压信号。

进一步地，前述的第一时序信号和前述第二时序信号的占空比为50％。

进一步地，前述的第一时序信号和前述第二时序信号的占空比为50％，前述第三时序信号和前述第四时序信号的占空比为50％，且前述第一时序信号与前述第三时序信号的周期相同。

进一步地，前述的时序控制信号周期内提供的电压均值为失调消除后的前述输出电压。

另一方面本公开还提供了一种充电管理芯片，其包括：

功率晶体管；以及

如前所述的失调消除电路，该失调消除电路的输出端连接前述功率晶体管的控制端，用于在时序控制信号周期内提供失调消除后的输出电压，前述输出电压用于驱动导通前述功率晶体管连通的充电路径。

另一方面本公开还提供了一种充电器，其包括：

如前所述的充电管理芯片。

本公开提供了一种失调消除电路、充电管理芯片和充电器，在该失调消除电路中，其输入级可以响应于时序控制信号的频率控制，将运放失调等效到运放的差分输入端口，以及响应于该时序控制信号的电平转换，将偏置电流镜像输出成第一电流和第二电流；其输出级，其输出级可以跟随该时序控制信号的电平转换，根据前述的第一电流和前述的第二电流，生成将运放失调叠加消除后的输出电压，而该输出电压用于驱动导通充电管理芯片的充电路径。利用时序控制信号在周期内输出电压的均值将等效的运放失调电压叠加抵消，以此可以消除运放失调电压，从而提高了充电电流精度，降低功耗。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。

图1示出本公开实施例提供的用于充电管理芯片的失调消除电路的电路框图；

图2示出图1所示失调消除电路在第一种实施方式中的电路结构图；

图3示出图2所示失调消除电路中第一斩波开关的电路结构图；

图4示出图2所示失调消除电路中第二斩波开关的电路结构图；

图5示出图1所示失调消除电路在第二种实施方式中的电路结构图；

图6示出图5所示失调消除电路中第一斩波开关的电路结构图；

图7示出图5所示失调消除电路中第二斩波开关的电路结构图；

图8示出图5所示实施方式里失调消除电路中的电平转换单元的结构示意图；

图9示出图8所示电平转换单元输出各个时序信号的波形示意图；

图10a示出本公开实施例提供的充电管理芯片的电路示意框图；

图10b示出图10a中充电控制模块的部分结构示意图。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。

下面，参照附图对本公开进行详细说明。

图1示出本公开实施例提供的用于充电管理芯片的失调消除电路的电路框图，图2示出图1所示失调消除电路在第一种实施方式中的电路结构图，图3示出图2所示失调消除电路中第一斩波开关的电路结构图，图4示出图2所示失调消除电路中第二斩波开关的电路结构图。

参考图1，本公开实施例提供了一种用于充电管理芯片的失调消除电路100，其包括：

输入级110，该输入级110具有接入第一电压信号ichg的第一输入端A和接入第一参考电压信号Vref_ichg的第二输入端B，该输入级110响应于时序控制信号的频率控制，将运放失调等效到运放的差分输入端口，以及响应于前述时序控制信号(至少包括第一时序信号Clk和第二时序信号clkb)的电平转换，将偏置电流Ibn镜像输出成第一电流Ia和第二电流Ib；

输出级120，该输出级具有连接前述充电管理芯片电池输出端口BAT的第三输入端和接入第二电压信号VPUMP的第四输入端，该输出级120跟随前述时序控制信号的电平转换，根据前述的第一电流Ia和第二电流Ib，生成将前述的运放失调叠加消除后的输出电压BATDRV，

其中，该第一电压信号ichg表征前述的充电管理芯片实际的电池充电电流，该第一参考电压信号Vref_ichg表征前述的充电管理芯片预设的电池充电电流，该输出电压BATDRV则用于驱动导通该充电管理芯片的充电路径。

进一步的，参考图2和图3，在本实施例的第一种实施方式中，前述的时序控制信号包括互为反向的第一时序信号Clk和第二时序信号Clkb，该输入级110包括：

第一斩波开关111，该第一斩波开关111的第一输入端A接入第一电压信号ichg，第二输入端B接入第一参考电压信号Vref_ichg，且该第一斩波开关111的第一控制端接入第一时序信号Clk，第二控制端接入第二时序信号Clkb；

误差放大器112，该误差放大器112的差分输入端口分别连接该第一斩波开关111的第一输出端C和第二输出端D。

参考图3，在本实施方式中，该第一斩波开关111包括：

第一开关管MS2和第二开关管MS3，该第一开关管MS2的第一端作为第一输出端C，第二端作为第一输入端A，控制端与第二开关管MS3的控制端共同连接并作为前述的第一控制端，该第二开关管MS3的第一端作为第二输出端D，第二端第二输入端B；

第三开关管MS1和第四开关管MS4，该第三开关管MS1的第一端连接第二开关管MS3的第一端，第二端连接第一开关管MS2的第二端，控制端与该第四开关管MS4的控制端共同连接并作为前述的第二控制端，该第四开关管MS4的第一端连接第一开关管MS2的第一端，第二端连接第二开关管MS3的第二端。

进一步的，在本实施方式中，该误差放大器112包括：

第一晶体管MP1和第二晶体管MP2，该第一晶体管MP1的第一端与第二晶体管MP2的第一端共同连接，且二者的连接节点依次串联连接第三晶体管MP6和第四晶体管MP5到供电端，接入供电电压VDDA，该第一晶体管MP1的控制端作为该误差放大器112的第一差分输入端口，连接第二开关管MS3的第一端，该第二晶体管MP2的控制端作为该误差放大器112的第二差分输入端口，连接第一开关管MS2的第一端，

该第一晶体管MP1的第二端依次串联连接第五晶体管MN9和第六晶体管MN7到地，该第五晶体管MN9的第二端连接第六晶体管MN7的控制端，

该第二晶体管MP2的第二端依次串联连接第七晶体管MN10和第八晶体管MN8到地，该第七晶体管MN10的第二端连接第八晶体管MN8的控制端，且该第五晶体管MN9的控制端连接第七晶体管MN10的控制端。

进一步的，参考图2和图4，在本实施方式中，该输入级110还包括：

第一电阻R1、第九晶体管MN2和第十晶体管MN1，该第一电阻R1的第一端接入前述的偏置电流Ibn，第二端依次串联第九晶体管MN2和第十晶体管MN1到地，该第九晶体管MN2的控制端连接第一电阻R1的第一端，且与第七晶体管MN10的控制端连接，该第十晶体管MN1的控制端连接第一电阻R1和第九晶体管MN2的连接节点；

第十一晶体管MN4和第十二晶体管MN6，该第十一晶体管MN4的控制端和第十二晶体管MN6的控制端共同连接第一电阻R1的第一端；

第十三晶体管MN3和第十四晶体管MN5，该第十三晶体管MN3的第一端与第十四晶体管MN5的第一端共同连接到地，且该第十三晶体管MN3的控制端与第十二晶体管MN6的控制端连接，该第十四晶体管MN5的控制端与第六晶体管MN7的控制端连接；

第二斩波开关113，该第二斩波开关113的第五输入端E连接第十三晶体管MN3的第二端，第六输入端F连接第十四晶体管MN5的第二端，该第二斩波开关113的第三输出端G连接第十一晶体管MN4的第一端，第四输出端H连接第十二晶体管MN6的第一端，且该第二斩波开关113的第三控制端接入前述的第二时序信号Clkb，第四控制端接入前述的第一时序信号Clk。

进一步的，参考图4，在本实施方式中，该第二斩波开关113包括：

第五开关管MS6和第六开关管MS7，该第五开关管MS6的第一端作为第五输入端E，第二端作为第四输出端H，其控制端与第六开关管MS7的控制端共同连接并作为前述的第三控制端，该第六开关管MS7的第一端作为第六输入端F，第二端作为第三输出端G；

第七开关管MS5和第八开关管MS8，该第七开关管MS5的第一端连接第五开关管MS6的第一端，第二端连接第六开关管MS7的第二端，其控制端与第八开关管MS8的控制端共同连接并作为前述的第四控制端，该第八开关管MS8的第一端连接第六开关管MS3的第一端，第二端连接第五开关管MS6的第二端。

进一步的，参考图2，在本实施方式中，该输入级110还包括：

第十五晶体管MP4、第十六晶体管MP3和第二电阻R2，该第十五晶体管MP4的第一端连接第四晶体管MP5的第一端，其控制端连接第四晶体管MP5的控制端，第二端依次串联连接第十六晶体管MP3和第二电阻R2，且该第十六晶体管MP3和第二电阻R2的连接节点与第十五晶体管MP4的控制端连接，该第十六晶体管MP3的控制端与前述第三晶体管MP6的控制端连接；

第十七晶体管MN12和第十八晶体管MN11，该第十七晶体管MN12的第一端连接第二电阻R2，第二端串联连接第十八晶体管MN11到地，其控制端连接第七晶体管MN10的控制端，该第十八晶体管MN11的控制端连接第十晶体管MN1的控制端。

进一步的，在本实施方式中，该输入级110还包括：

第十九晶体管MC1和第二十晶体管MC2，该第十九晶体管MC1的第一端连接第十一晶体管MN4的第二端，第二端用以输出前述的第一电流Ia，其控制端与第二十晶体管MC2的控制端共同连接到供电端，该第二十晶体管MC2的第一端连接第十二晶体管MN6的第二端，第二端用以输出前述的第二电流Ib。

进一步的，参考图2，在本实施方式中，该输出级120包括：

第三电阻R3、第二十一晶体管MP11和第二十二晶体管MP7，该第三电阻R3的第一端连接第十九晶体管MC1的第二端，以及第二十一晶体管MP11的控制端，该第三电阻R3的第二端依次串联连接第二十一晶体管MP11和第二十二晶体管MP7到前述的第四输入端，且该第三电阻R3与第二十一晶体管MP11的连接节点连接第二十二晶体管MP7的控制端；

第二十三晶体管MP8和第二十四晶体管MP12，该第二十三晶体管MP8和第二十四晶体管MP12串联连接在前述的第四输入端与该失调消除电路100的输出端之间，该第二十三晶体管MP8的控制端连接第二十二晶体管MP7的控制端，该第二十四晶体管MP12的控制端连接第二十一晶体管MP11的控制端；

第二十五晶体管MN16和第二十六晶体管MN14，该第二十五晶体管MN16和第二十六晶体管MN14串联连接在第二十四晶体管MP12的第二端与前述的第三输入端之间，且该第二十四晶体管MP12和第二十五晶体管MN16的连接节点作为该失调消除电路100的输出端，用于提供输出电压BATDRV。

进一步的，在本实施方式中，该输出级120还包括：

第四电阻R4、第二十七晶体管MP13和第二十八晶体管MP9，该第四电阻R4的第一端连接第二十晶体管MC2的第二端，以及第二十七晶体管MP13的控制端，该第四电阻R4的第二端依次串联连接第二十七晶体管MP13和第二十八晶体管MP9到前述的第四输入端，且该第四电阻R4与第二十七晶体管MP13的连接节点连接第二十八晶体管MP9的控制端；

第二十九晶体管MP10和第三十晶体管MP14，该第二十九晶体管MP10的控制端连接第二十八晶体管MP9的控制端，该第三十晶体管MP14的控制端连接第二十七晶体管MP13的控制端；

第五电阻R5、第三十一晶体管MN15和第三十二晶体管MN13，该第五电阻R5的第一端连接第三十晶体管MP14的第二端，以及第三十一晶体管MN15的控制端，且第三十一晶体管MN15的控制端与第二十五晶体管MN16的控制端连接，该第五电阻R5的第二端依次串联连接第三十一晶体管MN15和第三十二晶体管MN13到前述的第三输入端，且该第五电阻R5和第三十一晶体管MN15的连接节点与第三十二晶体管MN13的控制端连接，以及该第三十二晶体管MN13的控制端与第二十六晶体管MN14的控制端连接。

进一步的，在本实施方式中，该失调消除电路100的输出级120还包括：

电荷泵121，该电荷泵121的输入端作为前述的第三输入端，连接充电管理芯片的电池输出端口，接入电池电压BAT，该电荷泵121的输出端作为前述的第四输入端，用以提供直流稳压后的第二电压信号VPUMP。

进一步的，在本实施方式中，前述的第一时序信号Clk和第二时序信号Clkb的占空比为50％，该时序控制信号周期内提供的电压均值为失调消除后的输出电压BATDRV。

进一步的，在本实施方式中，第一晶体管MP1、第二晶体管MP2、第三晶体管MP6、第四晶体管MP5、第五晶体管MN9、第六晶体管MN7、第七晶体管MN10、第八晶体管MN8、第九晶体管MN2、第十晶体管MN1、第十一晶体管MN4、第十二晶体管MN6、第十三晶体管MN3、第十四晶体管MN5、第十五晶体管MP4、第十六晶体管MP3、第十七晶体管MN12、第十八晶体管MN11、第十九晶体管MC1、第二十晶体管MC2、第二十一晶体管MP11、第二十二晶体管MP7、第二十三晶体管MP8、第二十四晶体管MP12、第二十五晶体管MN16、第二十六晶体管MN14、第二十七晶体管MP13、第二十八晶体管MP9、第二十九晶体管MP10、第三十晶体管MP14、第三十一晶体管MN15、第三十二晶体管MN13、第一开关管MS2、第二开关管MS3、第三开关管MS1、第四开关管MS4、第五开关管MS6、第六开关管MS7、第七开关管MS5和第八开关管MS8的其中任一为金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET，以下简称为MOS管)。

在本实施方式中，该第一晶体管MP1、第二晶体管MP2、第三晶体管MP6、第四晶体管MP5、第十五晶体管MP4、第十六晶体管MP3、第二十一晶体管MP11、第二十二晶体管MP7、第二十三晶体管MP8、第二十四晶体管MP12、第二十七晶体管MP13、第二十八晶体管MP9、第二十九晶体管MP10和第三十晶体管MP14均为P沟道型的MOS管；以及该第五晶体管MN9、第六晶体管MN7、第七晶体管MN10、第八晶体管MN8、第九晶体管MN2、第十晶体管MN1、第十一晶体管MN4、第十二晶体管MN6、第十三晶体管MN3、第十四晶体管MN5、第十七晶体管MN12、第十八晶体管MN11、第十九晶体管MC1、第二十晶体管MC2、第二十五晶体管MN16、第二十六晶体管MN14、、第三十一晶体管MN15、第三十二晶体管MN13、第一开关管MS2、第二开关管MS3、第三开关管MS1、第四开关管MS4、第五开关管MS6、第六开关管MS7、第七开关管MS5和第八开关管MS8均为N沟道型的MOS管。

结合图10a和图10b中失调消除电路100应用在充电管理芯片10(以BQ25895充电芯片为例)中的结构分布，我们可以理解，现有技术中，需要通过控制功率晶体管batfet(Q4)对电池进行充电。常用做法是通过控制SYS系统端的电压恒定，在此基础上通过误差放大比较实际充电电流ichg与充电基准vref_ichg的大小，以动态调节Q4的栅极电压，从而实现对充电电流的调节。但传统方法采用的误差放大器具有失调电压高的缺点，这使得充电电流的精度较低，影响了芯片性能。

以图2所示实施方式中的失调消除电路100为例，在输入级110中，第十晶体管MN1、第九晶体管MN2、第十三晶体管MN3、第十一晶体管MN4、第十八晶体管MN11和第十七晶体管MN12组成第一电流镜结构，第十六晶体管MP3、第十五晶体管MP4、第四晶体管MP5和第三晶体管MP6组成第二电流镜结构，第一晶体管MP1和第二晶体管MP2为误差放大器112的输入晶体管对，第六晶体管MN7、第八晶体管MN8、第五晶体管MN9和第七晶体管MN10为该误差放大器112的有源负载，与此同时，第六晶体管MN7、第十四晶体管MN5、第五晶体管MN9和第十二晶体管MN6也可以组成第三电流镜结构，第十九晶体管MC1和第二十晶体管MC2为高压钳位管，用于保护其源端以下的MOS管。

在输出级120中，第二十二晶体管MP7、第二十三晶体管MP8、第二十一晶体管MP11和第二十四晶体管MP12可以组成第四电流镜结构，从电路整体结构上考虑(忽略开关管的导通电阻)，则第二十八晶体管MP9、第一晶体管MP1、第三十二晶体管MN13和第三十晶体管MP14也可以组成第五电流镜结构，第三十二晶体管MN13、第三十一晶体管MN15、第二十五晶体管MN16和第二十六晶体管MN14也可以组成第六电流镜结构，第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5均为其对应的电流镜结构所需的电阻，ibn为偏置电流，VDDA为供电端接入的供电电压(如5V)，BAT为充电管理芯片10的电池输出端口提供的电池电压，其连接的电荷泵121输出第二电压信号VPUMP，则VPUMP＝BAT+5V；输出电压BATDRV连接功率晶体管(Q4)的栅极；第一时序信号Clk和第二时序信号Clkb是互为反相且占空比等于50％的时钟信号。而本公开实施例提供的失调消除电路100主要适用于功率晶体管(Q4)类型为N沟道型的MOS管，故当输出电压BATDRV升高时，第一电压信号ichg将升高。

如图2所示，运放失调(电压)主要来自于第一晶体管MP1和第二晶体管MP2之间的失配、第六晶体管MN7与第八晶体管MN8之间的失配、以及第十四晶体管MN5与第六晶体管MN7，第十三晶体管MN3之间的失配。

当第一时序信号Clk为高电平时，第二时序信号Clkb为低电平，故第一开关管MS2、第二开关管MS3、第七开关管MS5和第八开关管MS8闭合导通，第三开关管MS1、第四开关管MS4、第五开关管MS6和第六开关管MS7关断，第一电压信号ichg接入第二晶体管MP2的控制端，第一参考电压信号Vref_ichg接入第一晶体管MP1的控制端，第十三晶体管MN3与第十一晶体管MN4相连，第十四晶体管MN5与第十二晶体管MN6相连。此时第二晶体管MP2的控制端为负输入端(即该第二晶体管MP2的栅极电压升高时，输出电压BATDRV会降低，进而使第一电压信号ichg降低)，第一晶体管MP1的控制端为正输入端。

当第一时序信号Clk为低电平时，第二时序信号Clkb为高电平，故第一开关管MS2、第二开关管MS3、第七开关管MS5和第八开关管MS8关断，第三开关管MS1、第四开关管MS4、第五开关管MS6和第六开关管MS7闭合导通，第一电压信号ichg接入第一晶体管MP1的控制端，第一参考电压信号Vref_ichg接入第二晶体管MP2的控制端，第十三晶体管MN3与第六晶体管MN7相连，第十四晶体管MN5与第十一晶体管MN4相连。此时第一晶体管MP1的控制端为负输入端，第二晶体管MP2的控制端为正输入端。

工作时，当第一时序信号Clk由高电平切换为低电平时，该失调消除电路100的充电环路始终保持为负反馈结构。该第一斩波开关111的作用是把输入信号的频谱从直流搬移到斩波(时序控制信号)的频率，第二斩波开关123的作用是把输入信号的频率再从斩波频率恢复到直流，并且把运放失调从直流搬移到斩波频率。这样的结果就是输入信号经过两次斩波没有变化，然而失调的频率从直流搬移到了斩波频率，由此从第一晶体管MP1和第二晶体管MP2的控制端到第十一晶体管MN4和第十二晶体管MN6的第一端(源端)区间内的各MOS管产生的失配可以统一等效到第一晶体管MP1的控制端，假设该失配在第一晶体管MP1的栅端等效为一个正的失调电压vos，则当第一时序信号Clk为高电平时，由于此时第一晶体管MP1的控制端为正输入端，故输出电压BATDRV的电压为：BATDRV＝Videa-vos；当第一时序信号Clk为低电平时，由于此时第一晶体管MP1的控制端为负输入端，故输出电压BATDRV的电压为：BATDRV＝Videal+vos，由于第一时序信号Clk的占空比为50％，故输出电压BATDRV在时间上的均值等于Videal，其中Videal为没有任何失配时的输出电压BATDRV。

故该失调消除电路100可以消除运放失调(电压)，从而提高充电管理芯片10的充电电流精度。

图5示出图1所示失调消除电路在第二种实施方式中的电路结构图，图6示出图5所示失调消除电路中第一斩波开关111的电路结构图，图7示出图5所示失调消除电路中第二斩波开关113的电路结构图，图8示出图5所示实施方式里失调消除电路中的电平转换单元的结构示意图，图9示出图8所示电平转换单元输出各个时序信号的波形示意图。

在本实施方式中，其主体电路结构如图5所示，参考图5～图9，在该失调消除电路100的输入级110中，第一斩波开关111和误差放大器112的电路结构及其附属电路的结构与前述实施方式中相同，在此不做赘述，所不同的是：

第二斩波开关122并非位于输入级110中，而是在输出级120的输出端高侧设置，同时在输出级120的部分支路做出改动，但二者的运放失调消除的工作原理相似，采用本实施方式中的电路结构同样可实现上述的有益效果。

具体的，着重阐述该失调消除电路100在输出级120中的结构变化：

参考图5，该输出级120包括：

第三电阻R3、第二十一晶体管MP11和第二十二晶体管MP7，该第三电阻R3的第一端连接第十九晶体管MC1的第二端，以及第二十一晶体管MP11的控制端，该第三电阻R3的第二端依次串联连接第二十一晶体管MP11和第二十二晶体管MP7到前述的第四输入端，且该第三电阻R3与第二十一晶体管MP11的连接节点连接第二十二晶体管MP7的控制端；

第二十三晶体管MP8和第二十四晶体管MP12，该第二十三晶体管MP8和第二十四晶体管MP12串联连接在前述的第四输入端与该失调消除电路100的输出端之间，该第二十三晶体管MP8的控制端连接第二十二晶体管MP7的控制端，该第二十四晶体管MP12的控制端连接第二十一晶体管MP11的控制端；

第六电阻R6、第二十五晶体管MN16和第二十六晶体管MN14，该第六电阻R6的第一端作为第六输入端H连接MP12，第二端作为第四输出端F依次串联连接第二十五晶体管MN16和第二十六晶体管MN14到前述的第三输入端。

进一步的，在本实施方式中，该输出级120还包括：

第四电阻R4、第二十七晶体管MP13和第二十八晶体管MP9，该第四电阻R4的第一端连接第二十晶体管MC2的第二端，以及第二十七晶体管MP13的控制端，该第四电阻R4的第二端依次串联连接第二十七晶体管MP13和第二十八晶体管MP9到前述的第四输入端，且该第四电阻R4与第二十七晶体管MP13的连接节点连接第二十八晶体管MP9的控制端；

第二十九晶体管MP10和第三十晶体管MP14，该第二十九晶体管MP10的控制端连接第二十八晶体管MP9的控制端，该第三十晶体管MP14的控制端连接第二十七晶体管MP13的控制端；

第五电阻R5、第三十一晶体管MN15和第三十二晶体管MN13，该第五电阻的第一端作为第五输入端G连接第三十晶体管MP14，第二端作为第三输出端E依次串联连接第三十一晶体管MN15和第三十二晶体管MN13到前述的第三输入端，且该第三十一晶体管MN15的控制端与第二十五晶体管MN16的控制端连接，该第三十二晶体管MN13的控制端与第二十六晶体管MN14的控制端连接。

进一步的，在本实施方式中，前述的时序控制信号还包括互为反向的第三时序信号hClk和第四时序信号hClkb，该输出级120还包括：

第二斩波开关122，该第二斩波开关122的第五输入端G连接第五电阻R5的第一端，第六输入端H连接第六电阻日的第一端，该第二斩波开关122的第三输出端E连接第五电阻R5的第二端，第四输出端F连接第六电阻R6的第二端，且该第二斩波开关122的第三控制端接入前述第三时序信号hClk，第四控制端接入第四时序信号hClkb，以及通过输出节点提供前述的输出电压BATDRV。

进一步的，参考图7，在本实施方式中，该第二斩波开关122包括：

第五开关管MS6和第六开关管MS9，该第五开关管MS6的第一端作为第五输入端G，第二端与第六开关管MS9的第二端连接，且二者的连接节点I和第三十一晶体管MN15的控制端连接，该第五开关管MS6的控制端作为前述的第三控制端，该第六开关管MS9的第一端作为第六输入端H，该第六开关管MS9的控制端作为前述的第四控制端；

第七开关管MS5和第八开关管MS8，该第七开关管MS5的第一端作为第三输出端E，第二端与第八开关管MS8的第二端连接，且二者的连接节点J和第三十二晶体管MN13的控制端连接，该第七开关管MS5的控制端连接前述的第三控制端，该第八开关管MS8的第一端作为第四输出端F，该第八开关管MS8的控制端连接前述的第四控制端；

第九开关管MS10和第十开关管MS7，该第九开关管的第一端连接第五输入端G，第二端与第十开关管MS7的第二端连接，且二者的连接节点作为前述的输出节点，以提供输出电压BATDRV，其控制端与第八开关管MS8的控制端连接，该第十开关管MS7的第一端连接第六输入端H，控制端与第七开关管MS5的控制端连接。

进一步的，参考图8，在本实施方式中，该失调消除电路100还包括：

电平转换单元130，该电平转换单元130分别与前述的第三输入端和第四输入端，以及供电端连接，已分别对应接入第二电压信号VPUMP、电池电压BAT和供电电压VDDA，该电平转换单元130用于根据第二电压信号VPUMP和电池电压BAT生成前述的第三时序信号hClk和第四时序信号hClkb，以及根据供电电压VDDA和参考地电压GND生成前述的第一时序信号Clk和第二时序信号Clkb。具体的，是将第二时序信号clkb及第一时序信号clk从电源范围为VDDA至GND的信号移位为电源范围为VPUMP至BAT的第三时序信号hclk及第四时序信号hclkb。

进一步的，参考图5，在本实施方式中，该失调消除电路100中的输出级120还包括：

电荷泵121，该电荷泵121的输入端作为前述的第三输入端，连接前述充电管理芯片10的电池输出端口，接入电池电压BAT，该电荷泵121的输出端作为前述的第四输入端，用以提供直流稳压后的第二电压信号VPUMP。

进一步的，参考图9，在本实施方式中，该第一时序信号Clk和第二时序信号Clkb的占空比为50％，该第三时序信号hClk和第四时序信号hClkb的占空比为50％，且该第一时序信号Clk与该第三时序信号hClk的周期相同，该时序控制信号周期内提供的电压均值为失调消除后的输出电压BATDRV。

进一步的，在本实施方式中，第一晶体管MP1、第二晶体管MP2、第三晶体管MP6、第四晶体管MP5、第五晶体管MN9、第六晶体管MN7、第七晶体管MN10、第八晶体管MN8、第九晶体管MN2、第十晶体管MN1、第十一晶体管MN4、第十二晶体管MN6、第十三晶体管MN3、第十四晶体管MN5、第十五晶体管MP4、第十六晶体管MP3、第十七晶体管MN12、第十八晶体管MN11、第十九晶体管MC1、第二十晶体管MC2、第二十一晶体管MP11、第二十二晶体管MP7、第二十三晶体管MP8、第二十四晶体管MP12、第二十五晶体管MN16、第二十六晶体管MN14、第二十七晶体管MP13、第二十八晶体管MP9、第二十九晶体管MP10、第三十晶体管MP14、第三十一晶体管MN15、第三十二晶体管MN13、第一开关管MS2、第二开关管MS3、第三开关管MS1、第四开关管MS4、第五开关管MS6、第六开关管MS9、第七开关管MS5、第八开关管MS8、第九开关管MS10和第十开关管MS7的其中任一为金属氧化物半导体场效应晶体管(Metal OxideSemiconductor Field Effect Transistor，MOSFET，以下简称为MOS管)。

在本实施方式中，该第一晶体管MP1、第二晶体管MP2、第三晶体管MP6、第四晶体管MP5、第十五晶体管MP4、第十六晶体管MP3、第二十一晶体管MP11、第二十二晶体管MP7、第二十三晶体管MP8、第二十四晶体管MP12、第二十七晶体管MP13、第二十八晶体管MP9、第二十九晶体管MP10均第三十晶体管MP14均为P沟道型的MOS管；以及该第五晶体管MN9、第六晶体管MN7、第七晶体管MN10、第八晶体管MN8、第九晶体管MN2、第十晶体管MN1、第十一晶体管MN4、第十二晶体管MN6、第十三晶体管MN3、第十四晶体管MN5、第十七晶体管MN12、第十八晶体管MN11、第十九晶体管MC1、第二十晶体管MC2、第二十五晶体管MN16、第二十六晶体管MN14、第三十一晶体管MN15、第三十二晶体管MN13、第一开关管MS2、第二开关管MS3、第三开关管MS1、第四开关管MS4、第五开关管MS6、第六开关管MS9、第七开关管MS5、第八开关管MS8、第九开关管MS10和第十开关管MS7均为N沟道型的MOS管。

如图5所示，在输入级110中，第十晶体管MN1、第九晶体管MN2、第十三晶体管MN3、第十一晶体管MN4、第十八晶体管MN11和第十七晶体管MN12组成第一电流镜结构，第十六晶体管MP3、第十五晶体管MP4、第四晶体管MP5和第三晶体管MP6组成第二电流镜结构，第一晶体管MP1和第二晶体管MP2为误差放大器112的输入晶体管对，第六晶体管MN7、第八晶体管MN8、第五晶体管MN9和第七晶体管MN10为该误差放大器112的有源负载，与此同时，第六晶体管MN7、第十四晶体管MN5、第五晶体管MN9和第十二晶体管MN6也可以组成第三电流镜结构，第十九晶体管MC1和第二十晶体管MC2为高压钳位管，用于保护其源端以下的MOS管。

在输出级120中，第二十二晶体管MP7、第二十三晶体管MP8、第二十一晶体管MP11和第二十四晶体管MP12可以组成第四电流镜结构，从电路整体结构上考虑(忽略开关管的导通电阻)，则第二十八晶体管MP9、第一晶体管MP1、第三十二晶体管MN13和第三十晶体管MP14也可以组成第五电流镜结构，第三十二晶体管MN13、第三十一晶体管MN15、第二十五晶体管MN16和第二十六晶体管MN14也可以组成第六电流镜结构，第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4。第五电阻R5和第六电阻R6均为其对应的电流镜结构所需的电阻，ibn为偏置电流，VDDA为供电端接入的供电电压(如5V)，BAT为充电管理芯片10的电池输出端口提供的电池电压，其连接的电荷泵121输出第二电压信号VPUMP，则VPUMP＝BAT+5V；输出电压BATDRV连接功率晶体管(Q4)的栅极；第一时序信号Clk和第二时序信号Clkb是互为反相且占空比等于50％的时钟信号，第三时序信号hClk和第四时序信号hClkb是互为反相且占空比等于50％的时钟信号，其中，第一时序信号Clk和第三时序信号hClk同相。本公开实施例提供的失调消除电路100主要适用于功率晶体管(Q4)类型为N沟道型的MOS管，故当输出电压BATDRV升高时，第一电压信号ichg将升高。

如图5所示，运放失调(电压)主要来自于第一晶体管MP1和第二晶体管MP2之间的失配、第六晶体管MN7与第八晶体管MN8之间的失配、以及第十四晶体管MN5与第六晶体管MN7，第十三晶体管MN3之间的失配、第二十二晶体管MP7与第二十一晶体管MP11、第二十三晶体管MP8和第二十四晶体管MP12之间的失配、第二十八晶体管MP9与第三十二晶体管MN13、第二十九晶体管MP10和第三十晶体管MP14之间的失配、以及第三十二晶体管MN13与第三十一晶体管MN15、第二十六晶体管MN14和第二十五晶体管MN16之间的失配。

当第一时序信号Clk为高电平时，第二时序信号Clkb为低电平，故第一开关管MS2、第二开关管MS3、第七开关管MS5、第五开关管MS6和第十开关管MS7闭合导通，第三开关管MS1、第四开关管MS4、第八开关管MS8、第六开关管MS9和第九开关管MS10关断，第一电压信号ichg接入第二晶体管MP2的控制端，第一参考电压信号Vref_ichg接入第一晶体管MP1的控制端，第十三晶体管MN3与第三十一晶体管MN15相连作为电流镜的镜像源头，输出电压BATDRV从第二十四晶体管MP12的第二端(漏端)节点输出。此时第二晶体管MP2的控制端为负输入端(即该第二晶体管MP2的栅极电压升高时，输出电压BATDRV会降低，进而使第一电压信号ichg降低)，第一晶体管MP1的控制端为正输入端。

当第一时序信号Clk为低电平时，第二时序信号Clkb为高电平，故第一开关管MS2、第二开关管MS3、第七开关管MS5、第五开关管MS6和第十开关管MS7关断，第三开关管MS1、第四开关管MS4、第八开关管MS8、第六开关管MS9和第九开关管MS10闭合导通，第一电压信号ichg接入第一晶体管MP1的控制端，第一参考电压信号Vref_ichg接入第二晶体管MP2的控制端，第二十五晶体管MN16和第二十六晶体管MN14相连作为电流镜的镜像源头，输出电压BATDRV从第三十晶体管MP14的第二端(漏端)节点输出。此时第一晶体管MP1的控制端为负输入端，第二晶体管MP2的控制端为正输入端。

工作时，当第一时序信号Clk由高电平切换为低电平时，该失调消除电路100的充电环路始终保持为负反馈结构。该第一斩波开关111的作用是把输入信号的频谱从直流搬移到斩波(时序控制信号)的频率，第二斩波开关123的作用是把输入信号的频率再从斩波频率恢复到直流，并且把运放失调从直流搬移到斩波频率。这样的结果就是输入信号经过两次斩波没有变化，然而失调的频率从直流搬移到了斩波频率，由此从第一晶体管MP1的控制端到输出节点之间的各MOS管产生的失配可以统一等效到第一晶体管MP1的控制端，假设该失配在第一晶体管MP1的栅端等效为一个正的失调电压vos，则当第一时序信号Clk为高电平时，由于此时第一晶体管MP1的控制端为正输入端，故输出电压BATDRV的电压为：BATDRV＝Videa-vos；当第一时序信号Clk为低电平时，由于此时第一晶体管MP1的控制端为负输入端，故输出电压BATDRV的电压为：BATDRV＝Videal+vos，由于第一时序信号Clk的占空比为50％，故输出电压BATDRV在时间上的均值等于Videal，其中Videal为没有任何失配时的输出电压BATDRV。

故该失调消除电路100可以消除运放失调(电压)，从而提高充电管理芯片10的充电电流精度。

综上所述，本公开实施例提供的失调消除电路100，其输入级110可以响应于时序控制信号的频率控制，将运放失调等效到运放(误差放大器112)的差分输入端口，以及响应于该时序控制信号的电平转换，将偏置电流Ibn镜像输出成第一电流Ia和第二电流Ib；其输出级120可以控制第一电流Ia和第二电流Ib跟随该时序控制信号的电平转换，利用该时序控制信号在周期内输出电压的均值将等效的运放失调电压叠加抵消后生成输出电压BATDRV，而该输出电压BATDRV用于驱动导通充电管理芯片10的充电路径，以此可以消除运放失调电压，从而提高了充电电流精度，降低功耗。

图10a示出本公开实施例提供的充电管理芯片的电路示意框图，图10b示出图10a中充电控制模块的部分结构示意图。

参考图10a和图10b，本公开实施例还提供了一种充电管理芯片10，在本实施例中，该充电管理芯片10以BQ25895充电芯片为例，其简化的电路工作原理如图10a所示，在其芯片内部连接系统端SYS、电池端BAT和使能复位端QON的充电控制模块200的电路结构示意如图10b所示，其可以包括：

功率晶体管Q4(BATFET)；以及

如前述实施例中所述的失调消除电路100，该失调消除电路100的输出端连接该功率晶体管Q4的控制端，用于在时序控制信号周期内提供失调消除后的输出电压BATDRV，该输出电压BATDRV用于驱动导通该功率晶体管Q4连通的充电路径。

另一方面本公开实施例还提供了一种充电器(未示出)，其可以包括：如上述实施例中所述的充电管理芯片10。

应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (23)

1.一种用于充电管理芯片的失调消除电路，其特征在于，包括：

输入级，所述输入级具有接入第一电压信号的第一输入端和接入第一参考电压信号的第二输入端，所述输入级响应于时序控制信号的频率控制，将运放失调等效到运放的差分输入端口，以及响应于所述时序控制信号的电平转换，将偏置电流镜像输出成第一电流和第二电流；

输出级，所述输出级具有连接所述充电管理芯片电池输出端口的第三输入端和接入第二电压信号的第四输入端，所述输出级跟随所述时序控制信号的电平转换，根据所述第一电流和所述第二电流，生成将所述运放失调叠加消除后的输出电压，

其中，所述第一电压信号表征所述充电管理芯片实际的电池充电电流，所述第一参考电压信号表征所述充电管理芯片预设的电池充电电流，所述输出电压用于驱动导通所述充电管理芯片的充电路径。

2.根据权利要求1所述的失调消除电路，其特征在于，所述时序控制信号包括互为反向的第一时序信号和第二时序信号，所述输入级包括：

第一斩波开关，所述第一斩波开关的第一输入端接入所述第一电压信号，第二输入端接入所述第一参考电压信号，且所述第一斩波开关的第一控制端接入所述第一时序信号，第二控制端接入所述第二时序信号；

误差放大器，所述误差放大器的差分输入端口分别连接所述第一斩波开关的第一输出端和第二输出端。

3.根据权利要求2所述的失调消除电路，其特征在于，所述第一斩波开关包括：

第一开关管和第二开关管，所述第一开关管的第一端作为所述第一输出端，第二端作为所述第一输入端，控制端与所述第二开关管的控制端共同连接并作为所述第一控制端，所述第二开关管的第一端作为所述第二输出端，第二端所述第二输入端；

第三开关管和第四开关管，所述第三开关管的第一端连接所述第二开关管的第一端，第二端连接所述第一开关管的第二端，控制端与所述第四开关管的控制端共同连接并作为所述第二控制端，所述第四开关管的第一端连接所述第一开关管的第一端，第二端连接所述第二开关管的第二端。

4.根据权利要求3所述的失调消除电路，其特征在于，所述误差放大器包括：

第一晶体管和第二晶体管，所述第一晶体管的第一端与所述第二晶体管的第一端共同连接，且二者的连接节点依次串联连接第三晶体管和第四晶体管到供电端，接入供电电压，所述第一晶体管的控制端作为所述误差放大器的第一差分输入端口，连接所述第二开关管的第一端，所述第二晶体管的控制端作为所述误差放大器的第二差分输入端口，连接所述第一开关管的第一端，

所述第一晶体管的第二端依次串联连接第五晶体管和第六晶体管到地，所述第五晶体管的第二端连接所述第六晶体管的控制端，

所述第二晶体管的第二端依次串联连接第七晶体管和第八晶体管到地，所述第七晶体管的第二端连接所述第八晶体管的控制端，且所述第五晶体管的控制端连接所述第七晶体管的控制端。

5.根据权利要求4所述的失调消除电路，其特征在于，所述输入级还包括：

第一电阻、第九晶体管和第十晶体管，所述第一电阻的第一端接入所述偏置电流，第二端依次串联所述第九晶体管和所述第十晶体管到地，所述第九晶体管的控制端连接所述第一电阻的第一端，且与所述第七晶体管的控制端连接，所述第十晶体管的控制端连接所述第一电阻和所述第九晶体管的连接节点；

第十一晶体管和第十二晶体管，所述第十一晶体管的控制端和所述第十二晶体管的控制端共同连接所述第一电阻的第一端；

第十三晶体管和第十四晶体管，所述第十三晶体管的第一端与所述第十四晶体管的第一端共同连接到地，所述第十三晶体管的控制端与所述第十二晶体管的控制端连接，所述第十四晶体管的控制端与所述第六晶体管的控制端连接。

6.根据权利要求5所述的失调消除电路，其特征在于，所述输入级还包括：

第二斩波开关，所述第二斩波开关的第五输入端连接所述第十三晶体管的第二端，第六输入端连接所述第十四晶体管的第二端，所述第二斩波开关的第三输出端连接所述第十一晶体管的第一端，第四输出端连接所述第十二晶体管的第一端，且所述第二斩波开关的第三控制端接入所述第二时序信号，第四控制端接入所述第一时序信号。

7.根据权利要求6所述的失调消除电路，其特征在于，所述第二斩波开关包括：

第五开关管和第六开关管，所述第五开关管的第一端作为所述第五输入端，第二端作为所述第四输出端，控制端与所述第六开关管的控制端共同连接并作为所述第三控制端，所述第六开关管的第一端作为所述第六输入端，第二端作为所述第三输出端；

第七开关管和第八开关管，所述第七开关管的第一端连接所述第五开关管的第一端，第二端连接所述第六开关管的第二端，控制端与所述第八开关管的控制端共同连接并作为所述第四控制端，所述第八开关管的第一端连接所述第六开关管的第一端，第二端连接所述第五开关管的第二端。

8.根据权利要求5或7所述的失调消除电路，其特征在于，所述输入级还包括：

第十五晶体管、第十六晶体管和第二电阻，所述第十五晶体管的第一端连接所述第四晶体管的第一端，控制端连接所述第四晶体管的控制端，第二端依次串联连接所述第十六晶体管和所述第二电阻，且所述第十六晶体管和所述第二电阻的连接节点与所述第十五晶体管的控制端连接，所述第十六晶体管的控制端与所述第三晶体管的控制端连接；

第十七晶体管和第十八晶体管，所述第十七晶体管的第一端连接所述第二电阻，第二端串联连接所述第十八晶体管到地，控制端连接所述第七晶体管的控制端，所述第十八晶体管的控制端连接所述第十晶体管的控制端。

9.根据权利要求7所述的失调消除电路，其特征在于，所述输入级还包括：

第十九晶体管和第二十晶体管，所述第十九晶体管的第一端连接所述第十一晶体管的第二端，第二端用以输出所述第一电流，控制端与所述第二十晶体管的控制端共同连接到供电端，所述第二十晶体管的第一端连接所述第十二晶体管的第二端，第二端用以输出所述第二电流。

10.根据权利要求9所述的失调消除电路，其特征在于，所述输出级包括：

第三电阻、第二十一晶体管和第二十二晶体管，所述第三电阻的第一端连接所述第十九晶体管的第二端，以及所述第二十一晶体管的控制端，所述第三电阻的第二端依次串联连接所述第二十一晶体管和所述第二十二晶体管到所述第四输入端，且所述第三电阻与所述第二十一晶体管的连接节点连接所述第二十二晶体管的控制端；

第二十三晶体管和第二十四晶体管，所述第二十三晶体管和所述第二十四晶体管串联连接在所述第四输入端与所述失调消除电路的输出端之间，所述第二十三晶体管的控制端连接所述第二十二晶体管的控制端，所述第二十四晶体管的控制端连接所述第二十一晶体管的控制端；

第二十五晶体管和第二十六晶体管，所述第二十五晶体管和所述第二十六晶体管串联连接在所述第二十四晶体管的第二端与所述第三输入端之间，且所述第二十四晶体管和所述第二十五晶体管的连接节点作为所述失调消除电路的输出端，用于提供所述输出电压。

11.根据权利要求10所述的失调消除电路，其特征在于，所述输出级还包括：

第四电阻、第二十七晶体管和第二十八晶体管，所述第四电阻的第一端连接所述第二十晶体管的第二端，以及所述第二十七晶体管的控制端，所述第四电阻的第二端依次串联连接所述第二十七晶体管和所述第二十八晶体管到所述第四输入端，且所述第四电阻与所述第二十七晶体管的连接节点连接所述第二十八晶体管的控制端；

第二十九晶体管和第三十晶体管，所述第二十九晶体管的控制端连接所述第二十八晶体管的控制端，所述第三十晶体管的控制端连接所述第二十七晶体管的控制端；

第五电阻、第三十一晶体管和第三十二晶体管，所述第五电阻的第一端连接所述第三十晶体管的第二端，以及所述第三十一晶体管的控制端，且所述第三十一晶体管的控制端与所述第二十五晶体管的控制端连接，所述第五电阻的第二端依次串联连接所述第三十一晶体管和所述第三十二晶体管到所述第三输入端，且所述第五电阻和所述第三十一晶体管的连接节点与所述第三十二晶体管的控制端连接，以及所述第三十二晶体管的控制端与所述第二十六晶体管的控制端连接。

12.根据权利要求5所述的失调消除电路，其特征在于，所述输入级还包括：

第十九晶体管和第二十晶体管，所述第十九晶体管的第一端连接所述第十一晶体管的第二端，第二端用以输出所述第一电流，控制端与所述第二十晶体管的控制端共同连接到供电端，所述第二十晶体管的第一端连接所述第十二晶体管的第二端，第二端用以输出所述第二电流。

13.根据权利要求12所述的失调消除电路，其特征在于，所述输出级包括：

第三电阻、第二十一晶体管和第二十二晶体管，所述第三电阻的第一端连接所述第十九晶体管的第二端，以及所述第二十一晶体管的控制端，所述第三电阻的第二端依次串联连接所述第二十一晶体管和所述第二十二晶体管到所述第四输入端，且所述第三电阻与所述第二十一晶体管的连接节点连接所述第二十二晶体管的控制端；

第二十三晶体管和第二十四晶体管，所述第二十三晶体管和所述第二十四晶体管串联连接在所述第四输入端与所述失调消除电路的输出端之间，所述第二十三晶体管的控制端连接所述第二十二晶体管的控制端，所述第二十四晶体管的控制端连接所述第二十一晶体管的控制端；

第六电阻、第二十五晶体管和第二十六晶体管，所述第六电阻的第一端作为第六输入端连接所述第二十四晶体管，第二端作为第四输出端依次串联连接所述第二十五晶体管和所述第二十六晶体管到所述第三输入端。

14.根据权利要求13所述的失调消除电路，其特征在于，所述输出级还包括：

第四电阻、第二十七晶体管和第二十八晶体管，所述第四电阻的第一端连接所述第二十晶体管的第二端，以及所述第二十七晶体管的控制端，所述第四电阻的第二端依次串联连接所述第二十七晶体管和所述第二十八晶体管到所述第四输入端，且所述第四电阻与所述第二十七晶体管的连接节点连接所述第二十八晶体管的控制端；

第二十九晶体管和第三十晶体管，所述第二十九晶体管的控制端连接所述第二十八晶体管的控制端，所述第三十晶体管的控制端连接所述第二十七晶体管的控制端；

第五电阻、第三十一晶体管和第三十二晶体管，所述第五电阻的第一端作为第五输入端连接所述第三十晶体管，第二端作为第三输出端依次串联连接所述第三十一晶体管和所述第三十二晶体管到所述第三输入端，且所述第三十一晶体管的控制端与所述第二十五晶体管的控制端连接，所述第三十二晶体管的控制端与所述第二十六晶体管的控制端连接。

15.根据权利要求14所述的失调消除电路，其特征在于，所述时序控制信号还包括互为反向的第三时序信号和第四时序信号，所述输出级还包括：

第二斩波开关，所述第二斩波开关的第五输入端连接所述第五电阻的第一端，第六输入端连接所述第六电阻的第一端，所述第二斩波开关的第三输出端连接所述第五电阻的第二端，第四输出端连接所述第六电阻的第二端，且所述第二斩波开关的第三控制端接入所述第三时序信号，第四控制端接入所述第四时序信号，以及通过输出节点提供所述输出电压。

16.根据权利要求15所述的失调消除电路，其特征在于，所述第二斩波开关包括：

第五开关管和第六开关管，所述第五开关管的第一端作为所述第五输入端，第二端与所述第六开关管的第二端连接，且二者的连接节点和所述第三十一晶体管的控制端连接，所述第五开关管的控制端作为所述第三控制端，所述第六开关管的第一端作为所述第六输入端，所述第六开关管的控制端作为所述第四控制端；

第七开关管和第八开关管，所述第七开关管的第一端作为所述第三输出端，第二端与所述第八开关管的第二端连接，且二者的连接节点和所述第三十二晶体管的控制端连接，所述第七开关管的控制端连接所述第三控制端，所述第八开关管的第一端作为所述第四输出端，所述第八开关管的控制端连接所述第四控制端；

第九开关管和第十开关管，所述第九开关管的第一端连接所述第五输入端，第二端与所述第十开关管的第二端连接，且二者的连接节点作为所述输出节点，以提供所述输出电压，其控制端与所述第八开关管的控制端连接，所述第十开关管的第一端连接所述第六输入端，控制端与所述第七开关管的控制端连接。

17.根据权利要求16所述的失调消除电路，其特征在于，所述失调消除电路还包括：

电平转换单元，所述电平转换单元分别与所述第三输入端和所述第四输入端，以及供电端连接，用于根据所述第二电压信号和电池电压生成所述第三时序信号和所述第四时序信号，以及根据所述供电电压和参考地电压生成所述第一时序信号和所述第二时序信号。

18.根据权利要求12或17所述的失调消除电路，其特征在于，所述失调消除电路还包括：

电荷泵，所述电荷泵的输入端作为所述第三输入端，连接所述充电管理芯片的电池输出端口，所述电荷泵的输出端作为所述第四输入端，用以提供直流稳压后的所述第二电压信号。

19.根据权利要求12所述的失调消除电路，其特征在于，所述第一时序信号和所述第二时序信号的占空比为50％。

20.根据权利要求17所述的失调消除电路，其特征在于，所述第一时序信号和所述第二时序信号的占空比为50％，所述第三时序信号和所述第四时序信号的占空比为50％，且所述第一时序信号与所述第三时序信号的周期相同。

21.根据权利要求19或20所述的失调消除电路，其特征在于，所述时序控制信号周期内提供的电压均值为失调消除后的所述输出电压。

22.一种充电管理芯片，其特征在于，包括：

功率晶体管；以及

如权利要求1～21中任一项所述的失调消除电路，所述失调消除电路的输出端连接所述功率晶体管的控制端，用于在时序控制信号周期内提供失调消除后的输出电压，所述输出电压用于驱动导通所述功率晶体管连通的充电路径。

23.一种充电器，其特征在于，包括：

如权利要求22所述的充电管理芯片。

Images