CN116130570A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116130570A
CN116130570A CN202310409322.0A CN202310409322A CN116130570A CN 116130570 A CN116130570 A CN 116130570A CN 202310409322 A CN202310409322 A CN 202310409322A CN 116130570 A CN116130570 A CN 116130570A
Authority
CN
China
Prior art keywords
layer
silicon substrate
thermal stress
sub
stress compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310409322.0A
Other languages
English (en)
Inventor
郑文杰
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310409322.0A priority Critical patent/CN116130570A/zh
Publication of CN116130570A publication Critical patent/CN116130570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管，涉及半导体光电器件领域。发光二极管外延片包括硅衬底，设于硅衬底背面的热应力补偿层，依次设于硅衬底正面的非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；其中，所述热应力补偿层为TiScSi层。实施本发明，可有效提升外延片的成品率和发光效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
相比于蓝宝石和SiC衬底，硅衬底具有诸多优势，如结晶质量高、尺寸大、价格便宜等。但由于Si和半导体材料之间存在较大的晶格失配、热失配等问题，导致外延薄膜出现翘曲、表面形貌不均匀等缺陷，从而影响了发光二极管的成品率、发光效率。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可有效提升发光二极管的成品率、发光效率。
本发明还要解决的技术问题在于，提供一种发光二极管，其发光效率高。
为了解决上述问题，本发明公开了一种发光二极管外延片，其包括硅衬底，设于硅衬底背面的热应力补偿层，依次设于硅衬底正面的非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
其中，所述热应力补偿层为TiScSi层。
作为上述技术方案的改进，所述热应力补偿层包括靠近所述硅衬底设置的第一热应力补偿层和远离所述硅衬底设置的第二热应力补偿层，所述第一热应力补偿层为TiaScbSi层，所述第二热应力补偿层为TiαScβSi层；
其中，a为0.003-0.1，b为0.02-0.1，α为0.005-0.2，β为0.04-0.1，且a＜α，b＜β。
作为上述技术方案的改进，所述第一热应力补偿层的厚度为15-100nm，第二热应力补偿层的厚度为10-100nm。
作为上述技术方案的改进，所述硅衬底与所述非掺杂AlGaN层之间设有插入层，所述插入层包括依次层叠于所述硅衬底上的第一子层和第二子层；其中，第一子层为Sc层，第二子层包括依次层叠于所述第一子层上的AInGaN层和BGaN层，其中，A为硼或铝。
作为上述技术方案的改进，所述第一子层的厚度为1-6nm，所述第二子层的厚度为2-20nm；
所述AInGaN层的厚度为1-8nm，所述BGaN层的厚度为1-8nm。
作为上述技术方案的改进，所述第二子层为周期性结构，周期数为2-5；
单个AInGaN层的厚度为1-2nm，单个BGaN层的厚度为1-2nm。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：
提供硅衬底，在所述硅衬底背面生长热应力补偿层，在所述硅衬底的正面依次生长非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
其中，所述热应力补偿层为TiScSi层，其制备方法为：在20-100torr、700-850℃下向MOCVD反应室中通入Si源和Ti源，沉积5-30s后通入Sc源，在100-600℃下沉积2-30s。
作为上述技术方案的改进，所述热应力补偿层包括靠近所述硅衬底设置的第一热应力补偿层和远离所述硅衬底设置的第二热应力补偿层；
所述第一热应力补偿层的制备方法为：在20-100torr、800-850℃下向MOCVD反应室中通入Si源和Ti源，沉积10-30s后通入Sc源，在400-600℃下沉积5-30s；
所述第二热应力补偿层的制备方法为：在20-100torr、700-750℃下向MOCVD反应室中通入Si源和Ti源，沉积10-30s后通入Sc源，在200-400℃下沉积5-30s。
作为上述技术方案的改进，所述硅衬底与所述非掺杂AlGaN层之间设有插入层，所述插入层包括依次层叠于所述硅衬底上的第一子层和第二子层；其中，第一子层为Sc层，第二子层包括依次层叠于第一子层上的AInGaN层和BGaN层，其中，A为硼或铝；
所述第一子层通过PVD制成，其溅射功率为2-5kW，溅射温度为300-850℃，溅射压力为1-50torr；
所述第二子层通过MOCVD制成，其生长温度为600-1000℃，生长压力50-500torr。
相应的，本发明还公开了一种发光二极管，其包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
1. 本发明的发光二极管外延片，在硅衬底背面设置了热应力补偿层，该热应力补偿层为TiScSi层，由于TiScSi的热膨胀系数比Si大，会在硅衬底中引入一定的压缩应力，达到降低翘曲，提升成品率的目的。同时，降低翘曲也提升了外延层整体的质量，提升了基于该外延片的发光二极管的发光效率。
2. 本发明的发光二极管外延片中，在硅衬底与非掺杂AlGaN层之间设有插入层，插入层包括依次层叠于硅衬底上的第一子层（Sc层）和第二子层；第二子层包括层叠于第一子层上的AInGaN层（A为B或Al）和BGaN层。其中，第一子层（Sc层）的热导率要远远高于硅衬底，有利于发光二极管的散热，提高器件的性能，第二子层（AInGaN层和BGaN层）引入的Al、B原子体积较小，可以插入或填充位错造成的空白位置，降低进入多量子阱层的位错浓度，提升基于该外延片的发光二极管的发光效率。
3. 本发明的发光二极管外延片中，插入层的第二子层为周期性结构，该周期性结构可减少压应力所导致的位错和裂纹，提高外延层的生长质量，进一步提升发光二极管的发光效率。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中热应力补偿层的结构示意图；
图3是本发明另一实施例中发光二极管外延片的结构示意图；
图4是本发明一实施例中插入层的结构示意图；
图5是本发明另一实施例中插入层的结构示意图；
图6是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1，本发明公开了一种发光二极管外延片，包括硅衬底1，设于硅衬底1背面的热应力补偿层2，依次设于硅衬底1正面的非掺杂AlGaN层3、N型AlGaN层4、多量子阱层5、电子阻挡层6、P型AlGaN层7和P型接触层8。其中，热应力补偿层2为TiScSi层，由于TiScSi的热膨胀系数比硅衬底1大，会在硅衬底1中引入一定的压缩应力，降低硅衬底1的翘曲，提升外延结构的质量，进而也提升了外延片的成品率和发光效率。
具体的，热应力补偿层2的厚度为20-300nm，示例性的为25nm、50nm、75nm、100nm、130nm、175nm、220nm、255nm或280nm，但不限于此。
其中，参考图2，在本发明的一个实施例中，热应力补偿层2包括靠近硅衬底1设置的第一热应力补偿层21和远离硅衬底1设置的第二热应力补偿层22。其中，第一热应力补偿层21为TiaScbSi层，第二热应力补偿层22为TiαScβSi层；其中，a为0.003-0.1，b为0.02-0.1，α为0.005-0.2，β为0.04-0.1，且a＜α，b＜β。通过上述分层设置，以及Ti、Sc组分的成分控制，可形成梯次变化的压缩应力，从而可逐步补偿硅衬底1所带来的张应力，进一步提升外延片的成品率。
具体的，第一热应力补偿层21的厚度为15-100nm，示例性的为18nm、26nm、34nm、42nm、50nm、58nm、70nm、80nm或95nm，但不限于此。第二热应力补偿层22的厚度为10-100nm，示例性的为20nm、30nm、40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。
参考图3和图4，在本发明的一个实施例之中，硅衬底1与非掺杂AlGaN层3之间设有插入层9，插入层9包括依次层叠于硅衬底1上的第一子层91和第二子层92；其中，第一子层91为Sc层，第二子层92包括层叠于第一子层91上的AInGaN层921和BGaN层922，其中，A为B或Al。通过第一子层91（Sc层）的设置，可进一步提升硅衬底的散热，提升发光二极管外延片的成品率，提升发光二极管的发光效率。第二子层92中的AInGaN层921和BGaN层922引入了Al和/或B，其原子体积较小，可以插入或填充位错造成的空白位置，控制进入发光层的位错浓度，提升基于该外延片的发光二极管的发光效率。
其中，第一子层91的厚度为1-10nm，当其厚度＜1nm时，缓解热失配的作用较弱；当其厚度＞10nm时，外延片成本较高。示例性的，第一子层91的厚度为2nm、4nm、6nm或8nm，但不限于此。优选的，第一子层91的厚度为1-6nm。
其中，AInGaN层921的厚度为1-10nm，示例性的为2nm、4nm、6nm或8nm，但不限于此。优选的为1-8nm。其中，A为B或Al，优选的为Al。AlInGaN层和BGaN层922所组成叠层结构对晶格失配的阻挡作用更强。
其中，BGaN层922的厚度为1-10nm，示例性的为2nm、4nm、6nm或8nm，但不限于此。优选的为1-8nm。
优选的，参考图5，在本发明的一个实施例之中，第二子层92为周期性结构，周期数为2-5。其中，单个AInGaN层921的厚度为1-2nm，单个BGaN层922的厚度为1-2nm。
更优选的，第二子层92为AlInGaN层和BGaN层922层叠形成的周期性结构，基于该布置，可进一步提升发光二极管的发光效率。
其中，非掺杂AlGaN层3的厚度为1-5μm，示例性的为1.5μm、2μm、2.5μm、3μm、3.5μm或4μm，但不限于此。
其中，N型AlGaN层4的掺杂元素为Si，但不限于此。N型AlGaN层4中Si的掺杂浓度为5×1018-5×1019cm-3，示例性的为7×1018cm-3、9×1018cm-3、1.5×1019cm-3、3×1019cm-3、3.5×1019cm-3或4.5×1019cm-3，但不限于此。具体的，N型AlGaN层4的厚度为1-5μm，示例性的为1.5μm、2μm、2.5μm、3μm、3.5μm、4μm或4.5μm，但不限于此。
其中，多量子阱层5为交替堆叠的AlxGa1-xN阱层（x=0.2-0.6）和AlyGa1-yN垒层（y=0.4-0.8），堆叠周期数6-12。单个AlxGa1-xN阱层的厚度为2-5nm。单个AlyGa1-yN垒层的厚度为5-15nm。
其中，电子阻挡层6可为AlzGa1-zN层（z为0.5-0.8），但不限于此。具体的，电子阻挡层6的厚度为10-60nm，示例性的为15nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm或55nm，但不限于此。
其中，P型AlGaN层7的掺杂元素为Mg，但不限于此。P型AlGaN层7的掺杂浓度为1×1019-5×1020cm-3，示例性的为3×1019cm-3、5×1019cm-3、7×1019cm-3、9×1019cm-3、1.5×1020cm-3、2×1020cm-3、3.5×1020cm-3或4×1020cm-3，但不限于此。P型AlGaN层7的厚度为100-200nm，示例性的为110nm、118nm、125nm、136nm、152nm、175nm、180nm或194nm，但不限于此。
其中，P型接触层8为高P型掺杂浓度的P-AlGaN层。具体的，其掺杂元素为Mg，但不限于此。其掺杂浓度为5×1019-5×1020cm-3，示例性的为6×1019cm-3、8×1019cm-3、9×1019cm-3、1×1020cm-3、2×1020cm-3、3×1020cm-3或4×1020cm-3，但不限于此。P型接触层8的厚度为10-50nm，示例性的为15nm、20nm、25nm、30nm、35nm、40nm或45nm，但不限于此。
相应的，参考图6，本发明还公开了一种发光二极管外延片的制备方法，其用于制备上述的发光二极管外延片，其包括以下步骤：
S100：提供硅衬底；
S200：在硅衬底背面生长热应力补偿层；
其中，在本发明的一个实施例中，热应力补偿层的制备方法为：在20-100torr、700-850℃下向MOCVD反应室中通入Si源（SiH2Cl2或SiH4，但不限于此）和Ti源（四丁氧基钛或四异丙醇钛，但不限于此），沉积5-30s后通入Sc源（Sc(TMHD)3，但不限于此），在100-600℃下沉积2-30s。
优选的，在本发明的一个实施例中，S200包括：
S210：在硅衬底背面生长第一热应力补偿层；
其中，在本发明的一个实施例中，第一热应力补偿层的制备方法为：在20-100torr、800-850℃下向MOCVD反应室中通入Si源和Ti源，沉积10-30s后通入Sc源，在400-600℃下沉积5-30s。
S220：在第一热应力补偿层上生长第二热应力补偿层；
其中，第二热应力补偿层的制备方法为：在20-100torr、700-750℃下向MOCVD反应室中通入Si源和Ti源，沉积10-30s后通入Sc源，在200-400℃下沉积5-30s。
通过采用不同的生长温度，可以逐步补偿硅衬底所带来的张应力，提升外延片的成品率。
S300：在硅衬底上依次生长非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
具体的，在本发明的一个实施例之中，S300包括：
S310：在硅衬底上生长插入层；
具体的，在本发明的一个实施例之中，S310包括：
S311：在硅衬底上生长第一子层；
其中，第一子层（Sc层）可通过MOCVD或PVD制成，但不限于此。优选的，在本发明的一个实施例之中，第一子层通过PVD制成，其溅射功率为2-5kW，溅射温度为300-850℃，溅射压力为1-50torr。
S312：在第一子层上生长第二子层，得到插入层；
其中，在本发明的一个实施例之中，第二子层通过MOCVD制成，其生长温度为600-1000℃，生长压力50-500torr。
S320：在插入层上生长非掺杂AlGaN层；
其中，采用MOCVD生长非掺杂AlGaN层，生长温度为1000-1300℃，生长压力50-500torr。
S330：在非掺杂AlGaN层上生长N型AlGaN层；
其中，采用MOCVD生长N型AlGaN层，生长温度为1000-1350℃，生长压力100-200torr。
S340：在N型AlGaN层上生长多量子阱层；
其中，采用MOCVD周期性生长多个AlxGa1-xN阱层和AlyGa1-yN垒层，作为多量子阱层。其中，AlxGa1-xN阱层的生长温度为950-1050℃，生长压力为50-300torr。AlyGa1-yN垒层的生长温度为1050-1150℃，生长压力为50-300torr。
S350：在多量子阱层上生长电子阻挡层；
其中，采用MOCVD生长电子阻挡层，生长温度为1000-1200℃，生长压力为150-300torr。
S360：在电子阻挡层上生长P型AlGaN层；
其中，采用MOCVD生长P型AlGaN层，生长温度为1000-1100℃，生长压力为100-600torr。
S370：在P型AlGaN层上生长P型接触层；
其中，采用MOCVD生长P型接触层，生长温度为1000-1100℃，生长压力为100-600torr。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种用于发光二极管外延片，参考图1，其包括硅衬底1，生长于硅衬底1背面的热应力补偿层2，依次生长于硅衬底1正面的非掺杂AlGaN层3、N型AlGaN层4、多量子阱层5、电子阻挡层6、P型AlGaN层7和P型接触层8。
其中，热应力补偿层2为TiScSi层，其厚度为50nm。非掺杂AlGaN层3的厚度为3μm，N型AlGaN层4的厚度为3μm，Si掺杂浓度为5×1019cm-3。
其中，多量子阱层5为交替堆叠的AlxGa1-xN阱层（x=0.38）和AlyGa1-yN垒层（y=0.55），堆叠周期数10。单个AlxGa1-xN阱层的厚度为3nm，单个AlyGa1-yN垒层的厚度为10nm。电子阻挡层6为AlzGa1-zN层（z=0.6），厚度为50nm。P型AlGaN层7的厚度为180nm，Mg掺杂浓度为8×1019cm-3。P型接触层8为Mg掺AlGaN层，Mg掺杂浓度为3×1020cm-3，厚度为25nm。
本实施例中用于发光二极管外延片的制备方法包括以下步骤：
（1）提供硅衬底；
（2）在硅衬底背面生长热应力补偿层；
具体的，在40torr、740℃下向MOCVD反应室中通入Si源（SiH4）和Ti源（四异丙醇钛），沉积20s后通入Sc源（Sc(TMHD)3），在300℃下沉积10s。
（3）在硅衬底正面生长非掺杂AlGaN层；
具体的，采用MOCVD生长非掺杂AlGaN层，生长温度为1180℃，生长压力200torr。
（4）在非掺杂AlGaN层上生长N型AlGaN层；
具体的，采用MOCVD生长N型AlGaN层，生长温度为1280℃，生长压力200torr。
（5）在N型AlGaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长多个AlxGa1-xN阱层和AlyGa1-yN垒层。其中，AlxGa1-xN阱层的生长温度为960℃，生长压力为200torr。AlyGa1-yN垒层的生长温度为1050℃，生长压力200torr。
（6）在多量子阱层上生长电子阻挡层；
具体的，采用MOCVD生长电子阻挡层。生长温度为1100℃，生长压力200torr。
（7）在电子阻挡层上生长P型AlGaN层；
具体的，采用MOCVD生长P型AlGaN层，生长温度为1070℃，生长压力为200torr。
（8）在P型AlGaN层上生长P型接触层；
具体的，采用MOCVD生长P型接触层，生长温度为1020℃，生长压力200torr。
实施例2
本实施例提供一种发光二极管外延片，参考图1、图2，其包括硅衬底1，生长于硅衬底1背面的热应力补偿层2，依次生长于硅衬底1正面的非掺杂AlGaN层3、N型AlGaN层4、多量子阱层5、电子阻挡层6、P型AlGaN层7和P型接触层8。
其中，热应力补偿层2包括靠近硅衬底1设置的第一热应力补偿层21和远离硅衬底1设置的第二热应力补偿层22。其中，第一热应力补偿层21为TiaScbSi层（a=0.008，b=0.03），第二热应力补偿层22为TiαScβSi层（α=0.01，β=0.05）；第一热应力补偿层21的厚度为25nm，第二热应力补偿层22的厚度为25nm。
其中，非掺杂AlGaN层3的厚度为3μm，N型AlGaN层4的厚度为3μm，Si掺杂浓度为5×1019cm-3。
其中，多量子阱层5为交替堆叠的AlxGa1-xN阱层（x=0.38）和AlyGa1-yN垒层（y=0.55），堆叠周期数10。单个AlxGa1-xN阱层的厚度为3nm，单个AlyGa1-yN垒层的厚度为10nm。电子阻挡层6为AlzGa1-zN层（z=0.6），厚度为50nm。P型AlGaN层7的厚度为180nm，Mg掺杂浓度为8×1019cm-3。P型接触层8为Mg掺AlGaN层，Mg掺杂浓度为3×1020cm-3，厚度为25nm。
本实施例中发光二极管外延片的制备方法包括以下步骤：
（1）提供硅衬底；
（2）在硅衬底背面生长第一热应力补偿层；
具体的，在40torr、820℃下向MOCVD反应室中通入Si源（SiH4）和Ti源（四异丙醇钛），沉积12s后通入Sc源（Sc(TMHD)3），在500℃下沉积8s。
（3）在第一热应力补偿层上生长第二热应力补偿层；
具体的，在40torr、730℃下向MOCVD反应室中通入Si源（SiH4）和Ti源（四异丙醇钛），沉积15s后通入Sc源（Sc(TMHD)3），在300℃下沉积10s。
（4）在硅衬底正面生长非掺杂AlGaN层；
具体的，采用MOCVD生长非掺杂AlGaN层，生长温度为1180℃，生长压力200torr。
（5）在非掺杂AlGaN层上生长N型AlGaN层；
具体的，采用MOCVD生长N型AlGaN层，生长温度为1280℃，生长压力200torr。
（6）在N型AlGaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长多个AlxGa1-xN阱层和AlyGa1-yN垒层。其中，AlxGa1-xN阱层的生长温度为960℃，生长压力为200torr。AlyGa1-yN垒层的生长温度为1050℃，生长压力200torr。
（7）在多量子阱层上生长电子阻挡层；
具体的，采用MOCVD生长电子阻挡层。生长温度为1100℃，生长压力200torr。
（8）在电子阻挡层上生长P型AlGaN层；
具体的，采用MOCVD生长P型AlGaN层，生长温度为1070℃，生长压力为200torr。
（9）在P型AlGaN层上生长P型接触层；
具体的，采用MOCVD生长P型接触层，生长温度为1020℃，生长压力200torr。
实施例3
本实施例提供一种发光二极管外延片，参考图3、图4，其包括硅衬底1，生长于硅衬底1背面的热应力补偿层2，依次生长于硅衬底1正面的插入层9、非掺杂AlGaN层3、N型AlGaN层4、多量子阱层5、电子阻挡层6、P型AlGaN层7和P型接触层8。
其中，热应力补偿层2包括靠近硅衬底1设置的第一热应力补偿层21和远离硅衬底1设置的第二热应力补偿层22。其中，第一热应力补偿层21为TiaScbSi层（a=0.008，b=0.03），第二热应力补偿层22为TiαScβSi层（α=0.01，β=0.05）；第一热应力补偿层21的厚度为25nm，第二热应力补偿层22的厚度为25nm。
其中，插入层9包括依次层叠于硅衬底1上的第一子层91和第二子层92；其中，第一子层91为Sc层，第二子层92包括层叠于第一子层91上的AInGaN层921（A为Al）和BGaN层922。其中，第一子层91的厚度为4nm；AInGaN层921的厚度为6nm，BGaN层922的厚度为6nm。
其中，非掺杂AlGaN层3的厚度为3μm，N型AlGaN层4的厚度为3μm，Si掺杂浓度为5×1019cm-3。
其中，多量子阱层5为交替堆叠的AlxGa1-xN阱层（x=0.38）和AlyGa1-yN垒层（y=0.55），堆叠周期数10。单个AlxGa1-xN阱层的厚度为3nm，单个AlyGa1-yN垒层的厚度为10nm。电子阻挡层6为AlzGa1-zN层（z=0.6），厚度为50nm。P型AlGaN层7的厚度为180nm，Mg掺杂浓度为8×1019cm-3。P型接触层8为Mg掺AlGaN层，Mg掺杂浓度为3×1020cm-3，厚度为25nm。
本实施例中发光二极管外延片的制备方法包括以下步骤：
（1）提供硅衬底；
（2）在硅衬底背面生长第一热应力补偿层；
具体的，在40torr、820℃下向MOCVD反应室中通入Si源（SiH4）和Ti源（四异丙醇钛），沉积12s后通入Sc源（Sc(TMHD)3），在500℃下沉积8s。
（3）在第一热应力补偿层上生长第二热应力补偿层；
具体的，在40torr、730℃下向MOCVD反应室中通入Si源（SiH4）和Ti源（四异丙醇钛），沉积15s后通入Sc源（Sc(TMHD)3），在300℃下沉积10s。
（4）在硅衬底正面生长第一子层；
具体的，第一子层通过PVD制成，其溅射功率为4kW，溅射温度为550℃，溅射压力为32torr。
（5）在第一子层上生长第二子层，得到插入层；
具体的，采用MOCVD依次生长AInGaN层（A为Al）和BGaN层，得到插入层。两者的生长温度均为950℃，生长压力为300torr。
（6）在插入层上生长非掺杂AlGaN层；
具体的，采用MOCVD生长非掺杂AlGaN层，生长温度为1180℃，生长压力200torr。
（7）在非掺杂AlGaN层上生长N型AlGaN层；
具体的，采用MOCVD生长N型AlGaN层，生长温度为1280℃，生长压力200torr。
（8）在N型AlGaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长多个AlxGa1-xN阱层和AlyGa1-yN垒层。其中，AlxGa1-xN阱层的生长温度为960℃，生长压力为200torr。AlyGa1-yN垒层的生长温度为1050℃，生长压力200torr。
（9）在多量子阱层上生长电子阻挡层；
具体的，采用MOCVD生长电子阻挡层。生长温度为1100℃，生长压力200torr。
（10）在电子阻挡层上生长P型AlGaN层；
具体的，采用MOCVD生长P型AlGaN层，生长温度为1070℃，生长压力为200torr。
（11）在P型AlGaN层上生长P型接触层；
具体的，采用MOCVD生长P型接触层，生长温度为1020℃，生长压力200torr。
实施例4
本实施例提供一种发光二极管外延片，参考图3-图5，其包括硅衬底1，生长于硅衬底1背面的热应力补偿层2，依次生长于硅衬底1正面的插入层9、非掺杂AlGaN层3、N型AlGaN层4、多量子阱层5、电子阻挡层6、P型AlGaN层7和P型接触层8。
其中，热应力补偿层2包括靠近硅衬底1设置的第一热应力补偿层21和远离硅衬底1设置的第二热应力补偿层22。其中，第一热应力补偿层21为TiaScbSi层（a=0.008，b=0.03），第二热应力补偿层22为TiαScβSi层（α=0.01，β=0.05）；第一热应力补偿层21的厚度为25nm，第二热应力补偿层22的厚度为25nm。
其中，插入层9包括依次层叠于硅衬底1上的第一子层91和第二子层92；其中，第一子层91为Sc层，其厚度为4nm。第二子层92为周期性结构，周期数为3，每个周期均包括依次层叠的AInGaN层921（A为Al）和BGaN层922。其中，单个AInGaN层921的厚度为2nm，BGaN层922的厚度为2nm。
其中，非掺杂AlGaN层3的厚度为3μm，N型AlGaN层4的厚度为3μm，Si掺杂浓度为5×1019cm-3。
其中，多量子阱层5为交替堆叠的AlxGa1-xN阱层（x=0.38）和AlyGa1-yN垒层（y=0.55），堆叠周期数10。单个AlxGa1-xN阱层的厚度为3nm，单个AlyGa1-yN垒层的厚度为10nm。电子阻挡层6为AlzGa1-zN层（z=0.6），厚度为50nm。P型AlGaN层7的厚度为180nm，Mg掺杂浓度为8×1019cm-3。P型接触层8为Mg掺AlGaN层，Mg掺杂浓度为3×1020cm-3，厚度为25nm。
本实施例中发光二极管外延片的制备方法包括以下步骤：
（1）提供硅衬底；
（2）在硅衬底背面生长第一热应力补偿层；
具体的，在40torr、820℃下向MOCVD反应室中通入Si源（SiH4）和Ti源（四异丙醇钛），沉积12s后通入Sc源（Sc(TMHD)3），在500℃下沉积8s。
（3）在第一热应力补偿层上生长第二热应力补偿层；
具体的，在40torr、730℃下向MOCVD反应室中通入Si源（SiH4）和Ti源（四异丙醇钛），沉积15s后通入Sc源（Sc(TMHD)3），在300℃下沉积10s。
（4）在硅衬底正面生长第一子层；
具体的，第一子层通过PVD制成，其溅射功率为4kW，溅射温度为550℃，溅射压力为32torr。
（5）在第一子层上生长第二子层，得到插入层；
具体的，采用MOCVD周期性生长AInGaN层（A为Al）和BGaN层，得到插入层。两者的生长温度均为950℃，生长压力为300torr。
（6）在插入层上生长非掺杂AlGaN层；
具体的，采用MOCVD生长非掺杂AlGaN层，生长温度为1180℃，生长压力200torr。
（7）在非掺杂AlGaN层上生长N型AlGaN层；
具体的，采用MOCVD生长N型AlGaN层，生长温度为1280℃，生长压力200torr。
（8）在N型AlGaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长多个AlxGa1-xN阱层和AlyGa1-yN垒层。其中，AlxGa1-xN阱层的生长温度为960℃，生长压力为200torr。AlyGa1-yN垒层的生长温度为1050℃，生长压力200torr。
（9）在多量子阱层上生长电子阻挡层；
具体的，采用MOCVD生长电子阻挡层。生长温度为1100℃，生长压力200torr。
（10）在电子阻挡层上生长P型AlGaN层；
具体的，采用MOCVD生长P型AlGaN层，生长温度为1070℃，生长压力为200torr。
（11）在P型AlGaN层上生长P型接触层；
具体的，采用MOCVD生长P型接触层，生长温度为1020℃，生长压力200torr。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，不设置热应力补偿层，在硅衬底的正面设置厚度为60nm的AlN缓冲层。相应的，在制备方法中，将步骤（2）变更为采用PVD在硅衬底正面生长AlN层，步骤（3）变更为在AlN层上生长非掺杂AlGaN层。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，在硅衬底1的背面依次设有Si层、Ti层和Sc层，其厚度均为15nm。
其制备方法中，先采用SiH4作为硅源在硅衬底1背面生长Si层，然后采用四异丙醇钛作为Ti源在Si层上生长Ti层，再采用Sc(TMHD)3作为Sc源在Ti层上生长Sc层。三者的生长温度均为700℃，生长压力均为100torr。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：在硅衬底1的背面不设置热应力补偿层，在硅衬底1与非掺杂AlGaN层3之间设置插入层9。插入层9包括依次层叠于硅衬底1上的第一子层91和第二子层92；其中，第一子层91为Sc层，第二子层92包括层叠于第一子层91上的AInGaN层921（A为Al）和BGaN层922。其中，第一子层91的厚度为4nm；AInGaN层921的厚度为6nm，BGaN层922的厚度为6nm。
其中，第一子层通过PVD制成，其溅射功率为4kW，溅射温度为550℃，溅射压力为32torr。第二子层通过MOCVD生长，生长温度均为950℃，生长压力为300torr。
采用实施例1-4，对比例1-3的方法各生长外延片300片，统计其成品率，并在各组中各选定10片测试发光亮度。以对比例1的数据为基准，计算发光亮度提升率和成品率提升率，具体结果如下表所示。
具体测试结果如下表所示：
由表中可以看出，当在外延片中引入了本发明的热应力补偿层后，有效提升了外延片的成品率，也一定程度提升了发光亮度。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括硅衬底，设于硅衬底背面的热应力补偿层，依次设于硅衬底正面的非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
其中，所述热应力补偿层为TiScSi层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述热应力补偿层包括靠近所述硅衬底设置的第一热应力补偿层和远离所述硅衬底设置的第二热应力补偿层，所述第一热应力补偿层为TiaScbSi层，所述第二热应力补偿层为TiαScβSi层；
其中，a为0.003-0.1，b为0.02-0.1，α为0.005-0.2，β为0.04-0.1，且a＜α，b＜β。
3.如权利要求2所述的发光二极管外延片，其特征在于，所述第一热应力补偿层的厚度为15-100nm，第二热应力补偿层的厚度为10-100nm。
4.如权利要求1-3任一项所述的发光二极管外延片，其特征在于，所述硅衬底与所述非掺杂AlGaN层之间设有插入层，所述插入层包括依次层叠于所述硅衬底上的第一子层和第二子层；其中，第一子层为Sc层，第二子层包括依次层叠于所述第一子层上的AInGaN层和BGaN层，其中，A为硼或铝。
5.如权利要求4所述的发光二极管外延片，其特征在于，所述第一子层的厚度为1-6nm，所述第二子层的厚度为2-20nm；
所述AInGaN层的厚度为1-8nm，所述BGaN层的厚度为1-8nm。
6.如权利要求4所述的发光二极管外延片，其特征在于，所述第二子层为周期性结构，周期数为2-5；
单个AInGaN层的厚度为1-2nm，单个BGaN层的厚度为1-2nm。
7.一种发光二极管外延片的制备方法，用于制备如权利要求1-6任一项所述的发光二极管外延片，其特征在于，包括：
提供硅衬底，在所述硅衬底背面生长热应力补偿层，在所述硅衬底的正面依次生长非掺杂AlGaN层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层；
其中，所述热应力补偿层为TiScSi层，其制备方法为：在20-100torr、700-850℃下向MOCVD反应室中通入Si源和Ti源，沉积5-30s后通入Sc源，在100-600℃下沉积2-30s。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述热应力补偿层包括靠近所述硅衬底设置的第一热应力补偿层和远离所述硅衬底设置的第二热应力补偿层；
所述第一热应力补偿层的制备方法为：在20-100torr、800-850℃下向MOCVD反应室中通入Si源和Ti源，沉积10-30s后通入Sc源，在400-600℃下沉积5-30s；
所述第二热应力补偿层的制备方法为：在20-100torr、700-750℃下向MOCVD反应室中通入Si源和Ti源，沉积10-30s后通入Sc源，在200-400℃下沉积5-30s。
9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述硅衬底与所述非掺杂AlGaN层之间设有插入层，所述插入层包括依次层叠于所述硅衬底上的第一子层和第二子层；其中，第一子层为Sc层，第二子层包括依次层叠于第一子层上的AInGaN层和BGaN层，其中，A为硼或铝；
所述第一子层通过PVD制成，其溅射功率为2-5kW，溅射温度为300-850℃，溅射压力为1-50torr；
所述第二子层通过MOCVD制成，其生长温度为600-1000℃，生长压力50-500torr。
10.一种发光二极管，其特征在于，包括如权利要求1-6任一项所述的发光二极管外延片。
CN202310409322.0A 2023-04-18 2023-04-18 发光二极管外延片及其制备方法、发光二极管 Pending CN116130570A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310409322.0A CN116130570A (zh) 2023-04-18 2023-04-18 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310409322.0A CN116130570A (zh) 2023-04-18 2023-04-18 发光二极管外延片及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116130570A true CN116130570A (zh) 2023-05-16

Family

ID=86303139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310409322.0A Pending CN116130570A (zh) 2023-04-18 2023-04-18 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116130570A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040158A1 (en) * 2001-08-21 2003-02-27 Nec Corporation Semiconductor device and method of fabricating the same
US20220130667A1 (en) * 2020-10-26 2022-04-28 Samsung Display Co., Ltd. Stacked structure including semiconductor structure and method of manufacturing the same
CN114725258A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN217522030U (zh) * 2022-04-13 2022-09-30 江西兆驰半导体有限公司 高光效led外延片以及led芯片
CN115332408A (zh) * 2022-10-18 2022-11-11 江西兆驰半导体有限公司 深紫外led外延片及其制备方法、led
CN115939285A (zh) * 2023-03-10 2023-04-07 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040158A1 (en) * 2001-08-21 2003-02-27 Nec Corporation Semiconductor device and method of fabricating the same
US20220130667A1 (en) * 2020-10-26 2022-04-28 Samsung Display Co., Ltd. Stacked structure including semiconductor structure and method of manufacturing the same
CN114725258A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN217522030U (zh) * 2022-04-13 2022-09-30 江西兆驰半导体有限公司 高光效led外延片以及led芯片
CN115332408A (zh) * 2022-10-18 2022-11-11 江西兆驰半导体有限公司 深紫外led外延片及其制备方法、led
CN115939285A (zh) * 2023-03-10 2023-04-07 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Similar Documents

Publication Publication Date Title
US7749785B2 (en) Manufacturing method of group III nitride semiconductor light-emitting device
KR101159995B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
WO2010095550A1 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
CN106098871B (zh) 一种发光二极管外延片的制备方法
CN103367589B (zh) 用于制造含Ga的第III族氮化物半导体的方法
CN115332408B (zh) 深紫外led外延片及其制备方法、led
CN115458653A (zh) 一种深紫外发光二极管外延片及其制备方法、发光二极管
US8465997B2 (en) Manufacturing method of group III nitride semiconductor
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115347096B (zh) GaN基发光二极管外延片及其制备方法
JP2008034444A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
CN109103303A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN117691017B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114759121A (zh) 一种外延片制备方法、外延片以及紫外发光二极管
JP2006093508A (ja) 半導体素子及びその製造方法。
CN115939285B (zh) 基于硅衬底的led外延片及其制备方法、led
CN109873056B (zh) 发光二极管的外延片的制备方法
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116682909A (zh) 一种led外延片、制备方法及led芯片
CN116978994A (zh) 发光二极管外延片及其制备方法、led
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
CN115810697A (zh) 硅基紫外led外延结构及其制备方法、紫外led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination