CN116072719A - Igbt器件及其制造方法 - Google Patents

Igbt器件及其制造方法 Download PDF

Info

Publication number
CN116072719A
CN116072719A CN202111297258.9A CN202111297258A CN116072719A CN 116072719 A CN116072719 A CN 116072719A CN 202111297258 A CN202111297258 A CN 202111297258A CN 116072719 A CN116072719 A CN 116072719A
Authority
CN
China
Prior art keywords
gate
trench
substrate
trench gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111297258.9A
Other languages
English (en)
Inventor
李巍
芮强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN202111297258.9A priority Critical patent/CN116072719A/zh
Publication of CN116072719A publication Critical patent/CN116072719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种IGBT器件及其制造方法，在两条平行且沿第一方向延伸的第一沟槽栅之间增设多条相互平行且均沿第二方向延伸的第二沟槽栅，并使得各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个发射区四周的环绕沟槽栅，进而能够通过自对准的方法在相邻两条第二沟槽栅之间形成相应的发射区，进一步地，在衬底表面上形成的发射极金属层与发射区的电性接触无需通过接触孔来实现，简化了制备工艺，并能够节约一张发射区光罩、一张接触孔光罩和对应的光刻工艺的成本，同时还避免了发射区和接触孔的光刻工艺对器件尺寸微缩的限制，有利于IGBT器件的尺寸进一步减小且能保证器件的性能。

Description

IGBT器件及其制造方法
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种IGBT器件及其制造方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件结合了MOS(Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物半导体场效应晶体管)的电压控制和BJT(Bipolar Junction Transistor，双极结型晶体管)的电导调制电流的特性，具有输入阻抗高、开关损耗小、速度快、电压驱动功率小等特点，广泛地应用于电力输变送、高速列车牵引、工业驱动、清洁能源等诸多领域。
然而，现有的IGBT器件的结构设计以及工艺制造均无法使得IGBT器件的尺寸进一步减小，由此制约了IGBT器件往小型化的进一步发展。
发明内容
本发明的目的在于提供一种IGBT器件及其制造方法，能够有利于IGBT器件的尺寸进一步减小。
为实现上述目的，本发明提供一种IGBT器件，其特征在于，包括：
第一导电类型的衬底；
两条相互平行的第一沟槽栅，均设置于所述衬底中且沿第一方向延伸；
多条相互平行的第二沟槽栅，均设置于两条所述第一沟槽栅之间的所述衬底中且沿第二方向延伸，所述第二方向与所述第一方向相交，且各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个所述发射区四周的环绕沟槽栅；
多个第一导电类型的发射区，各个所述发射区均设置在所述衬底的表层中且分别与相应的相邻所述第二沟槽栅之间的间隔自对准。
可选地，所述第一沟槽栅和所述第二沟槽栅的顶面均低于所述衬底的顶面；所述IGBT器件还包括：
栅隔离层，覆盖在所述第一沟槽栅和所述第二沟槽栅的顶面上且所述栅隔离层的顶面不高于所述发射区的顶面；
发射极金属层，覆盖在所述衬底和所述栅隔离层的顶面上，且所述发射极金属层的底面与所述发射区的顶面电性接触；
或者，所述IGBT器件还包括：
栅隔离层，覆盖在所述第一沟槽栅和所述第二沟槽栅的顶面上；
接触插塞，贯穿所述栅隔离层且底面与所述发射区的顶面电性接触；
发射极金属层，覆盖在所述栅隔离层的顶面上，且所述发射极金属层的底面与所述接触插塞的顶面电性接触。
可选地，所述的IGBT器件还包括形成于所述衬底中的栅介质层，所述栅介质层分别覆盖所述第一沟槽栅的侧壁和底面以及覆盖所述第二沟槽栅的侧壁和底面。
可选地，所述第一沟槽栅和所述第二沟槽栅在所述衬底中的深度相同。
可选地，所述衬底包括依次层叠的第一导电类型的基底和第一导电类型的漂移区，所述第一沟槽栅和所述第二沟槽栅的底面高于所述漂移区的底面。
可选地，所述的IGBT器件还包括第二导电类型的基区，所述基区形成在所述漂移区中，所述发射区形成在所述基区的表层中。
可选地，所述的IGBT器件还包括第一导电类型的电荷存储层，所述电荷存储层形成在所述基区下方的漂移区中，所述第一沟槽栅和所述第二沟槽栅的底面均高于所述电荷存储层的底面。
可选地，所述的IGBT器件还包括第二导电类型的集电区，设置在所述基底的底面上。
基于同一发明构思，本发明还提供一种如本发明所述的IGBT器件的制造方法，其包括以下步骤：
提供第一导电类型的衬底，并在所述衬底中形成两条相互平行的第一沟槽栅和多条相互平行的第二沟槽栅，所述第一沟槽栅沿第一方向延伸，各条所述第二沟槽栅均设置于两条所述第一沟槽栅之间的所述衬底中且均沿第二方向延伸，所述第二方向与所述第一方向相交，且各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个所述发射区四周的环绕沟槽栅；
以所述第一沟槽栅和所述第二沟槽栅为掩膜，对所述衬底的表层进行第一导电类型的离子注入，以形成多个与相应的相邻所述第二沟槽栅之间的间隔自对准的发射区。
可选地，所述的制造方法还包括：
在形成自对准的发射区之前或之后，回刻蚀所述第一沟槽栅和所述第二沟槽栅，以使得所述第一沟槽栅和所述第二沟槽栅的顶面均低于所述衬底的顶面；
在回刻蚀所述第一沟槽栅和所述第二沟槽栅之后且在形成自对准的发射区之前或之后，形成覆盖在所述第一沟槽栅和所述第二沟槽栅的顶面上的栅隔离层，所述栅隔离层的顶面不高于所述衬底的顶面且暴露出相邻的所述第二沟槽栅之间的间隔中的衬底的顶面；
在形成所述发射区和所述栅隔离层之后，在所述衬底的顶面上沉积发射极金属层，所述发射极金属层的底面与所述发射区的顶面接触。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
1、在两条平行且沿第一方向延伸的第一沟槽栅之间增设多条相互平行且均沿第二方向延伸的第二沟槽栅，并使得各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个发射区四周的环绕沟槽栅，进而能够通过自对准的方法在相邻两条第二沟槽栅之间形成相应的发射区，一方面，取消了现有技术中需要光刻来定义发射区的工艺，简化了制备工艺，并能够节约一张发射区光罩和对应的光刻工艺的成本，同时还避免了发射区的光刻工艺对器件尺寸微缩的限制，另一方面，每个所述发射区及其环绕在其四周的环绕沟槽栅能用于形成环绕沟道，由此有利于增大器件的电流密度，由此，有利于IGBT器件的尺寸进一步减小且能保证器件的性能，进而可以使得IGBT器件往小型化发展。
2、在第一沟槽栅和第二沟槽栅的顶面上形成顶面不高于发射区顶面的栅隔离层，由此可以实现发射极金属层分别与第一沟槽栅和第二沟槽栅电性隔离的同时，实现发射极金属层与发射区的电性接触，由此，一方面，取消了现有技术中需要光刻和刻蚀工艺来在发射区上形成接触孔的工艺，简化了制备工艺，并能够节约一张接触孔光罩和对应的工艺的成本，同时还避免了接触孔工艺对器件尺寸微缩的限制，由此，有利于IGBT器件的尺寸进一步减小。
3、本发明的IGBT器件的制造工艺与现有工艺能完全兼容，不会带来工艺升级带来的设备成本。
附图说明
图1是现有的一种IGBT器件的立体结构示意图(省略了发射极金属层)。
图2是图1所示的IGBT器件的剖面结构示意图(显示了发射极金属层)。
图3是本发明一实施例的IGBT器件的立体结构示意图(省略了发射极金属层)。
图4是图3所示的IGBT器件中从栅隔离层的底面横切后的立体结构示意图。
图5是图3所示的IGBT器件沿AA线的剖面结构示意图(显示了发射极金属层)。
图6是图3所示的IGBT器件沿BB线的剖面结构示意图(显示了发射极金属层)。
图7是本发明一实施例的IGBT器件的制造方法流程图。
其中的附图标记具体如下：
100、200-基底；101、201-外延层(即漂移区)；102、202-基区；103、203-电荷存储层；104-栅极沟槽；105、205-栅介质层、106-栅极；107、207-发射区；108-体接触区；109-发射极接触插塞；110、210-集电区；111、209-发射极金属层；204a-第一栅极沟槽；204b-第二栅极沟槽；206a-第一沟槽栅；206b-第二沟槽栅；208-栅隔离层。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
如图1和图2所示，现有的N型IGBT器件包括基底(N+型)100，在基底100上设有外延层(为N-型外延层，也可以成为N-漂移区)101，在外延层101的上部内设有基区(为P型，又称为体区)102，在基区102的底部设有电荷存储层(N+型)103，在基区102的顶部设有对准发射极接触插塞109的体接触区(P+型)108，在体接触区108的两侧的基区102中设有发射区(为N+型，也称为源区)107，在基区102的两侧设有栅极沟槽104，栅极沟槽104的内表面上形成有栅介质层105并填充有栅极106，N+发射区107沿着栅极沟槽104的长度方向延伸，在基底100的正面上依次堆叠有氧化层112和顶层金属层111，且该顶层金属层111通过贯穿氧化层112的发射极接触插塞109(即导电接触孔)与发射区107和体接触区108电性连接，在基底100的背面设有集电区(P+型)110，集电区110的底面上可以形成有与其欧姆接触的金属集电极(未图示)。
上述的IGBT器件中，一方面，由于不仅需要通过一光刻工艺定义出栅极沟槽104侧壁外的N+发射区107，还需要另外的一光刻工艺定义出发射极接触插塞109所需的接触孔，工艺复杂且成本高，而且光刻精度均会受到工艺条件限制，限制了IGBT器件尺寸的进一步缩小；另一方面，由于N+发射区107沿着栅极沟槽104的长度方向延伸，因此IGBT器件的电流密度难以进一步提高，进一步限制了IGBT器件往小型化发展。
基于此，本发明主要提供一种IGBT器件及其制造方法，能够通过自对准注入工艺形成发射区，以取消发射区光罩的使用，而且可以避免发射区上接触孔的光刻和刻蚀，进而简化工艺，节约光罩，且能使得元胞间距可以根据需要做到非常小，以最大限度的提升元胞的电流密度，进而有利于IGBT器件往小型化进一步发展。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3至图6实际上示出了本实施例的IGBT器件的一个元胞区的器件结构的相应示意图。
请参考图3至图6，本实施例提供一种IGBT器件，其包括第一导电类型的衬底、第一沟槽栅206a、第二沟槽栅206b、栅介质层205、第一导电类型的发射区(即图中的N+发射区)207、栅隔离层208、发射极金属层209、第二导电类型的集电区(即图中的P+集电区)210。
以第一导电类型为N型，第二导电类型为P为例，本实施例中，衬底包括N+基底200以及形成在N+基底200上的N-漂移区201，N-漂移区201可以是通过外延生长工艺形成在N+基底200上的N-外延层，也可以是通过离子注入工艺等形成的离子注入层。N+基底200的材料可以是任意合适的衬底材料，例如硅、锗、绝缘体上硅、硅锗或砷化镓等等。
衬底中还形成有两条相互平行且沿第一方向延伸的第一栅极沟槽204a以及多条相互平行且沿第二方向延伸的第二栅极沟槽204b，第一方向和第二方向可以垂直相交，可以不垂直相交。各条第二栅极沟槽204b的两端分别延伸至两侧相应的第一栅极沟槽204a处，以连通两条第一栅极沟槽204a。各条第一沟槽栅206a填充在相应的第一栅极沟槽204a中，各条第二沟槽栅206b一一对应地填充在相应的第二栅极沟槽204b中，由此，各条第二沟槽栅206b的两端分别延伸到两侧的两条第一沟槽栅206a的侧壁并与两条第一沟槽栅206a的侧壁连为一体，限定出多个N+发射区207，各个N+发射区207沿第二方向延伸且相互平行，相邻两条第二沟槽栅206b与两条第一沟槽栅206a所限定出的N+发射区207四周的第二沟槽栅206b和第一沟槽栅206a形成环绕该N+发射区207的环绕沟槽栅，每个N+发射区207及环绕在其四周的环绕沟槽栅能够形成环绕型沟道，由此增加的沟道的有效长度，提高了器件的电流密度和性能。
栅介质层205形成在第一栅极沟槽204a和第二栅极沟槽204b的侧壁和底面上，以分别包围第一沟槽栅206a的侧壁和底面以及包围第二沟槽栅206b的侧壁和底面，以使得第一沟槽栅206a和第二沟槽栅206b分别与衬底电性隔离。
此外，第一沟槽栅206a和第二沟槽栅206b的顶面低于N+发射区207的顶面，栅隔离层208分别填充在第一沟槽栅206a上方的第一栅极沟槽204a以及第二沟槽栅206b上方的第二栅极沟槽204b中，且栅隔离层208的顶面不高于N+发射区207的顶面，以在形成栅隔离层208后能暴露出N+发射区207的顶面。栅隔离层208用于实现发射极金属层209分别与第一沟槽栅206a、第二沟槽栅206b之间的电性隔离。发射极金属层209的底面与暴露出N+发射区207的顶面电性接触。
第一栅极沟槽204a和第二栅极沟槽204b的深度可以相同，也可以不同。其中优选地，第一栅极沟槽204a和第二栅极沟槽204b的深度相同，以通过同一道光刻和刻蚀工艺来同步形成第一栅极沟槽204a和第二栅极沟槽204b。
另外，第一栅极沟槽204a和第二栅极沟槽204b的深度均不足以贯穿N-漂移区201，即第一栅极沟槽204a和第二栅极沟槽204b的底面均高于N-漂移区201的底面。
而且应当理解的是，第一栅极沟槽204a和第二栅极沟槽204b的宽度可以相同，也可以不同，第二栅极沟槽204b可以等间隔分布，也可以不等间隔分布，这些均取决于器件的设计要求。
每相邻两条第二栅极沟槽204b和两条第一栅极沟槽204a之间所围的N-漂移区201中还形成有P型基区202，且P型基区202下方的N-漂移区201中还形成有与P型基区202相接的N+电荷存储层203，每相邻两条第二栅极沟槽204b和两条第一栅极沟槽204a之间所围的N+发射区207形成在P型基区202的表层中，第一沟槽栅206a和第二沟槽栅206b的底面均高于电荷存储层203的底面。
P+集电区210形成在N+基底200的背面上，可以通过离子注入工艺或者外延生长工艺等形成。
应当理解的是，当本实施例的IGBT器件具有多个元胞区时，这些元胞区可以并行排列且形成在同一N-漂移区201上，也就是说，此时N-漂移区201中形成了若干对第一栅极沟槽204a，每两条相邻的第一栅极沟槽204a之间均会形成相应P型基区202以及若干条相互平行的第二栅极沟槽204b。
作为一种示例，栅介质层205的材料可以是二氧化硅或者高K介质，第一沟槽栅206a和第二沟槽栅206b的材料相同，例如为掺杂多晶硅。栅隔离层208的材料包括二氧化硅、氮化硅、氮氧化硅、低k(介电常数k小于2.5)介质等中的至少一种。
本实施例的IGBT器件的制造工艺可以与现有的IGBT器件的制造工艺完全兼容，相应的步骤和工序可以完全相同，区别主要在于，对原有的栅极版图进行修改，以在常规的第一沟槽栅的基础上增设位于两条第一沟槽栅之间的多条第二沟槽栅，并通过自对准工艺形成发射区，且取消在发射区上制作接触孔的工艺。
具体地，请参考图7，本发明一实施例提供一种本发明的IGBT器件的制造方法，其包括以下步骤：
S1，提供第一导电类型的衬底，并在所述衬底中形成两条相互平行的第一沟槽栅和多条相互平行的第二沟槽栅，所述第一沟槽栅沿第一方向延伸，各条所述第二沟槽栅均设置于两条所述第一沟槽栅之间的所述衬底中且均沿第二方向延伸，所述第二方向与所述第一方向相交，且各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个所述发射区四周的环绕沟槽栅；
S2，回刻蚀所述第一沟槽栅和所述第二沟槽栅，以使得所述第一沟槽栅和所述第二沟槽栅的顶面均低于所述衬底的顶面；
S3，以所述第一沟槽栅和所述第二沟槽栅为掩膜，对所述衬底的表层进行第一导电类型的离子注入，以形成多个与相应的相邻所述第二沟槽栅之间的间隔自对准的发射区；
S4，形成覆盖在所述第一沟槽栅和所述第二沟槽栅的顶面上的栅隔离层，所述栅隔离层的顶面不高于所述衬底的顶面且暴露出相邻的所述第二沟槽栅之间的间隔中的衬底的顶面；
S5，在所述衬底的顶面上沉积发射极金属层，所述发射极金属层的底面与所述发射区的顶面接触。
请结合图3至图6所示，在步骤S1中，首先，提供一衬底，该衬底是经过外延生长、离子注入或者器件隔离结构制造等中的至少一项工序后的衬底材料，其可以包括N+基底200以及形成在N+基底200上的N-的漂移区201。
作为一种示例，在步骤S1中，提供一衬底的步骤包括：首先，提供N+基底200，基底200可以是任意合适的半导体材料，例如硅、锗、绝缘体上硅、砷化镓等等；然后，通过离子注入工艺或者外延生长工艺，在基底200的表面上形成N-的漂移区201；接着，先向N-的漂移区201中进行N型离子注入，以形成N+电荷存储层205，再向N+电荷存储层205中进行P型离子注入，以形成P型基区202；之后，通过浅沟槽隔离工艺在包含P型基区202和N+电荷存储层205的N-的漂移区201中制作浅沟槽隔离结构，以定义出IGBT器件的各个元胞区(即各个有源区)。
请继续结合图3至图6所示，在步骤S1中，接着，在衬底上沉积保护介质层(例如氮化硅或者氧化硅等)，并借助栅极光罩对衬底的有源区进行光刻和刻蚀，以在包含P型基区202和N+电荷存储层205的N-的漂移区201中刻蚀形成两条相互平行且沿第一方向延伸的第一栅极沟槽204a，以及，位于在两条第一栅极沟槽204a之间的多条相互平行并沿第二方向延伸的第二栅极沟槽204b，第二栅极沟槽204b和第一栅极沟槽204a相互连通，从衬底的俯视角度上看，两者组成平放的梯子型沟槽，且此时第二栅极沟槽204b和第一栅极沟槽204a的深度相同。
应当理解的是，在本发明的其他实施例中，也允许第二栅极沟槽204b和第一栅极沟槽204a的深度不同，此时在步骤S1中，需要先借助一栅极光罩对衬底的有源区进行光刻和刻蚀，以在包含P型基区202和N+电荷存储层205的N-的漂移区201中形成第一栅极沟槽204a和第二栅极沟槽204b中的一种栅极沟槽，然后，填充牺牲材料层以保护形成的栅极沟槽，接着，借助另一栅极光罩对衬底的有源区再次进行光刻和刻蚀，以在包含P型基区202和N+电荷存储层205的N-的漂移区201中形成第一栅极沟槽204a和第二栅极沟槽204b中的另一种栅极沟槽，并去除前一种栅极沟槽中填充的牺牲材料层，由此获得连通的第一栅极沟槽204a和第二栅极沟槽204b。
请继续结合图3至图6所示，在步骤S1中，接着，可以通过热氧化工艺或者沉积工艺等合适的工艺，在第一栅极沟槽204a和第二栅极沟槽204b的内表面上形成栅介质层205；然后通过多晶硅沉积工艺，在第一栅极沟槽204a和第二栅极沟槽204b中填充多晶硅，以形成填充于第一栅极沟槽204a中的第一沟槽栅206a以及填充于第二栅极沟槽204b的第二沟槽栅206b。可选地，在沉积多晶硅后，可以采用化学机械抛光工艺对多晶硅进行顶部平坦化，以去除第一栅极沟槽204a和第二栅极沟槽204b外围的多余多晶硅。
请继续结合图3至图6所示，在步骤S2中，采用合适的多晶硅刻蚀工艺，对第一沟槽栅206a和第二沟槽栅206b进行回刻蚀，以使得第一沟槽栅206a和第二沟槽栅206b的顶面低于P型基区202的顶面。
请继续结合图3至图6所示，在步骤S3中，以第一沟槽栅206a和第二沟槽栅206b为掩膜，对P型基区202进行N型离子的自对准注入并进行退火推结，以形成N+发射区207，由此N+发射区207与两条第一沟槽栅206a与相邻两条第二沟槽栅206b所谓的区域自对准，也可以说，各个N+发射区207与相应的两条相邻的第二沟槽栅206b是一一对应且自对准的。
请继续结合图3至图6所示，在步骤S4中，首先，通过化学气相沉积等合适工艺，在衬底上覆盖栅隔离层208，栅隔离层208的材料可以包括氧化硅、氮化硅、氮氧化硅、正硅酸乙酯、低k介质中的一种或者多种的组合，该栅隔离层208的沉积厚度至少能够将第一沟槽栅206a和第二沟槽栅206b的顶面均掩埋在内，其沉积厚度可以填满第一栅极沟槽204a和第二栅极沟槽204，也可以不能填满第一栅极沟槽204a和第二栅极沟槽204；然后，可以采用化学机械抛光工艺对栅隔离层208进行顶部平坦化，直至暴露出N+发射区207的顶面。
请继续结合图3至图6所示，在步骤S5中，可以通过电镀、化学镀、溅射等等合适的工艺，在器件表面淀积发射极金属层209，由此发射极金属层209与N+发射区207的顶面电性接触，该电性接触可以是欧姆接触。
可选地，可以采用光刻、刻蚀工艺对发射极金属层209进行刻蚀，以图案化发射极金属层209。
进一步地，本实施例的IGBT器件的制造方法，在完成衬底正面上的工艺后，可以翻转衬底，以对N+基底200的背面进行减薄，之后在N+基底200的背面注入N型离子，以形成N型场阻止层(未图示)，然后，在N型场阻止层的背面进行P型离子注入，以形成P+集电区210；接着，通过电镀、化学镀、溅射等等合适的工艺，在P+集电区210的背面淀积集电极金属层(未图示)，并进一步对集电极金属层进行光刻和刻蚀，以形成最终的集电极端子，由此集电极端子与集电区210电性接触。其中，集电极金属层和发射极金属层209的材料可以相同，也可以不同，集电极金属层和发射极金属层209的材料分别可以为常见的任意合适的用于制作金属电极的单金属或合金，例如钨、铝、钛、铜或铜铝合金等。
需要说明的是，上述各实施例中，均以第一导电类型为N型，第二导电类型为P型为例来介绍本发明的IGBT器件及其制造方法，在本发明的其他实施例中，根据器件设计要求，可以将第一导电类型均替换为P型，将第二导电类型均替换为N型。
另外应当注意的是，上述各实施例中，以第一沟槽栅206a和第二沟槽栅206b的回刻蚀在N+发射区207形成之前进行、栅隔离层208的形成在N+发射区207形成之后进行为例来说明，但是本发明的技术方案并不仅仅限定于此，在本发明的其他一实施例中，也可以根据需要，交换上述的步骤S2和步骤S3，即在形成自对准的N+发射区207之后，回刻蚀第一沟槽栅206a和第二沟槽栅206b，以使得第一沟槽栅206a和第二沟槽栅206b的顶面均低于N+发射区207的顶面，此实施例的IGBT器件的制造方法的各步骤顺序是S1、S3、S2、S4、S5。在本发明的其他另一实施例中，也可以根据需要，交换上述的步骤S4调整到步骤S2和S3之间，即在回刻蚀第一沟槽栅206a和第二沟槽栅206b，以使得第一沟槽栅206a和第二沟槽栅206b的顶面均低于N+发射区207的顶面之后，且在形成自对准的N+发射区207之前，先沉积栅隔离层208，并对栅隔离层208进行顶部平坦化至暴露出N+发射区207的顶面，此实施例的IGBT器件的制造方法的各步骤顺序是S1、S2、S4、S3、S5。
而且还应当理解的是，上述各实施例中均取消了发射区上方的接触孔的制造，但是本发明的技术方案并不仅仅限定于此，其也可以像现有技术一样，在发射区上方制造接触孔，使得发射极金属层通过接触孔中的接触插塞与发射区电性连接。此时，本发明的IGBT器件及其制造方法中，允许第一沟槽栅和第二沟槽栅的顶面低于、齐平或者高于发射区的顶面，栅隔离层可以仅仅覆盖在第一沟槽栅和第二沟槽栅的顶面上，也可以覆盖在第一沟槽栅、第二沟槽栅和发射区在内的衬底表面上，且本发明的IGBT器件及其制造方法中，需要形成贯穿栅隔离层且暴露出发射区的顶面的接触孔，并在该接触孔中填充导电的接触插塞，该接触插塞的底面与发射区的顶面电性接触，覆盖在栅隔离层的顶面上的发射极金属层的底面与该接触插塞的顶面电性接触，由此，发射极金属层通过该接触插塞与发射区电性连接。
综上所述，本发明的IGBT器件及其制造方法，在两条平行且沿第一方向延伸的第一沟槽栅之间增设多条相互平行且均沿第二方向延伸的第二沟槽栅，并使得各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个所述发射区四周的环绕沟槽栅，进而能够通过自对准的方法在相邻两条第二沟槽栅之间形成相应的发射区，一方面，取消了现有技术中需要光刻来定义发射区的工艺，简化了制备工艺，并能节约一张发射区光罩和对应的光刻工艺的成本，同时还避免了发射区的光刻工艺对器件尺寸微缩的限制，另一方面，每个所述发射区及其环绕在其四周的环绕沟槽栅能用于形成环绕沟道，由此有利于增大器件的电流密度，由此，有利于IGBT器件的尺寸进一步减小且能保证器件的性能，进而可以使得IGBT器件往小型化发展。此外，在第一沟槽栅和第二沟槽栅的顶面上形成顶面不高于发射区顶面的栅隔离层，由此可以实现发射极金属层分别与第一沟槽栅和第二沟槽栅电性隔离的同时，实现发射极金属层与发射区的电性接触，由此，一方面，取消了现有技术中需要光刻和刻蚀工艺来在发射区上形成接触孔的工艺，简化了制备工艺，并能节约一张接触孔光罩和对应的工艺的成本，同时还避免了接触孔工艺对器件尺寸微缩的限制，由此，有利于IGBT器件的尺寸进一步减小。
而且，本发明的IGBT器件的制造工艺与现有工艺能完全兼容，不会带来工艺升级带来的设备成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种IGBT器件，其特征在于，包括：
第一导电类型的衬底；
两条相互平行的第一沟槽栅，均设置于所述衬底中且沿第一方向延伸；
多条相互平行的第二沟槽栅，均设置于两条所述第一沟槽栅之间的所述衬底中且沿第二方向延伸，所述第二方向与所述第一方向相交，且各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个所述发射区四周的环绕沟槽栅；
多个第一导电类型的发射区，各个所述发射区均设置在所述衬底的表层中且分别与相应的相邻所述第二沟槽栅之间的间隔一一对应且自对准。
2.如权利要求1所述的IGBT器件，其特征在于，所述第一沟槽栅和所述第二沟槽栅的顶面均低于所述衬底的顶面；所述IGBT器件还包括：
栅隔离层，覆盖在所述第一沟槽栅和所述第二沟槽栅的顶面上且所述栅隔离层的顶面不高于所述发射区的顶面；
发射极金属层，覆盖在所述衬底和所述栅隔离层的顶面上，且所述发射极金属层的底面与所述发射区的顶面电性接触；
或者，所述IGBT器件还包括：
栅隔离层，覆盖在所述第一沟槽栅和所述第二沟槽栅的顶面上；
接触插塞，贯穿所述栅隔离层且底面与所述发射区的顶面电性接触；
发射极金属层，覆盖在所述栅隔离层的顶面上，且所述发射极金属层的底面与所述接触插塞的顶面电性接触。
3.如权利要求1所述的IGBT器件，其特征在于，还包括形成于所述衬底中的栅介质层，所述栅介质层分别覆盖所述第一沟槽栅的侧壁和底面以及覆盖所述第二沟槽栅的侧壁和底面。
4.如权利要求1所述的IGBT器件，其特征在于，所述第一沟槽栅和所述第二沟槽栅在所述衬底中的深度相同。
5.如权利要求1所述的IGBT器件，其特征在于，所述衬底包括依次层叠的第一导电类型的基底和第一导电类型的漂移区，所述第一沟槽栅和所述第二沟槽栅的底面高于所述漂移区的底面。
6.如权利要求5所述的IGBT器件，其特征在于，还包括第二导电类型的基区，所述基区形成在所述漂移区中，所述发射区形成在所述基区的表层中。
7.如权利要求6所述的IGBT器件，其特征在于，还包括第一导电类型的电荷存储层，所述电荷存储层形成在所述基区下方的漂移区中，所述第一沟槽栅和所述第二沟槽栅的底面均高于所述电荷存储层的底面。
8.如权利要求5所述的IGBT器件，其特征在于，还包括第二导电类型的集电区，设置在所述基底的底面上。
9.一种如权利要求1-8中任一项所述的IGBT器件的制造方法，其特征在于，包括以下步骤：
提供第一导电类型的衬底，并在所述衬底中形成两条相互平行的第一沟槽栅和多条相互平行的第二沟槽栅，所述第一沟槽栅沿第一方向延伸，各条所述第二沟槽栅均设置于两条所述第一沟槽栅之间的所述衬底中且均沿第二方向延伸，所述第二方向与所述第一方向相交，且各条所述第二沟槽栅的两端分别延伸到两条所述第一沟槽栅的侧壁并与两条所述第一沟槽栅的侧壁连为一体，以形成环绕每个所述发射区四周的环绕沟槽栅；
以所述第一沟槽栅和所述第二沟槽栅为掩膜，对所述衬底的表层进行第一导电类型的离子注入，以形成多个与相应的相邻所述第二沟槽栅之间的间隔自对准的发射区。
10.如权利要求9所述的制造方法，其特征在于，还包括：
在形成自对准的发射区之前或之后，回刻蚀所述第一沟槽栅和所述第二沟槽栅，以使得所述第一沟槽栅和所述第二沟槽栅的顶面均低于所述衬底的顶面；
在回刻蚀所述第一沟槽栅和所述第二沟槽栅之后且在形成自对准的发射区之前或之后，形成覆盖在所述第一沟槽栅和所述第二沟槽栅的顶面上的栅隔离层，所述栅隔离层的顶面不高于所述衬底的顶面且暴露出相邻的所述第二沟槽栅之间的间隔中的衬底的顶面；
在形成所述发射区和所述栅隔离层之后，在所述衬底的顶面上沉积发射极金属层，所述发射极金属层的底面与所述发射区的顶面接触。
CN202111297258.9A 2021-11-02 2021-11-02 Igbt器件及其制造方法 Pending CN116072719A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111297258.9A CN116072719A (zh) 2021-11-02 2021-11-02 Igbt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111297258.9A CN116072719A (zh) 2021-11-02 2021-11-02 Igbt器件及其制造方法

Publications (1)

Publication Number Publication Date
CN116072719A true CN116072719A (zh) 2023-05-05

Family

ID=86177449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111297258.9A Pending CN116072719A (zh) 2021-11-02 2021-11-02 Igbt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116072719A (zh)

Similar Documents

Publication Publication Date Title
US10074743B2 (en) Trench MOSFET shield poly contact
US6238981B1 (en) Process for forming MOS-gated devices having self-aligned trenches
JP5118270B2 (ja) 埋め込みゲートを有するｍｏｓゲート装置
KR100415490B1 (ko) 파워 모스 소자 및 그 제조 방법
KR100442881B1 (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
US20090085099A1 (en) Trench mosfet and method of manufacture utilizing three masks
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
CN111933716A (zh) Ldmos晶体管及其制造方法
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
CN112435928B (zh) 一种屏蔽栅功率器件及其制备方法
CN113809148B (zh) 功率元件及其制造方法
CN113809162B (zh) 功率元件
TWI812995B (zh) SiC MOSFET器件的製造方法
CN116072719A (zh) Igbt器件及其制造方法
CN104425344A (zh) 半导体结构及其形成方法
KR20230093335A (ko) 반도체 구조 및 반도체 구조의 제조 방법
CN113284944A (zh) 嵌埋式柵极顶面接触的场效晶体管结构及其制造方法
US6992352B2 (en) Trenched DMOS devices and methods and processes for making same
CN114512403A (zh) 半导体器件的制造方法
CN115424935B (zh) 半导体器件的制备方法
RU2810689C1 (ru) Полупроводниковая структура и способ ее изготовления
CN115132846B (zh) 一种复合功率器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination