CN116053215A - 一种新型芯片保护环结构 - Google Patents
一种新型芯片保护环结构 Download PDFInfo
- Publication number
- CN116053215A CN116053215A CN202211656513.9A CN202211656513A CN116053215A CN 116053215 A CN116053215 A CN 116053215A CN 202211656513 A CN202211656513 A CN 202211656513A CN 116053215 A CN116053215 A CN 116053215A
- Authority
- CN
- China
- Prior art keywords
- layer
- guard ring
- metal
- layers
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 104
- 239000002184 metal Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 212
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种新型芯片保护环结构，保护环围绕设于芯片上的电路区域外侧，包括第一保护环段和第二保护环段，第一保护环段位于第一子电路区域的对应侧，自下而上包括相连位于衬底的有源区上的第一绝缘层、第一过孔层和第一金属层，第二保护环段自下而上包括相连位于衬底的有源区上的第二过孔层和第二金属层，第一过孔层、第一金属层与第二过孔层、第二金属层对应相连，第一绝缘层与第二过孔层通过各自的侧壁相紧密接触，以使来源于第二子电路区域的噪音电流在沿第二金属层流至第一金属层时，被第一绝缘层阻断向下流至衬底的通路，从而不会对芯片中的模拟电路或/和射频电路等敏感器件性能造成破坏，同时又起到应力保护和阻挡水汽的作用。
Description
技术领域
本发明涉及半导体集成电路工艺技术领域，尤其涉及一种新型芯片保护环结构。
背景技术
请参阅图1。随着集成电路技术的发展，大多数半导体集成电路制造商都会在半导体芯片10外围设置保护环13。保护环13围绕在芯片10的电路区域15周围，并与芯片10接触。保护环13一般由介于芯片10和划片槽之间的内、外两圈保护环12、11组成，可防止水分、腐蚀性气体以及化学品渗透到芯片中。
请参阅图2。传统的芯片保护环13结构，一般是由有源区19、过孔20、通孔22和金属层21等层次按照一定的设计规则叠加组成的图形结构。其中，保护环13中的过孔20、通孔22和金属层21位于氧化层中，金属层21上还可设有钝化层，从而像一圈堤坝，把芯片10围在圈内保护起来。保护环13的主要作用是防止芯片10在切割的时候受到机械应力损伤，以及一些衍生作用：例如，把保护环13接地，可以屏蔽芯片10外的干扰；还可以防止潮气从侧面断口侵入芯片10。
芯片10上的焊盘14通常沿着芯片10上电路区域15的外边缘设置，因而与保护环13很接近。对于常见的保护环13而言，来源于电路区域15中数字电路17的电源输入信号线或者信号输出焊盘的噪音电流，会通过保护环13传播，并可能会通过导电的过孔20向下进入到敏感的模拟或/和射频电路16等器件附近的衬底18中，因而可能会对敏感器件的性能造成不利影响。
针对上述问题，现有的改进方法是，通过在靠近模拟或/和射频电路16等敏感器件侧的内保护环12上形成两个断口，形成一段独立的内保护环段，进一步还可将该段保护环通过互连线耦合至独立的地，或者干脆在靠近敏感器件侧形成内保护环的开口，来降低噪音电流的干扰。但此类结构会使得芯片10内部的氧化层通过未形成完整封闭的保护环13结构，而与两圈保护环12、11之间的氧化层相串通。这样，一旦在外圈保护环11有破损的情况下，就可能会与周边环境串通，导致不能有效阻挡水汽进入芯片10内部的情况。因此，此类改进的保护环13结构，或多或少都是以牺牲保护环13的连续性所产生的湿气阻挡效果为代价的。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种新型芯片保护环结构。
为实现上述目的，本发明的技术方案如下：
一种新型芯片保护环结构，所述保护环围绕设于芯片上位于中部的电路区域和位于所述电路区域外侧的划片槽之间的介质层中，所述电路区域中包括位于所述芯片的不同侧上的第一子电路区域和第二子电路区域，所述保护环包括相连为环状的第一保护环段和第二保护环段，所述第一保护环段位于所述第一子电路区域的对应侧，所述第一保护环段自下而上包括相连位于衬底的有源区上的第一绝缘层、第一过孔层和第一金属层，所述第二保护环段自下而上包括相连位于所述衬底的所述有源区上的第二过孔层和第二金属层；其中，所述第一过孔层、所述第一金属层与所述第二过孔层、所述第二金属层对应相连，所述第一绝缘层与所述第二过孔层通过各自的侧壁相紧密接触，以使来源于所述第二子电路区域的噪音电流在沿所述第二金属层流至所述第一金属层时，被所述第一绝缘层阻断向下流至所述衬底的通路。
进一步地，所述保护环并列设置多个。
进一步地，所述第一绝缘层、所述第一过孔层和所述第二过孔层自内向外对应设置多道。
进一步地，所述衬底包括P-型衬底，所述P-型衬底上还设有P阱，P+型的所述有源区位于所述P阱上。
进一步地，所述第一绝缘层自下而上包括第一氧化物层、第一半导体层和第一氮化物层的叠层结构，所述第一氧化物层相连位于所述有源区上，所述第一氮化物层连接所述第一过孔层。
进一步地，所述第一氧化物层、所述第一半导体层和所述第一氮化物层与所述电路区域中设有的栅极结构中的栅氧层、栅极层和氮化物层位于对应的工艺层次上。
进一步地，所述第一金属层自下而上包括多层第一金属互连线条层，和连接位于相邻两层所述第一金属互连线条层之间的第一通孔层，所述第二金属层自下而上包括多层第二金属互连线条层，和连接位于相邻两层所述第二金属互连线条层之间的第二通孔层，所述第一金属互连线条层与所述第二金属互连线条层对应相连，所述第一通孔层与所述第二通孔层对应相连。
进一步地，所述第一金属互连线条层和所述第二金属互连线条层与所述电路区域中设有的金属互连层中的第三金属互连线条层位于对应的工艺层次上，所述第一通孔层和所述第二通孔层与所述金属互连层中位于相邻两层所述第三金属互连线条层之间的第三通孔层位于对应的工艺层次上。
进一步地，所述第一通孔层和所述第二通孔层自内向外对应设置多道。
进一步地，所述第一子电路区域设有模拟电路和射频电路中的至少一个，所述第二子电路区域设有包含电源输入信号线和信号输出焊盘的数字电路。
由上述技术方案可以看出，本发明通过在设有模拟电路或/和射频电路的敏感器件侧(第一子电路区域)，将位于衬底上的保护环设计成自下而上具有阱区、有源区、第一绝缘层、第一过孔层和第一金属层形式的多层结构，实现既不影响保护环本身的防切割应力的作用，又能依靠位于介质层中完整无漏洞的金属墙(第一过孔层和第一金属层)有效阻挡水汽进入芯片内部。同时，本发明的新型芯片保护环结构，通过在第一过孔层与有源区之间设置不导电的第一绝缘层，使第一过孔层与有源区之间因绝缘而不能形成接地状态，因此可以阻止噪音电流向下流入到敏感器件附近的衬底中，从而不会对芯片中的模拟电路或/和射频电路等敏感器件性能造成破坏。
附图说明
图1为一种传统芯片保护环的平面结构示意图；
图2为图1中A-A向的保护环剖面结构示意图；
图3为本发明一较佳实施例的一种新型芯片保护环结构的平面示意图；
图4为图3中B-B向的新型芯片保护环结构的剖面示意图；
图5为图3中C-C向的新型芯片保护环结构的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
请参阅图3，图3为本发明一较佳实施例的一种新型芯片保护环结构的平面示意图。如图3所示，本发明的一种新型芯片保护环结构，包括设于芯片200上并位于电路区域205和划片槽之间的保护环203。其中，电路区域205位于芯片200的中部，保护环203围绕在电路区域205的外侧，并位于划片槽的内侧。保护环203形成封闭的环状结构，并与电路区域205中的电路器件共同位于芯片200上的介质层中。
请参阅图4-图5。整个芯片200可建立在衬底208上，衬底208可以是常规半导体衬底208，例如硅衬底208，锗衬底208，锗硅衬底208等。衬底208可包括P-型衬底208。在P-型衬底208中还可设有P阱209；P阱209上可设有P+型的有源区210。保护环203建立在衬底208上，并与P+型的有源区210相连形成本发明一体式的保护环203结构。
请参阅图3。电路区域205中包括位于芯片200的不同侧上的第一子电路区域206和第二子电路区域207。其中，第一子电路区域206可设有模拟电路或/和射频电路。第二子电路区域207可设有包含电源输入信号线和信号输出焊盘的数字电路。电路区域205中的各电路在芯片200表面上分别设有焊盘204，且焊盘204通常沿着芯片200的外边缘设置，与保护环203很接近，因而容易产生串扰。
在一些实施例中，保护环203可在电路区域205的外侧并列设置多个。例如，保护环203可并列设置两个，包括位于内侧的一个内保护环202，和位于内保护环202外侧的一个外保护环201，从而可对芯片200上的电路区域205形成双重保护。
保护环203包括相连的第一保护环段2031和第二保护环段2032。第一保护环段2031和第二保护环段2032采用首尾相连方式，形成环状结构。其中，第一保护环段2031位于第一子电路区域206的对应侧，第二保护环段2032连接位于第一子电路区域206两侧以外的保护环203位置上。
当保护环203设有多道时，例如设有内保护环202和外保护环201等时，每个保护环203上都将具有位置对应的第一保护环段2031和第二保护环段2032。
请参阅图4，其显示了第一保护环段2031的剖面结构。第一保护环段2031位于第一子电路区域206外侧的衬底208上。第一保护环段2031可自下而上包括相连位于P-衬底208的P+有源区210上的第一绝缘层211、第一过孔层212和第一金属层215。
请参阅图5，其显示了第二保护环段2032的剖面结构。第二保护环段2032同样位于衬底208上，并连接位于第一保护环段2031的两端上。即第二保护环段2032需要避开第一子电路区域206进行设置，并围绕在除第一子电路区域206以外的包括第二子电路区域207在内的电路区域205中的其他电路区域的外侧上。第二保护环段2032可自下而上包括相连位于P-衬底208的P+有源区210上的第二过孔层217和第二金属层220。
其中，第一保护环段2031上的第一过孔层212与第二保护环段2032上的第二过孔层217对应形成连接。第一保护环段2031上的第一金属层215与第二保护环段2032上的第二金属层220对应形成连接。并且，第一绝缘层211与第二过孔层217通过各自的侧壁相紧密接触。
从而，在芯片200的电路区域205与划片槽之间，就形成了由连接在衬底208上的保护环203(第一保护环段2031和第二保护环段2032)构成的环状堤坝，实现对芯片200的有效保护，包括能够防止芯片200在切割的时候受到机械应力损伤，并可以通过接地屏蔽芯片200外的干扰，还可以防止潮气从侧面断口侵入芯片200。
同时，通过在第一保护环段2031上的第一过孔层212与有源区210之间设置不导电的第一绝缘层211，可以使第一过孔层212与有源区210之间因绝缘而不能形成接地状态，使来源于第二子电路区域207的噪音电流在沿第二金属层220流至第一子电路区域206的第一金属层215时，被第一绝缘层211阻断向下流至衬底208的通路。因此，可以阻止来源于数字电路的电源输入信号线或者信号输出焊盘(第二子电路区域207)的噪音电流向下流入到敏感的模拟或/和射频电路(第一子电路区域206)等器件附近的衬底208中，从而不会对芯片200中的模拟电路或/和射频电路等敏感器件性能造成破坏。
并且，本发明的新型保护环203结构，不以牺牲层间介质层的湿气阻挡效果为代价(与现有技术相比)，不会使芯片200内部的介质层(氧化层)通过未形成完整封闭的保护环203结构而与内、外两圈保护环202、201中间的介质层(氧化层)形成串通，也不会在外圈保护环201有破损的情况下与外部环境串通，因此不会降低层间介质层的湿气阻挡效果。
请参阅图4-图5。在一些实施例中，第一绝缘层211、第一过孔层212和第二过孔层217可自内向外对应设置多道。例如，图4-图5中示例性示出具有四道对应的第一绝缘层211、第一过孔层212和第二过孔层217的内保护环202结构，和具有两道对应的第一绝缘层211、第一过孔层212和第二过孔层217的外保护环201结构。
在一些实施例中，第一保护环段2031上的第一绝缘层211可自下而上包括第一氧化物层、第一半导体层和第一氮化物层的叠层结构。其中，第一氧化物层相连位于有源区210上；第一氮化物层连接第一过孔层212。
进一步地，第一氧化物层、第一半导体层和第一氮化物层与电路区域205中设有的栅极结构中的栅氧层、栅极层和氮化物层位于对应的工艺层次上。
在一些实施例中，第一氧化物层材料可包括氧化硅、氮氧化硅、氧化铪等材料。
在一些实施例中，第一半导体层材料可包括多晶硅等材料。
在一些实施例中，第一氮化物层材料可包括氮化硅等材料。
在一些实施例中，第一过孔层212和第二过孔层217可包括钨过孔、铝过孔、铜过孔或合金过孔等。
请参阅图4-图5。在一些实施例中，第一金属层215可自下而上包括多层第一金属互连线条层214，和连接位于相邻两层第一金属互连线条层214之间的第一通孔层213。第二金属层220可自下而上包括多层第二金属互连线条层219，和连接位于相邻两层第二金属互连线条层219之间的第二通孔层218。例如，图4-图5中示例性示出具有三层第一金属互连线条层214和第二金属互连线条层219的结构，以及内保护环202上具有的位于相邻两层第一金属互连线条层214/第二金属互连线条层219之间的四个第一通孔层213/第二通孔层218，和外保护环201上具有的位于相邻两层第一金属互连线条层214/第二金属互连线条层219之间的两个第一通孔层213/第二通孔层218。
在一些实施例中，第一金属层215/第二金属层220的最上层第一金属互连线条层214/第二金属互连线条层219上，还可进一步设有第一顶层金属互连线条层217/第二顶层金属互连线条层222，以及连接位于最上层第一金属互连线条层214/第二金属互连线条层219与第一顶层金属互连线条层217/第二顶层金属互连线条层222之间的第一顶层通孔层216/第二顶层通孔层221等。第一顶层金属互连线条层217/第二顶层金属互连线条层222可用于形成焊盘204结构。
其中，第一金属互连线条层214与第二金属互连线条层219对应相连，第一通孔层213与第二通孔层218对应相连。以及第一顶层金属互连线条层217与第二顶层金属互连线条层222对应相连，第一顶层通孔层216与第二顶层通孔层221对应相连。从而与第一绝缘层211、第一过孔层212和第二过孔层217共同构成封闭的保护环203结构。
进一步地，第一金属互连线条层214和第二金属互连线条层219与电路区域205中设有的金属互连层中的第三金属互连线条层位于对应的工艺层次上，第一通孔层213和第二通孔层218与金属互连层中位于相邻两层第三金属互连线条层之间的第三通孔层位于对应的工艺层次上。
进一步地，第一顶层金属互连线条层217和第二顶层金属互连线条层222与电路区域205中的最上层第三金属互连线条层上设有的第三顶层金属互连线条层位于对应的工艺层次上，第一顶层通孔层216和第二顶层通孔层221与位于最上层第三金属互连线条层和第三顶层金属互连线条层之间的第三顶层通孔层位于对应的工艺层次上。
在一些实施例中，第一金属互连线条层214和第二金属互连线条层219、第一顶层金属互连线条层217和第二顶层金属互连线条层222可采用铜、铝等金属制作。
在一些实施例中，第一通孔层213和第二通孔层218、第一顶层通孔层216和第二顶层通孔层221可采用钨通孔、铜通孔、铝通孔或合金通孔等。
介质层材料可包括氧化硅、氮氧化硅、氧化铪等。
从而，本发明的新型芯片保护环203结构中的有源区210、第一绝缘层211、第一过孔层212/第二过孔层217和第一金属层215/第二金属层220等，可与电路区域205中对应位于相同工艺层次上的有源区210、栅极结构、过孔结构以及金属互连层结构等采用相同工艺和材料，同步制作形成(当然，其中第一绝缘层211中的多晶硅层(第一半导体层)可省略进行掺杂的工艺步骤)。
综上，本发明通过在设有模拟电路或/和射频电路的敏感器件侧(第一子电路区域206)，将位于衬底208上的保护环203设计成自下而上具有阱209区、有源区210、第一绝缘层211、第一过孔层212和第一金属层215形式的多层结构，实现既不影响保护环203本身的防切割应力的作用，又能依靠位于介质层中完整无漏洞的金属墙(第一过孔层212和第一金属层215)有效阻挡水汽进入芯片200内部。同时，本发明的新型芯片保护环203结构，通过在第一过孔层212与有源区210之间设置不导电的第一绝缘层211，使第一过孔层212与有源区210之间因绝缘而不能形成接地状态，因此可以阻止噪音电流向下流入到敏感器件附近的衬底208中，从而不会对芯片200中的模拟电路或/和射频电路等敏感器件性能造成破坏。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (10)
1.一种新型芯片保护环结构，其特征在于，所述保护环围绕设于芯片上位于中部的电路区域和位于所述电路区域外侧的划片槽之间的介质层中，所述电路区域中包括位于所述芯片的不同侧上的第一子电路区域和第二子电路区域，所述保护环包括相连为环状的第一保护环段和第二保护环段，所述第一保护环段位于所述第一子电路区域的对应侧，所述第一保护环段自下而上包括相连位于衬底的有源区上的第一绝缘层、第一过孔层和第一金属层，所述第二保护环段自下而上包括相连位于所述衬底的所述有源区上的第二过孔层和第二金属层；其中，所述第一过孔层、所述第一金属层与所述第二过孔层、所述第二金属层对应相连，所述第一绝缘层与所述第二过孔层通过各自的侧壁相紧密接触，以使来源于所述第二子电路区域的噪音电流在沿所述第二金属层流至所述第一金属层时，被所述第一绝缘层阻断向下流至所述衬底的通路。
2.根据权利要求1所述的新型芯片保护环结构，其特征在于，所述保护环并列设置多个。
3.根据权利要求1所述的新型芯片保护环结构，其特征在于，所述第一绝缘层、所述第一过孔层和所述第二过孔层自内向外对应设置多道。
4.根据权利要求1所述的新型芯片保护环结构，其特征在于，所述衬底包括P-型衬底，所述P-型衬底上还设有P阱，P+型的所述有源区位于所述P阱上。
5.根据权利要求1所述的新型芯片保护环结构，其特征在于，所述第一绝缘层自下而上包括第一氧化物层、第一半导体层和第一氮化物层的叠层结构，所述第一氧化物层相连位于所述有源区上，所述第一氮化物层连接所述第一过孔层。
6.根据权利要求5所述的新型芯片保护环结构，其特征在于，所述第一氧化物层、所述第一半导体层和所述第一氮化物层与所述电路区域中设有的栅极结构中的栅氧层、栅极层和氮化物层位于对应的工艺层次上。
7.根据权利要求1所述的新型芯片保护环结构，其特征在于，所述第一金属层自下而上包括多层第一金属互连线条层，和连接位于相邻两层所述第一金属互连线条层之间的第一通孔层，所述第二金属层自下而上包括多层第二金属互连线条层，和连接位于相邻两层所述第二金属互连线条层之间的第二通孔层，所述第一金属互连线条层与所述第二金属互连线条层对应相连，所述第一通孔层与所述第二通孔层对应相连。
8.根据权利要求7所述的新型芯片保护环结构，其特征在于，所述第一金属互连线条层和所述第二金属互连线条层与所述电路区域中设有的金属互连层中的第三金属互连线条层位于对应的工艺层次上，所述第一通孔层和所述第二通孔层与所述金属互连层中位于相邻两层所述第三金属互连线条层之间的第三通孔层位于对应的工艺层次上。
9.根据权利要求7所述的新型芯片保护环结构，其特征在于，所述第一通孔层和所述第二通孔层自内向外对应设置多道。
10.根据权利要求1所述的新型芯片保护环结构，其特征在于，所述第一子电路区域设有模拟电路和射频电路中的至少一个，所述第二子电路区域设有包含电源输入信号线和信号输出焊盘的数字电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211656513.9A CN116053215A (zh) | 2022-12-22 | 2022-12-22 | 一种新型芯片保护环结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211656513.9A CN116053215A (zh) | 2022-12-22 | 2022-12-22 | 一种新型芯片保护环结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116053215A true CN116053215A (zh) | 2023-05-02 |
Family
ID=86117348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211656513.9A Pending CN116053215A (zh) | 2022-12-22 | 2022-12-22 | 一种新型芯片保护环结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116053215A (zh) |
-
2022
- 2022-12-22 CN CN202211656513.9A patent/CN116053215A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673154B2 (en) | Semiconductor device | |
| EP2342746B1 (en) | Integrated circuit with interrupted seal ring | |
| US7652344B2 (en) | Semiconductor device | |
| US7138702B2 (en) | Integrated circuit chip | |
| JP5064431B2 (ja) | 集積回路のシールリング構造 | |
| JP4689244B2 (ja) | 半導体装置 | |
| US20130285057A1 (en) | Semiconductor device | |
| US9640489B2 (en) | Seal ring structure with capacitor | |
| US20040217477A1 (en) | RF seal ring structure | |
| US8710616B2 (en) | Die seal ring | |
| CN116053215A (zh) | 一种新型芯片保护环结构 | |
| US11448318B2 (en) | Seal ring structure | |
| JP2011082541A (ja) | 半導体装置 | |
| US20230387040A1 (en) | Semiconductor wafer including chip guard | |
| TWI845672B (zh) | 封裝環結構 | |
| US20230238335A1 (en) | Semiconductor chip including a chip guard | |
| US20040036120A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |