CN115966514A - 一种半导体载板的制备方法 - Google Patents
一种半导体载板的制备方法 Download PDFInfo
- Publication number
- CN115966514A CN115966514A CN202310257489.XA CN202310257489A CN115966514A CN 115966514 A CN115966514 A CN 115966514A CN 202310257489 A CN202310257489 A CN 202310257489A CN 115966514 A CN115966514 A CN 115966514A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- carrier plate
- semiconductor carrier
- copper interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 200
- 229910052802 copper Inorganic materials 0.000 claims abstract description 200
- 239000010949 copper Substances 0.000 claims abstract description 200
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 10
- 238000010030 laminating Methods 0.000 claims abstract description 9
- 238000010019 resist printing Methods 0.000 claims abstract description 8
- 238000000227 grinding Methods 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 25
- 238000009713 electroplating Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 13
- 238000003825 pressing Methods 0.000 claims description 12
- 238000005553 drilling Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 229910000831 Steel Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000010959 steel Substances 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 5
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000011179 visual inspection Methods 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007689 inspection Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 description 16
- 230000001680 brushing effect Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 229910001285 shape-memory alloy Inorganic materials 0.000 description 3
- -1 this Chemical compound 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005201 scrubbing Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体载板的制备方法，包括：半导体载板预处理，预处理之后的半导体载板中包括填充在通孔中的载板铜层；在载板铜层上通过刻蚀方法形成M层铜互连层；第M层铜互连层形成之前，在第M‑1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M‑1层铜互连层的上表面齐平；在铜互连层上进行阻焊印刷；对半导体载板进行后处理。本发明提供的一种半导体载板的制备方法，采用刻蚀方法形成铜互连层，减少镭射加工需求，降低设备投入成本，提高半导体载板的线路良率。
Description
技术领域
本发明涉及半导体载板领域，尤其涉及一种半导体载板的制备方法。
背景技术
半导体载板作为半导体芯片的封装材料，在芯片测试和组装中起到非常重要的作用，半导体载板不仅起到保护芯片和增强导热性的作用，也可以连通外部的电路与芯片内部以达到固定连通芯片的作用。
在半导体载板制备过程中，需要形成多层的铜互连层，以实现连通外部电路和内部芯片的功能。现有技术中在形成铜互连层的时候需要使用到镭射钻孔+电镀填孔工艺，镭射机为高技术设备，设备价格高，采用镭射钻孔方法形成通孔无疑会在增加半导体载板的成本，因此更换新的工艺方案减少镭射，以降低成本成为半导体载板的设计需求。
同时，随着半导体产品对集成度的要求越来越高，铜互连层的尺寸也越来越小，如何在半导体载板中形成尺寸小且精度高的互连结构也成为了本领域技术人员的研究热点。
发明内容
本发明旨在至少在一定程度上解决相关技术中的问题之一。为此，本发明的目的在于提供一种半导体载板的制备方法，采用刻蚀方法形成铜互连层，减少镭射加工需求，降低设备投入成本，提高半导体载板的线路良率。
为了实现上述目的，本申请采用如下技术方案：一种半导体载板的制备方法，包括：
半导体载板预处理，预处理之后的半导体载板中包括填充在通孔中的载板铜层；
在载板铜层上通过刻蚀方法形成M层铜互连层；第M层铜互连层形成之前，在第M-1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M-1层铜互连层的上表面齐平；M为大于1的整数；
在铜互连层上进行阻焊印刷；
对半导体载板进行后处理。
进一步的，在载板铜层上形成M层铜互连层，具体包括：
S21：形成第一层铜互连层：在半导体载板表面形成底铜层，在底铜层上沉积干膜，对干膜进行曝光显影，形成第一层铜互连层的缺口，对缺口进行电镀填孔，去除干膜，去除第一层铜互连层之外的底铜层，形成位于载板铜层上的第一层铜互连层；
S22：在第一层铜互连层上压合绝缘介质层，在绝缘介质层上形成底铜层，在底铜层上沉积干膜，对干膜进行曝光显影，形成第二层铜互连层的缺口，对缺口进行电镀填孔，去除干膜，去除第二层铜互连层之外的底铜层，形成位于第一层铜互连层上的第二层铜互连层；
重复S21-S22，依次形成第M层铜互连层。
进一步的，所述底铜层的制备方法包括：采用化学沉积法在半导体载板表面沉积第一底铜层；采用电镀沉铜的方法在半导体载板表面沉积第二底铜层，所述第一底铜层和第二底铜层共同形成底铜层。
进一步的，每一层的铜互连层形成之后，均需要进行AOI检测。
进一步的，在铜互连层上压合绝缘介质层，包括：
将绝缘缓存层、半导体载板和绝缘介质层进行压合，其中，在压合过程中，绝缘缓存层和绝缘介质层位于半导体载板的两侧，且绝缘缓存层远离半导体载板的一侧与整平钢板抵接；压合后的半导体载板一侧为表面齐平的绝缘缓存层，另一侧为绝缘介质层；
夹紧压合后的半导体载板，对绝缘介质层进行磨板；
磨板之后去除绝缘缓存层。
进一步的，对绝缘介质层进行磨板：在磨板溶液中对半导体载板进行磨板，在磨板过程中调整磨板机的电流，确保半导体载板中各个区域所受到的压力相同。
进一步的，所述磨板溶液中包括磨粒，所述磨粒为金刚砂。
进一步的，所述磨板溶液中包括用于散热的导热绝缘化合物。
进一步的，半导体载板预处理包括：开料，烤板，钻孔，化学沉铜，电镀沉铜。
进一步的，对半导体载板进行后处理包括：阻焊开窗，化学机械抛光，表面处理，锣板，电测，目检。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：本申请在载板铜层上通过刻蚀方法形成M层铜互连层；且第M层铜互连层形成之前，在第M-1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M-1层铜互连层的上表面齐平，通过刻蚀方法形成铜互连层，不再需要对半导体载板进行镭射钻孔，使得刻蚀方法不仅能够形成尺寸更小的填充铜的缺口，且避免了镭射的加工需求，能够降低设备投入成本，提高半导体载板的线路良率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为实施例2中预处理之后的半导体载板；
图2为实施例2中形成第一层铜互连层缺口的示意图；
图3为实施例2对第一层铜互连层缺口进行电镀沉铜的示意图；
图4为实施例2中形成第一层铜互连层的示意图；
图5为实施例2中压合绝缘介质层的示意图；
图6为实施例2中形成第二层铜互连层缺口的示意图；
图7为实施例2对第二层铜互连层缺口进行电镀沉铜的示意图；
图8为实施例2中形成第二层铜互连层的示意图；
图9为实施例2中阻焊印刷的示意图；
图10为实施例2中最终形成的半导体载板；
附图标号：1、载板铜层；2、干膜；3、底铜层；4、第一层铜互连层的缺口；5、第一层铜互连层；6、第二层铜互连层的缺口；7、第二层铜互连层；8、阻焊印刷层；9、绝缘介质层。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。以下描述中，需要理解的是，“前”、“后”、“上”、“下”、“左”、“右”、“纵”、“横”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“头”、“尾”等指示的方位或位置关系为基于附图所示的方位或位置关系、以特定的方位构造和操作，仅是为了便于描述本技术方案，而不是指示所指的机构或元件必须具有特定的方位，因此不能理解为对本发明的限制。
还需要说明的是，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。当一个元件被称为在另一元件“上”或“下”时，该元件能够“直接地”或“间接地”位于另一元件之上，或者也可能存在一个或更多个居间元件。术语“第一”、“第二”、“第三”等仅是为了便于描述本技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括一个或者更多个该特征。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、机构、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
实施例1请参阅附图1-10，本申请提供的一种半导体载板的制备方法，包括：
半导体载板预处理，预处理之后的半导体载板中包括填充在通孔中的载板铜层1。具体的，预处理包括：开料，烤板，钻孔，化学沉铜，电镀沉铜。
在载板铜层1上通过刻蚀方法形成M层铜互连层；第M层铜互连层形成之前，在第M-1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M-1层铜互连层的上表面齐平；M为大于1的整数；
在铜互连层上进行阻焊印刷；
对半导体载板进行后处理；具体的，后处理包括：阻焊开窗，化学机械抛光，表面处理，锣板，电测，目检。
本申请在载板铜层1上通过刻蚀方法形成M层铜互连层；且第M层铜互连层形成之前，在第M-1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M-1层铜互连层的上表面齐平，通过刻蚀方法形成铜互连层，不再需要对半导体载板进行镭射钻孔，使得刻蚀方法不仅能够形成尺寸更小的填充铜的缺口，且避免了镭射的加工需求，能够降低设备投入成本，提高半导体载板的线路良率。
实施例2请参阅附图1-10，本申请提供的一种半导体载板的制备方法，包括：
S1：半导体载板预处理，如图1所示，预处理之后的半导体载板中包括填充在通孔中的载板铜层1。具体的，预处理包括：
开料：将大的板料切割成生产适合的尺寸。
烤板：将板料烘烤，使板尺寸稳定，板料干燥。
钻孔：将待加工的板料用机械钻的方式，钻出所需要导通的通孔或不需要导通的散热孔。
沉铜，在钻孔的板料上用化学沉积方法在板面及孔内沉积上一层薄薄的铜。
电镀沉铜：将板料表面及金属孔铜加厚，以便实现较强导通性能及其他功能。
S2：在载板铜层1上通过刻蚀方法形成M层铜互连层；第M层铜互连层形成之前，在第M-1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M-1层铜互连层的上表面齐平；M为大于1的整数。
本申请中M层铜互连层可以形成在载板铜层的一侧，也可以同时形成在载板铜层的两侧，具体根据产品设计需求来确定，本申请附图以形成在载板铜层的两侧为例进行说明，且两侧的铜互连层和绝缘介质层的形成方法均相同，在实际操作中，可以先在一侧形成铜互连层和绝缘介质层，再在另一侧形成铜互连层和绝缘介质层，重复形成的方法均相同。
具体包括：
S21：形成第一层铜互连层5：采用化学沉积法在半导体载板表面沉积第一底铜层；采用电镀沉铜的方法在半导体载板表面沉积第二底铜层，第一底铜层和第二底铜层共同形成底铜层3。在底铜层3上沉积干膜2，对干膜2进行曝光显影，形成第一层铜互连层的缺口4，如图2所示。注意：这里的第一层铜互连层的缺口与载板中通孔以及通孔内的载板铜层1相对应；对缺口进行电镀填孔，如图3所示。去除干膜2，去除第一层铜互连层5之外的底铜层3，即去除载板铜层1之外的底铜层3，形成位于载板铜层1上的第一层铜互连层5，如图4所示；进行AOI检测。
本申请中第一层铜互连层5是由第一底铜层、第二底铜层以及电镀填孔之后的铜层共同形成的。本申请中之所以需要先形成底铜层3，其作用一是为了形成去除干膜2时的刻蚀阻挡层，在去除干膜2的时候，可以采用对干膜2具有溶解作用，但对铜层没有影响的刻蚀液进行刻蚀，这样可以有效去除干膜2；其作用二是为了对第一层铜互连层的缺口4进行电镀沉铜的时候，电镀铜层可以沉积在底铜层3上，相同材质的结合力更加牢固。
本申请中底铜层3采用先化学沉铜，再电镀沉铜工艺，是因为预处理之后的载板表面粗糙度较大，先采用化学沉铜方法可以在粗糙度较大的载板上形成齐平的第一铜层，这样电镀沉铜的时候，在可以确保底铜层3表面的平整度。
S22：在第一层铜互连层5上压合绝缘介质层9，如图5所示。在绝缘介质层9上形成底铜层3，在底铜层3上沉积干膜2，对干膜2进行曝光显影，形成第二层铜互连层的缺口6，如图6所示。对第二层铜互连层的缺口6进行电镀沉铜，如图7所示。去除干膜2，去除第二层铜互连层7之外的底铜层3，形成位于第一层铜互连层5上的第二层铜互连层7；如图8所示。进行AOI检测。
S23：重复上述步骤S21-S22，依次形成第M层铜互连层。
本步骤中在第一层铜互连层或其他铜互连层上压合绝缘介质层的步骤，具体包括：
S221：将绝缘缓存层、半导体载板和绝缘介质层进行压合，其中，在压合过程中，绝缘缓存层和绝缘介质层位于半导体载板的两侧，且绝缘缓存层远离半导体载板的一侧与整平钢板抵接，具体的，在压合过程中，自上而下的叠板方式为：整平钢板+绝缘缓存层+半导体载板+PI型离型膜，将上述叠板放入具有蓝波段的高导热性快压机内进行压合，压合时间8min。
本申请中绝缘缓存层厚度30μm，80摄氏度在560纳米的蓝波段环境内，为半熔融状态；压合过程中随着温度升高，半熔融状态的绝缘缓存层固化，形成与半导体载板贴合的绝缘缓存层。如此一来，压合完成之后的半导体载板的一侧为表面齐平的绝缘缓存层，另一侧为绝缘介质层，绝缘介质层为树脂材料固化形成，其表面平整性小于绝缘缓存层的表面平整性。
本申请中绝缘缓存层中可以添加记忆合金材料，使得压合过程中，绝缘缓存层与半导体载板的表面完全贴合，且远离半导体载板的表面在整平钢板的作用下，固化为平整度较好的光滑表面。
S222：将压合后的半导体载板夹紧，即将半导体载板中绝缘缓存层和侧壁固定夹紧，采用陶瓷磨刷轮对绝缘介质层进行磨板，使得绝缘介质层表面被磨平，并露出铜互连层。
S223：磨板之后去除绝缘缓存层，即可形成位于铜互连层中，且与铜互连层表面齐平的绝缘介质层。
本申请中绝缘缓存层材质包含流平剂和记忆合金材料，例如聚二甲基硅氧烷及改性聚二甲基硅氧烷类的流平剂，氧化钛合金等记忆合金材料。在去除绝缘缓存层的时候，只需要将包含绝缘缓存层的半导体载板浸泡在酰胺类溶剂中，即可轻松撕掉绝缘缓存层。
需要说明的是，若本申请中半导体载板的两侧均需要压合形成绝缘介质层，在可以按照上述步骤在一侧形成绝缘介质层之后，再在另一侧压合形成绝缘介质层，并对绝缘介质层进行磨板。本申请借助绝缘缓存层的目的是为了提高半导体载板的表面平整性，由于绝缘缓存层在压合过程中远离半导体载板的一侧与整平钢板抵接，使得绝缘换层层靠近半导体载板的一侧与载板贴合，远离载板的一侧表面平整，为后续磨板工艺提供了一个平整的基准，在载板一侧平整的基础上进行磨板，才能得到另一侧平整的绝缘介质层，若载板一侧不平整，则通过磨板工艺无法获得另一侧平整的绝缘介质层。通过本申请上述方法压合和磨板绝缘介质层之后，可以将绝缘介质层的表面平整度极差控制在1μm以内。
进一步的，本申请中磨板针对的是绝缘介质层，绝缘介质层是由树脂固化形成，在磨板过程中陶瓷磨刷轮对树脂的拉扯作用，可能使得树脂发生裂纹，进而影响半导体载板的可靠性；同时，在磨板过程中，若陶瓷磨刷轮在同一位置处长时间磨板，则会导致该树脂处温度升高，也会影响半导体载板的可靠性。为了避免半导体载板发生可靠性风险，本申请磨板工艺具体包括：
在磨板过程中实时调整陶瓷磨刷轮的电流，确保半导体载板中各个区域所受到的压力相同。在实际操作中，可以在陶瓷磨刷轮处设置压力传感器，压力传感器可以实时监测陶瓷磨刷轮与载板之间的压力，陶瓷磨刷轮上施加的电流越大，则其对载板的压力也会越大，通过实时监测压力传感器反馈的压力，对应实时调整陶瓷磨刷轮的控制电流，确保陶瓷磨刷轮对载板的压力处处相同，这样可以避免陶瓷磨刷轮对局部区域树脂作用力过大或过小，提高产品可靠性。
为了防止磨板过程中局部温度过高，本申请在磨板溶液中对半导体载板进行磨板，磨板溶液为液体，在磨板过程中，磨板溶液流动可以带走摩擦产生的热量，避免局部温度过高。
进一步的，本申请磨板溶液中包括用于散热的导热绝缘化合物，导热绝缘化合物例如可以为六方氮化硼，其具有良好的导热性能，在磨板过程中，导热绝缘化合物可以及时带走磨板所产生的热量，避免局部温度过高。
进一步的，本申请磨板溶液中包括磨粒，磨粒可以为金刚砂等硬度较大的磨粒，在陶瓷磨刷轮对载板进行磨板过程中，磨粒在陶瓷磨刷轮作用下，也会与载板接触摩擦，使得磨板速度加快。
值得说明的是，本申请中磨板速度需要尽量快一些，快速切削磨板可以使得载板表面的一致性良好，避免局部区域磨板不均匀现象，为了实现快速切削磨板，本申请可以通过两种方式来加快磨板进程：第一种是增加陶瓷磨刷轮的控制电流，控制电流越大，则陶瓷磨刷轮对载板的压力越大，切削磨板速度越快。第二种是在磨板溶液中增加硬度较大的磨粒，磨粒与载板的硬度差越大，其对载板的切削磨板作用力越大，越能使得磨板速度加快。
快速切削磨板除了增加载板表面一致性以外，还能使得载板表面保持一定的粗糙度，通常情况下，磨粒的硬度越大，其对载板表面的划痕也会相应明显，使得载板表面保持一定程度的粗糙度，在磨板之后需要对载板进行化学沉铜，一定的粗糙度可以使得铜层与载板之间的结合力增大，使得铜层更加稳定可靠。
S3：在铜互连层上进行阻焊印刷。
具体包括：如图9所示，假设M=2，则在第二层铜互连层7形成之后，直接进行阻焊印刷，形成位于第M层铜互连层上的阻焊印刷层8；将不许焊接或露出表面的铜互连层上盖上一层油墨，防止不需要焊接的金属面焊上锡。
S4：如图10所示，对半导体载板进行后处理；具体的，后处理包括：
化学机械抛光，对阻焊印刷层8进行平坦化处理。
表面处理：铜在空气中比较容易氧化而使得电性能变差，表面处理意义在于，在铜表面通过化学镀或电镀的方式形成一层薄薄的抗氧化而且具有可焊性的金属层。
锣板：将生产的较大尺寸半导体载板裁切成客户所需要的尺寸。
电测：利用铜的导通性能，通过输出电流测试产品是存在不导通的开路以及测试产品是否存在短路的问题。
目检：检查产品的外观缺陷并挑出。
最后再进行客户端焊接，即可得到最终的半导体载板产品。
本申请在载板铜层上通过刻蚀方法形成M层铜互连层；且第M层铜互连层形成之前，在第M-1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M-1层铜互连层的上表面齐平，通过刻蚀方法形成铜互连层，不再需要对半导体载板进行镭射钻孔，使得刻蚀方法不仅能够形成尺寸更小的填充铜的缺口，且避免了镭射的加工需求，能够降低设备投入成本，提高半导体载板的线路良率。
本申请本申请在磨板溶液中对半导体载板进行磨板，磨板溶液为液体，在磨板过程中，磨板溶液流动可以带走摩擦产生的热量，避免局部温度过高。本申请磨板溶液中包括用于散热的导热绝缘化合物，导热绝缘化合物具有良好的导热性能，在磨板过程中，导热绝缘化合物可以及时带走磨板所产生的热量，避免局部温度过高。本申请磨板溶液中包括磨粒，磨粒可以为金刚砂等硬度较大的磨粒，在陶瓷磨刷轮对载板进行磨板过程中，磨粒在陶瓷磨刷轮作用下，也会与载板接触摩擦，使得磨板速度加快。
可以理解的，以上实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。
Claims (10)
1.一种半导体载板的制备方法，其特征在于，包括：
半导体载板预处理，预处理之后的半导体载板中包括填充在通孔中的载板铜层；
在载板铜层上通过刻蚀方法形成M层铜互连层；第M层铜互连层形成之前，在第M-1层铜互连层上压合绝缘介质层，使得绝缘介质层的上表面与第M-1层铜互连层的上表面齐平；M为大于1的整数；
在铜互连层上进行阻焊印刷；
对半导体载板进行后处理。
2.根据权利要求1所述的一种半导体载板的制备方法，其特征在于，在载板铜层上形成M层铜互连层，具体包括：
S21：形成第一层铜互连层：在半导体载板表面形成底铜层，在底铜层上沉积干膜，对干膜进行曝光显影，形成第一层铜互连层的缺口，对缺口进行电镀填孔，去除干膜，去除第一层铜互连层之外的底铜层，形成位于载板铜层上的第一层铜互连层；
S21：在第一层铜互连层上压合绝缘介质层，在绝缘介质层上形成底铜层，在底铜层上沉积干膜，对干膜进行曝光显影，形成第二层铜互连层的缺口，对缺口进行电镀填孔，去除干膜，去除第二层铜互连层之外的底铜层，形成位于第一层铜互连层上的第二层铜互连层；
重复S21-S22，依次形成第M层铜互连层。
3.根据权利要求2所述的一种半导体载板的制备方法，其特征在于，所述底铜层的制备方法包括：采用化学沉积法在半导体载板表面沉积第一底铜层；采用电镀沉铜的方法在半导体载板表面沉积第二底铜层，所述第一底铜层和第二底铜层共同形成底铜层。
4.根据权利要求2所述的一种半导体载板的制备方法，其特征在于，每一层的铜互连层形成之后，均需要进行AOI检测。
5.根据权利要求1所述的一种半导体载板的制备方法，其特征在于，在铜互连层上压合绝缘介质层，包括：
将绝缘缓存层、半导体载板和绝缘介质层进行压合，其中，在压合过程中，绝缘缓存层和绝缘介质层位于半导体载板的两侧，且绝缘缓存层远离半导体载板的一侧与整平钢板抵接；压合后的半导体载板一侧为表面齐平的绝缘缓存层，另一侧为绝缘介质层；
夹紧压合后的半导体载板，对绝缘介质层进行磨板；
磨板之后去除绝缘缓存层。
6.根据权利要求5所述的一种半导体载板的制备方法，其特征在于，对绝缘介质层进行磨板包括：在磨板溶液中对半导体载板进行磨板，在磨板过程中调整磨板的电流，确保半导体载板中各个区域所受到的压力相同。
7.根据权利要求6所述的一种半导体载板的制备方法，其特征在于，所述磨板溶液中包括磨粒，所述磨粒为金刚砂。
8.根据权利要求6所述的一种半导体载板的制备方法，其特征在于，所述磨板溶液中包括用于散热的导热绝缘化合物。
9.根据权利要求1所述的一种半导体载板的制备方法，其特征在于，半导体载板预处理包括：开料，烤板，钻孔，化学沉铜，电镀沉铜。
10.根据权利要求1所述的一种半导体载板的制备方法，其特征在于，对半导体载板进行后处理包括：阻焊开窗，化学机械抛光，表面处理，锣板，电测，目检。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310257489.XA CN115966514B (zh) | 2023-03-17 | 2023-03-17 | 一种半导体载板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310257489.XA CN115966514B (zh) | 2023-03-17 | 2023-03-17 | 一种半导体载板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115966514A true CN115966514A (zh) | 2023-04-14 |
| CN115966514B CN115966514B (zh) | 2023-06-13 |
Family
ID=85905198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310257489.XA Active CN115966514B (zh) | 2023-03-17 | 2023-03-17 | 一种半导体载板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115966514B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102364999A (zh) * | 2011-06-30 | 2012-02-29 | 广东达进电子科技有限公司 | 一种表面无孔形的机械导通孔的电路板制作方法 |
| CN103413781A (zh) * | 2013-08-27 | 2013-11-27 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
| CN113891569A (zh) * | 2021-10-26 | 2022-01-04 | 广东工业大学 | 一种基于半加成法的线路保型蚀刻的制作方法 |
| WO2022012422A1 (zh) * | 2020-07-15 | 2022-01-20 | 珠海越亚半导体股份有限公司 | 封装基板制作方法 |
| CN114900960A (zh) * | 2022-04-11 | 2022-08-12 | 珠海越亚半导体股份有限公司 | 封装基板的制作方法及封装基板 |
| CN114980562A (zh) * | 2022-06-28 | 2022-08-30 | 珠海中京电子电路有限公司 | 镀纯锡板的制作方法、pcb板以及终端设备 |
-
2023
- 2023-03-17 CN CN202310257489.XA patent/CN115966514B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102364999A (zh) * | 2011-06-30 | 2012-02-29 | 广东达进电子科技有限公司 | 一种表面无孔形的机械导通孔的电路板制作方法 |
| CN103413781A (zh) * | 2013-08-27 | 2013-11-27 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
| WO2022012422A1 (zh) * | 2020-07-15 | 2022-01-20 | 珠海越亚半导体股份有限公司 | 封装基板制作方法 |
| CN113891569A (zh) * | 2021-10-26 | 2022-01-04 | 广东工业大学 | 一种基于半加成法的线路保型蚀刻的制作方法 |
| CN114900960A (zh) * | 2022-04-11 | 2022-08-12 | 珠海越亚半导体股份有限公司 | 封装基板的制作方法及封装基板 |
| CN114980562A (zh) * | 2022-06-28 | 2022-08-30 | 珠海中京电子电路有限公司 | 镀纯锡板的制作方法、pcb板以及终端设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115966514B (zh) | 2023-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100203540B1 (ko) | 회로부품 및 회로부품의 제조방법 | |
| JP6808815B2 (ja) | 積層デバイス、積層体および積層デバイスの製造方法 | |
| CN104427757B (zh) | 表面处理铜箔、附载体铜箔、积层板、印刷布线板、电子机器、以及印刷布线板的制造方法 | |
| CN101897083B (zh) | 各向异性导电接合组件 | |
| CN100353547C (zh) | 多芯片电路模块及其制造方法 | |
| US9831157B2 (en) | Method of attaching an electronic part to a copper plate having a surface roughness | |
| CN104427758B (zh) | 表面处理铜箔、附载体铜箔、积层板、印刷布线板、电子机器、以及印刷布线板的制造方法 | |
| JP4295800B2 (ja) | 電解銅箔 | |
| TWI604766B (zh) | 一種在非導電性基板之表面建立連續導電線路的無害技術 | |
| US20080164153A1 (en) | Electro-Method and Apparatus for Improved Chemical Mechanical Planarization Pad with Uniform Polish Performance | |
| JP2005005661A (ja) | 電気化学的機械研磨のための導電性研磨用品 | |
| KR102151824B1 (ko) | 전자 부품 장착 기판 및 전자 부품 장착 기판을 제조하는 방법 | |
| KR20040071624A (ko) | 고주파 회로용 동박, 그 제조법, 그 제조설비 및 그동박을 이용한 고주파 회로 | |
| TWI754053B (zh) | 被處理構件的製造方法及積層體 | |
| CN113613399A (zh) | 电路板制作方法及电路板 | |
| CN115966514A (zh) | 一种半导体载板的制备方法 | |
| US6899815B2 (en) | Multi-layer integrated circuit package | |
| KR20110056212A (ko) | 세라믹 기판 제조 방법 | |
| JP5861935B2 (ja) | セラミックス回路基板の検査方法 | |
| EP2302105A1 (en) | Composite material for electrical/electronic component and electrical/electronic component using the same | |
| KR102563704B1 (ko) | 표면 처리된 동박 및 동박적층판 | |
| WO2021153112A1 (ja) | 金属充填微細構造体の製造方法 | |
| JP2008109144A (ja) | 回路基板の製造方法および回路基板の検査方法 | |
| JP2006527483A (ja) | 電気化学機械的研磨用の導電性研磨機器 | |
| US7695597B1 (en) | Conductive planarization assembly for electrochemical mechanical planarization of a work piece |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |