CN115858450B - 一种高适应性cpu的信号传输系统 - Google Patents
一种高适应性cpu的信号传输系统 Download PDFInfo
- Publication number
- CN115858450B CN115858450B CN202310159439.8A CN202310159439A CN115858450B CN 115858450 B CN115858450 B CN 115858450B CN 202310159439 A CN202310159439 A CN 202310159439A CN 115858450 B CN115858450 B CN 115858450B
- Authority
- CN
- China
- Prior art keywords
- chip
- module
- data
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 16
- 239000011159 matrix material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000007906 compression Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Storage Device Security (AREA)
Abstract
本发明提供了一种高适应性CPU的信号传输系统,包括中央处理模块、信号输出模块、存储模块和连接模块,所述中央处理模块用于对信息进行处理,所述信号输出模块用于输出信息,所述存储模块用于存储信息,所述连接模块用于连接电元件,本系统在输出信号时,根据输出环境从每一段信号中留取部分数据保存至存储模块,当保存数据积累后,对数据进行压缩处理后输出;本系统能够在较高负载情况下对信号的传输进行调节,使得在不影响输出效果的前提下完成信号的传输。
Description
技术领域
本发明涉及数字信息传输领域,具体涉及一种高适应性CPU的信号传输系统。
背景技术
在CPU系统中,信号传输在实现功能中起到非常重要的作用,因此,保证信号传输的效果是非常重要的,在系统工作时,短时间内大量的信号传输会造成元器件的升温,而温度的升高又翻过来会对信号传输产生影响,如何在大量信息传输时进行调整,降低升温效果是一个需要解决的问题。
背景技术的前述论述仅意图便于理解本发明。此论述并不认可或承认提及的材料中的任一种公共常识的一部分。
现在已经开发出了很多信号传输系统,经过我们大量的检索与参考,发现现有的传输系统有如公开号为CN105096906B所公开的系统,这些系统一般包括多分支总线、第一源极驱动芯片、第二源极驱动芯片以及时序控制器。第一源极驱动芯片包括第一源极驱动电路和第一终端电路。第一终端电路被耦接至多分支总线和第一源极驱动电路,并且用于提供第一终端电阻。第二源极驱动芯片包括第二源极驱动电路和第二终端电路。第二终端电路被耦接至多分支总线和第二源极驱动电路,并且用于提供第二终端电阻。时序控制器通过多分支总线被连接至第一源极驱动芯片和第二源极驱动芯片。但该系统在大量传输信息时未进行调节,使得元器件升温过快,对整个系统的工作造成影响。
发明内容
本发明的目的在于,针对所存在的不足,提出了一种高适应性CPU的信号传输系统。
本发明采用如下技术方案:
一种高适应性CPU的信号传输系统,包括中央处理模块、信号输出模块、存储模块和连接模块;
所述中央处理模块用于对信息进行处理,所述信号输出模块用于输出信息,所述存储模块用于存储信息,所述连接模块用于连接电元件;
所述中央处理模块包括主芯片、拓展芯片和加密芯片,所述主芯片与所述拓展芯片连接,所述拓展芯片与信号输出模块的各电元件连接,所述拓展芯片与所述加密芯片连接;
所述拓展芯片将输出至信号输出模块的部分数据保存至存储模块,当存储数据中的存储量达到阈值时,所述加密芯片对存储数据进行加密压缩处理,压缩后的数据再发送至信号输出模块;
进一步的,所述信号输出模块包括PCIE输出单元、显示输出单元、USB输出单元、I2C输出单元和GPIO输出单元,显示输出单元包括HDMI显示信号输出及LED显示信号输出;
进一步的,所述拓展芯片与温度传感器连接,所述拓展芯片根据所述温度传感器产生的信号计算出温度负载指数:
;
其中,为所述温度传感器产生的信号,为温度传感器能够产生的最小信号,为温度传感器能够产生的最大信号;
在负载指数为0时,所述拓展芯片在单位时间内同一个接口上输出的数据量为Ds,当负载指数非0时,所述拓展芯片从Ds的数据量中抽出的数据量保存至存储模块,的计算公式为:
;
进一步的,所述拓展芯片与风扇连接并根据所述温度负载指数对风扇的转速进行控制,所述风扇的转速区间为,风扇的输出转速记为,所述输出转速根据下式计算得到:
;
所述拓展芯片输出Rs对应的电压值使风扇达到输出转速;
进一步的,所述加密芯片对数据进行处理的过程包括如下步骤:
S21、将数据排成方阵;
S22、将方阵分割得到为至少一个子方阵,并得到子方阵的位置信息;
S23、根据子方阵的大小对位置信息进行排序;
S24、将位置信息作为压缩数据反馈给拓展芯片。
本发明所取得的有益效果是:
本系统对系统的温度进行监控,并计算得到负载指数,通过负载指数来确定从发送的信号中保留的信息量,单位时间内发送的信息量降低后,能够减缓元器件的产热速度,当保存的信息量达到一定程度后,再对保存的信息进行加密压缩处理,处理后再输出,使得接收段能够复原完整的信号内容。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明整体结构框架示意图;
图2为本发明中央处理模块构成示意图;
图3为本发明信号处理方式示意图;
图4为本发明加密压缩流程示意图;
图5为本发明子方阵分割示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明的实施方式,本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不悖离本发明的精神下进行各种修饰与变更。另外,本发明的附图仅为简单示意说明,并非依实际尺寸的描绘,事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容,但所公开的内容并非用以限制本发明的保护范围。
实施例一:
本实施例提供了一种高适应性CPU的信号传输系统,结合图1,包括中央处理模块、信号输出模块、存储模块和连接模块;
所述中央处理模块用于对信息进行处理,所述信号输出模块用于输出信息,所述存储模块用于存储信息,所述连接模块用于连接电元件;
结合图2,所述中央处理模块包括主芯片、拓展芯片和加密芯片,所述主芯片与所述拓展芯片连接,所述拓展芯片与信号输出模块的各电元件连接,所述拓展芯片与所述加密芯片连接;
结合图3,所述拓展芯片将输出至信号输出模块的部分数据保存至存储模块,当存储数据中的存储量达到阈值时,所述加密芯片对存储数据进行加密压缩处理,压缩后的数据再发送至信号输出模块;
所述信号输出模块包括PCIE输出单元、显示输出单元、USB输出单元、I2C输出单元和GPIO输出单元,显示输出单元包括HDMI显示信号输出及LED显示信号输出;
所述拓展芯片与温度传感器连接,所述拓展芯片根据所述温度传感器产生的信号计算出温度负载指数:
;
其中,为所述温度传感器产生的信号,为温度传感器能够产生的最小信号,为温度传感器能够产生的最大信号;
在负载指数为0时,所述拓展芯片在单位时间内同一个接口上输出的数据量为Ds,当负载指数非0时,所述拓展芯片从Ds的数据量中抽出的数据量保存至存储模块,的计算公式为:
;
进一步的,所述拓展芯片与风扇连接并根据所述温度负载指数对风扇的转速进行控制,所述风扇的转速区间为,风扇的输出转速记为,所述输出转速根据下式计算得到:
;
所述拓展芯片输出Rs对应的电压值使风扇达到输出转速;
结合图4,所述加密芯片对数据进行处理的过程包括如下步骤:
S21、将数据排成方阵;
S22、将方阵分割得到为至少一个子方阵,并得到子方阵的位置信息;
S23、根据子方阵的大小对位置信息进行排序;
S24、将位置信息作为压缩数据反馈给拓展芯片。
实施例二:
本实施例包含了实施例一中的全部内容,提供了一种高适应性CPU的信号传输系统,包括中央处理模块、信号输出模块、存储模块和连接模块;
信号输出模块包括PCIE输出单元、显示输出单元、USB输出单元、I2C输出单元和GPIO输出单元,显示输出单元包括HDMI显示信号输出及LED显示信号输出;
存储模块模块包括:DDR存储器、NAND闪存存储器、BIOS芯片及TF存储器;
所述中央处理模块包括主芯片和拓展芯片,所述主芯片和所述拓展芯片通过I2C前端总线连接;
所述拓展芯片通过内存总线与内存芯片连接;
所述拓展芯片通过HDMI显示接口与转接芯片连接,所述转接芯片与HDMI插槽显示接口连接;
所述拓展芯片通过LED显示接口与LED驱动芯片连接,所述LED驱动芯片与触摸显示面板连接;
所述拓展芯片通过USB端口与PCI插槽连接,扩展USB接口;
所述拓展芯片与以太网控制芯片连接,所述以太网控制芯片与网络变压器连接,扩展以太网接口;
所述拓展芯片通过STAT信号线与STAT驱动器连接,用于提供系统存储信号;
所述拓展芯片通过I2C总线与时钟芯片连接,用于提供实时时钟信号;
所述拓展芯片通过I2C总线与温度传感器连接,用于提供温度信号;
所述拓展芯片通过Spi接口与DDR存储器连接,用于存储数据;
所述拓展芯片通过Pwm01信号线与扩展风扇接口连接,对风扇进行监控;
所述拓展芯片通过电压信号线与扩展插槽电源端口连接,对输入电源进行控制;
所述拓展芯片通过I2C接口与加密芯片连接;
所述主芯片通过内存接口与DDR内存条连接;
所述主芯片通过Spi接口与闪存芯片连接,用于存储数据;
所述主芯片通过uart接口与收发器连接,用于提供通讯接口;
所述主芯片与仿真器进行连接,用于在主芯片中写入程序并进行调试;
外部数据通过通讯接口传入至主芯片,主芯片将接收的数据根据属性保存至DDR内存条和闪存芯片,将需要加密处理的数据发送至加密芯片进行处理,所述主芯片根据写入的程序对数据处理后输出至所述拓展芯片;
所述闪存芯片中保存的是需要长久存储的数据,所述DDR内存条中保存的是临时数据;
所述拓展芯片具有多个输出接口,每个输出接口对应一类内容数据,当负载较低时,所述输出接口直接输出内容数据,当负载较高时,所述内容数据会被部分保存至DDR存储器,降低输出接口的输出速度;
所述负载通过温度传感器检测到的信号处理得到,所述温度传感器检测到的信号记为,所述拓展芯片根据下式计算出温度负载指数:
;
其中,为所述温度传感器能够检测到的最大信号值,为所述温度传感器能够检测到的最小信号值;
所述温度负载指数用于表示负载的高低,温度负载指数越大,负载越高,温度负载指数越小,负载越低;
所述拓展芯片根据所述温度负载指数对风扇的转速进行控制,所述风扇的转速区间为,风扇的输出转速记为,所述输出转速根据下式计算得到:
;
所述拓展芯片输出Rs对应的电压值使风扇达到输出转速;
所述拓展芯片需要同时输出的内容数量记为n,所述时钟芯片提供的信号频率记为,所述拓展芯片内设有时钟信号计数处理器,所述时钟信号计数处理器根基下式确定需要输出的内容:
;
所述拓展芯片会对同时输出的内容按照正整数进行有序编号,其中,为时钟信号累计值,m为在对应时钟信号时间内需要输出的内容编号;
在负载指数为0时,所述拓展芯片在单位时间内同一个接口上输出的数据量为Ds,当负载指数非0时,所述拓展芯片从Ds的数据量中抽出的数据量保存至DDR存储器中,抽出的数据量与负载指数的关系为:
;
所述DDR存储器中同一个内容的数据量达到一个阈值时,所述拓展芯片将这部分抽出的数据发送至所述加密芯片进行加密压缩处理,再将处理后的数据在T个周期后从对应的接口输出,一个周期指的是在负载指数为0时发送Ds数据量的时间,T个周期是从第一个被抽出数据所在的周期起算;
结合图5,所述机密芯片对数据进行加密压缩的处理过程包括如下步骤:
S1、将数据以位为单位排成一个方阵;
S2、以“1”为检索对象对方阵分割,得到由“1”构成的子方阵,该子方阵的数量为;
S3、以“0”为检索对象对方阵分割,得到由“0”构成的子方阵,该子方阵的数量为;
S4、比较和,当不大于时,设置压缩数据的属性为第一属性,保留由“0”构成的子方阵的位置信息,当大于时,设置压缩数据的属性为第二属性,保留由“1”构成的子方阵的位置信息;
S5、将保留的子方阵的位置信息根据子方阵的大小从小到大进行排序,若子方阵大小一致,则根据位置信息从前到后进行排序,位置信息前后的判断方式为比较行数值和列数值,行数值较小者位置靠前,行数值一致时列数值较小者位置靠前,子方阵的位置信息为子方阵中左上角元素所在的行数值和列数值;
S6、在不同大小的子方阵位置信息之间插入差值,差值用于表示两个子方阵的大小差距;
S7、将含有差值和属性的位置信息数列作为加密压缩数据。
以上所公开的内容仅为本发明的优选可行实施例,并非因此局限本发明的保护范围,所以凡是运用本发明说明书及附图内容所做的等效技术变化,均包含于本发明的保护范围内,此外,随着技术发展其中的元素可以更新的。
Claims (3)
1.一种高适应性CPU的信号传输系统,其特征在于,包括中央处理模块、信号输出模块、存储模块和连接模块;
所述中央处理模块用于对信息进行处理,所述信号输出模块用于输出信息,所述存储模块用于存储信息,所述连接模块用于连接电元件;
所述中央处理模块包括主芯片、拓展芯片和加密芯片,所述主芯片与所述拓展芯片连接,所述拓展芯片与信号输出模块的各电元件连接,所述拓展芯片与所述加密芯片连接;
所述拓展芯片将输出至信号输出模块的部分数据保存至存储模块,当存储数据中的存储量达到阈值时,所述加密芯片对存储数据进行加密压缩处理,压缩后的数据再发送至信号输出模块;
其中,所述拓展芯片与温度传感器连接,所述拓展芯片根据所述温度传感器产生的信号计算出温度负载指数:
;
其中,为所述温度传感器产生的信号,为温度传感器能够产生的最小信号,为温度传感器能够产生的最大信号;
在负载指数为0时,所述拓展芯片在单位时间内同一个接口上输出的数据量为Ds,当负载指数非0时,所述拓展芯片从Ds的数据量中抽出的数据量保存至存储模块,的计算公式为:
;
所述拓展芯片与风扇连接并根据所述温度负载指数对风扇的转速进行控制,所述风扇的转速区间为,风扇的输出转速记为,所述输出转速根据下式计算得到:
;
所述拓展芯片输出Rs对应的电压值使风扇达到输出转速。
2.如权利要求1所述的一种高适应性CPU的信号传输系统,其特征在于,所述信号输出模块包括PCIE输出单元、显示输出单元、USB输出单元、I2C输出单元和GPIO输出单元,显示输出单元包括HDMI显示信号输出及LED显示信号输出。
3.如权利要求2所述的一种高适应性CPU的信号传输系统,其特征在于,所述加密芯片对数据进行处理的过程包括如下步骤:
S21、将数据排成方阵;
S22、将方阵分割得到为至少一个子方阵,并得到子方阵的位置信息;
S23、根据子方阵的大小对位置信息进行排序;
S24、将位置信息作为压缩数据反馈给拓展芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310159439.8A CN115858450B (zh) | 2023-02-24 | 2023-02-24 | 一种高适应性cpu的信号传输系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310159439.8A CN115858450B (zh) | 2023-02-24 | 2023-02-24 | 一种高适应性cpu的信号传输系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115858450A CN115858450A (zh) | 2023-03-28 |
CN115858450B true CN115858450B (zh) | 2023-05-05 |
Family
ID=85658808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310159439.8A Active CN115858450B (zh) | 2023-02-24 | 2023-02-24 | 一种高适应性cpu的信号传输系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115858450B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109542735A (zh) * | 2018-12-18 | 2019-03-29 | 山东超越数控电子股份有限公司 | 一种服务器状态监控系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100226495A1 (en) * | 2007-10-29 | 2010-09-09 | Michael Kelly | Digital readout method and apparatus |
JP2008191873A (ja) * | 2007-02-02 | 2008-08-21 | Felica Networks Inc | 情報処理装置及び情報処理システム |
US9479441B2 (en) * | 2014-01-15 | 2016-10-25 | Cisco Technology, Inc. | Data rate adaptation based on time-based events |
CN105322969B (zh) * | 2015-12-09 | 2019-06-18 | 北京奇虎科技有限公司 | 数据压缩及解压的方法及装置 |
CN107426307A (zh) * | 2017-07-11 | 2017-12-01 | 北京潘达互娱科技有限公司 | 数据处理方法及装置 |
US11954059B2 (en) * | 2019-10-15 | 2024-04-09 | Sony Interactive Entertainment Inc. | Signal processing chip and signal processing system |
WO2021107666A1 (en) * | 2019-11-28 | 2021-06-03 | Samsung Electronics Co., Ltd. | A device for throttling data transmissions and a method thereof |
-
2023
- 2023-02-24 CN CN202310159439.8A patent/CN115858450B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109542735A (zh) * | 2018-12-18 | 2019-03-29 | 山东超越数控电子股份有限公司 | 一种服务器状态监控系统 |
Also Published As
Publication number | Publication date |
---|---|
CN115858450A (zh) | 2023-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11953981B2 (en) | Memory module register access | |
US11301175B2 (en) | Method for controlling storage device | |
EP1217602B1 (en) | Updating image frames in a display device comprising a frame buffer | |
US20100275037A1 (en) | Low-Power USB SuperSpeed Device with 8-bit Payload and 9-bit Frame NRZI Encoding for Replacing 8/10-bit Encoding | |
CN101136245B (zh) | 半导体存储器件 | |
CN101740102B (zh) | 一种多通道闪存芯片阵列结构及其写入和读出方法 | |
CN109994138B (zh) | 半导体存储器装置及具有该装置的存储器系统和电子装置 | |
US20120272088A1 (en) | Dynamic bus clock rate adjusting method and device | |
US9015397B2 (en) | Method and apparatus for DMA transfer with synchronization optimization | |
US20240184467A1 (en) | Memory devices with multiple sets of latencies and methods for operating the same | |
CN114051145B (zh) | 一种视频压缩处理方法、装置及介质 | |
CN105404607A (zh) | 通用串行输入输出的数据传输方法 | |
CN104932994A (zh) | 一种数据处理方法及装置 | |
CN103729319A (zh) | 基于串行总线的设备系统及数据传输方法 | |
CN107133407A (zh) | 一种高带宽下提高ddr ram接口带宽的fpga实现方法 | |
CN115113799A (zh) | 主机命令的执行方法及装置 | |
US10297297B2 (en) | Sampling module including delay locked loop, sampling unit, memory control unit, and data sampling method thereof | |
CN115858450B (zh) | 一种高适应性cpu的信号传输系统 | |
US11307798B2 (en) | Storage device and method for performing macro command | |
CN115599719A (zh) | 一种基于fpga的fifo接口多通道dma控制器 | |
CN113485672B (zh) | 基于fifo存储器的信息生成方法、装置、设备及介质 | |
CN103092725B (zh) | 一种实现存储器中数据备份的方法及装置 | |
US20220075753A1 (en) | Single-wire two-way communication circuit and single-wire two-way communication method | |
CN112860624A (zh) | 一种基于飞腾2000-4处理器的计算机主板 | |
US11467762B2 (en) | Data bus inversion (DBI) in a memory system, controller and data transfer method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |