CN115587070A - 用于管理数值存储的装置、方法、计算设备及存储介质 - Google Patents
用于管理数值存储的装置、方法、计算设备及存储介质 Download PDFInfo
- Publication number
- CN115587070A CN115587070A CN202211513527.5A CN202211513527A CN115587070A CN 115587070 A CN115587070 A CN 115587070A CN 202211513527 A CN202211513527 A CN 202211513527A CN 115587070 A CN115587070 A CN 115587070A
- Authority
- CN
- China
- Prior art keywords
- bits
- value
- bit
- chip
- chip memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000007423 decrease Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本公开涉及计算机内存管理,具体地,涉及一种用于管理数值存储的装置、方法、计算设备及存储介质。所述数值共N位且随着数据包的传入或传出而增大或减小,所述用于管理数值存储的装置包括:片上内存,用于存储所述数值的N位中的低A位;片外内存,用于存储所述数值的N位中的高B位,其中A+B‑N=M,且M>0;以及控制逻辑,用于控制所述数值的N位中的高B位和所述数值的N位中的低A位的读取和写入。另外,本申请还涉及用于管理数值存储的装置、方法、计算设备及存储介质。本申请通过对N位数值进行片上片外共同存储,节省了片上面积。
Description
技术领域
本公开涉及计算机内存管理,具体地,涉及一种用于管理数值存储的装置、方法、计算设备及存储介质。
背景技术
随着计算机技术的发展,在人们的生活、工作、学习中,出现了越来越多的各种各样的计算设备,诸如,手机、平板电脑、台式机、服务器、工作站、笔记本电脑等。
在实际应用中,常常有大量的信息统计需求,有的是为了业务计费统计,比如流量统计,有的是为了后期样片调试(debug)需求,需要统计与多个节点(诸如手机、平板电脑、台式机、服务器、工作站、笔记本电脑等计算设备)相关的数据信息。并且要求在一定的时间内持续统计计数而不清零。例如某一个节点的流量为100Mpps,要求统计计数能保证5分钟不清零,那么要求5分钟能记录100Mpps*5*60 = 3*10^10个数据包。而在片上内存中保存数值3*10^10需要35位(bit)的寄存器才能满足要求。在实际中可能有几十个这样的统计信息去统计,那么就需要片上内存的几十个35位(bit)的寄存器。这些寄存器将占用大量的片上面积,因此对于片上面积是一个很大的挑战。
发明内容
有鉴于此,本公开提供了一种用于管理数值存储的装置、方法、计算设备及存储介质,可以缓解、减轻或甚至消除上述问题,节省芯片上的面积。
根据本申请的一方面,提供了一种用于管理数值存储的装置,所述数值共N位且随着数据包的传入或传出而增大或减小,其特征在于所述装置包括:片上内存,用于存储所述数值的N位中的低A位;片外内存,用于存储所述数值的N位中的高B位,其中A+B-N=M,且M>0;以及控制逻辑,用于控制所述数值的N位中的高B位和所述数值的N位中的低A位的读取和写入。
在一些实施例中,所述数值随数据包的传入而增大,且所述控制逻辑被配置为:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内存获得所述数值的高B位;从片上内存获得所述数值的低A位中的高M位;将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及将所述数值的低A位中的高M位清零。
在一些实施例中,所述数值随数据包的传出而减小,且所述控制逻辑被配置为:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内存获得所述数值的高B位;从获得的所述数值的高B位减去M位1;以及将所述数值的低A位中的高M位全部置1。
在一些实施例中,执行片上片外共同存储步骤的周期基于所述数值的变化速率、所述M的大小以及所述M位在所述N位中所处的位置来决定。
在一些实施例中,所述数值随数据包的传出而增大,且所述控制逻辑还被配置为:响应于所述低A位中的高M位全都为1,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内存获得所述数值的高B位;从片上内存获得所述数值的低A位中的高M位;将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及将所述数值的低A位中的高M位清零。
在一些实施例中,所述数值随数据包的传出而减小,且所述控制逻辑还被配置为:响应于所述低A位中的高M位全都为0,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内获得取所述数值的高B位;从获得的所述数值的高B位减去M位1;以及将所述数值的低A位中的高M位全部置1。
在一些实施例中,B>A。
在一些实施例中,所述数值是记录数据包数量的统计值且随数据包的传入而增大,并且所述控制逻辑被配置为:每当发生数据包交换时,进行统计读改写,所述统计读改写包括如下步骤:统计所述数据包的数量;从所述片上内存获得所述数值的所述低A位;将所述数值的所述低A位数值与所述数据包的数量相加;以及将相加的结果写入到所述片上内存以更新所述数值的所述低A位。
在一些实施例中,所述数值是记录数据包数量的统计值且随数据包的传出而减小,并且所述控制逻辑被配置为:每当发生数据包交换时,进行统计读改写,所述统计读改写包括如下步骤:统计所述数据包的数量;从所述片上内存获得所述数值的所述低A位;将所述数值的所述低A位数值与所述数据包的数量相减;以及将相减的结果写入到所述片上内存以更新所述数值的所述低A位。
在一些实施例中,所述片上内存能够接受第三方的统计值读取,其中所述装置还包括仲裁器,所述仲裁器被配置为对如下动作的优先级进行仲裁:所述片上片外共同存储步骤中对片上内存的读写、统计读改写步骤中对片上内存的读写以及所述第三方的统计值读取。
在一些实施例中,所述第三方的统计值读取的优先级最低。
在一些实施例中,所述控制逻辑被配置为:按顺序进行片外内存读写。
根据本公开的另一方面,提供了一种计算设备,该计算设备包括根据前述方面的各实施例描述的用于管理数值存储的装置。
根据本公开的又一方面,提供了一种用于管理数值存储的方法,所述数值共N位且随着数据包的传入或传出而增大或减小,所述方法包括:将所述数值的N位中的低A位存储在片上内存中;将所述数值的N位中的高B位存储在片外内存中,其中A+B-N=M,且M>0;以及由控制逻辑对所述数值的N位中的高B位和所述数值的N位中的低A位进行读取和写入以实现片上内存和片外内存对所述数值的共同存储。
在一些实施例中,所述数值随数据包的传入而增大,且所述方法还包括:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内存获得所述数值的高B位;从片上内存获得所述数值的低A位中的高M位;将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及将所述数值的低A位中的高M位清零。
在一些实施例中,所述数值随数据包的传出而减小,且所述方法还包括:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内存获得所述数值的高B位;从获得的所述数值的高B位减去M位1;以及将所述数值的低A位中的高M位全部置1。
在一些实施例中,执行片上片外共同存储步骤的周期基于所述数值的变化速率、所述M的大小以及所述M位在所述N位中所处的位置来决定。
在一些实施例中,所述数值随数据包的传入而增大,且所述方法还包括:响应于所述低A位中的高M位全都为1,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内存获得所述数值的高B位;从片上内存获得所述数值的低A位中的高M位;将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及将所述数值的低A位中的高M位清零。
在一些实施例中,所述数值随数据包的传出而减小,且所述方法还包括:响应于所述低A位中的高M位全都为0,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:从片外内获得取所述数值的高B位;从获得的所述数值的高B位减去M位1;以及将所述数值的低A位中的高M位全部置1。
在一些实施例中,所述数值是记录数据包数量的统计值且随数据包的传入而增大,并且所述方法还包括:每当发生数据包传入时,进行统计读改写,所述统计读改写包括如下步骤:统计所述数据包的数量;从所述片上内存获得所述数值的所述低A位;将所述数值的所述低A位数值与所述数据包的数量相加;以及将相加的结果写入到所述片上内存以更新所述数值的所述低A位。
在一些实施例中,所述数值是记录数据包数量的统计值且随数据包的传出而减小,并且所述方法还包括:每当发生数据包传出时,进行统计读改写,所述统计读改写包括如下步骤:统计所述数据包的数量;从所述片上内存获得所述数值的所述低A位;将所述数值的所述低A位数值与所述数据包的数量相减;以及将相减的结果写入到所述片上内存以更新所述数值的所述低A位。
根据本发明的再一方面,提供了一种计算机可读存储介质,具有存储在其上的程序指令,所述程序指令在被执行时实现根据前述方面的各实施例所述的用于管理数值存储的方法。
根据在下文中所描述的实施例,本公开的这些和其它方面将是清楚明白的,并且将参考在下文中所描述的实施例而被阐明。
附图说明
在下面结合附图对于示例性实施例的描述中,本公开的更多细节、特征和优点被公开,在附图中:
图1示例性示出了根据本申请实施例的硬件架构;
图2示例性示出了根据本申请实施例的片上内存和片外内存的存储方式;
图3示例性示出了根据本申请实施例的对于片上内存进行读写的逻辑架构;
图4示例性示出了根据本申请实施例的用于管理数值存储的方法;
图5A示例性示出了根据本申请实施例的在递增统计情况下用于进行统计读改写的过程;
图5B示例性示出了根据本申请实施例的递增统计情况下片上片外共同存储步骤;
图6A示例性示出了根据本申请实施例的在递减统计情况下用于进行统计读改写的过程;
图6B示例性示出了根据本申请实施例的在递减统计情况下片上片外共同存储步骤;以及
图7示例性示出了根据本申请实施例的计算设备的示例框图。
附图示出了本申请的各方面的各种示例,并且它们与说明书一起用于解释本申请的原理。本领域技术人员应理解,附图所示的特定实施例仅是示例性的,并且它们无意限制本申请的范围。应该认识到,在某些示例中的一个元件也可以被设计为多个元件,或者多个元件也可以被设计为一个元件。在某些示例中,被示出为另一个元件的内部部件的元件也可以被实现为该另一个元件的外部部件,反之亦然。
具体实施方式
下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述。应理解,所描述的实施例仅仅是本公开的一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
可以在一个或多个计算机或计算机系统的各部分上或者在一个或多个计算机或计算机系统上执行本文中描述的方法的各部分,该一个或多个计算机或计算机系统可以包括一个或多个处理器、以及存储器或计算机可读存储介质,用来存储程序指令以执行本文描述的方法。
如本文所使用的,术语“节点”指代与网络连接或通信,并且从网络接收数据包或向网络发送数据包的任何计算设备,其包括但不限于手机、平板电脑、个人数字助理、智能穿戴设备(例如智能手表、手环等)、台式电脑、服务器、网关、工作站、笔记本电脑等。
如本文所使用的,术语“片上内存”也称为片内内存,其在芯片上专用于某个模块、计算单元、处理核心、或处理器,被其直接连线访问,不在多个模块、计算单元、处理核心或处理器之间共享。因此,片上内存的访问速度更快。片上内存可以是SDRAM、DDR、DDR2、DDR3、DDR4、LPDDR、LPDDR2、LPDDR3、LPDDR4和RDRAM中的至少一种。
如本文所使用的,“片外内存”在芯片上并不专用于某个模块、计算单元、处理核心、或处理器,而是在多个模块、计算单元、处理核心、或处理器之间共享,通过总线对片外内存进行访问。因此,片外内存的访问速度较慢。片外内存也可以是SDRAM、DDR、DDR2、DDR3、DDR4、LPDDR、LPDDR2、LPDDR3、LPDDR4和RDRAM中的至少一种。片上内存和片外内存可以都集成在同一个芯片或集成电路上,只是它们不处于同一模块中且功能或访问方式不同。
如本文所使用的,术语“仲裁器”指代在片上内存前面的一个硬件模块,用于进行访问冲突处理。在内存芯片上,读或写操作必须串行执行,因此同一时间片上内存只能为一个目标提供服务。为了避免多个目标同时访问片上内存造成冲突,在片上内存前面设置仲裁器用于进行访问冲突处理。
如本文所使用的,术语“顺序读写”是相对于“随机读写”而言的,指的是每次数据读写请求对应的地址是否连续。
如本文所使用的,术语“burst模式”表示一种传输模式:在一段时间中,连续地传输多个(地址相邻的)数据。
图1示例性示出了本申请实施例的硬件架构。如图1所示,一种用于管理数值存储的装置100。如所示的,所述装置100包括控制逻辑101、片上内存102以及片外内存103。所述控制逻辑101位于片上,能够控制对片上内存102和片外内存103的读取和写入。
所述装置100位于连接到网络或与网络通信的一个节点中,该节点包括但不限于手机、平板电脑、个人数字助理、智能穿戴设备(例如智能手表、手环等)、台式电脑、服务器、网关、工作站、笔记本电脑等任何计算设备。该节点与网络中的多个其它节点进行通信,在通信中将交换大量的数据包。为了业务计费统计或者为了后期芯片样片的调试(debug),需要统计在一定的时间内与网络之间交换的信息量或数据包的量。例如,如果某一个节点的传入的流量(即下行流量)为100Mpps(百万数据包每秒),需要统计该节点处5分钟内的传入的数据包的量,那么要求5分钟能记录100Mpps*5*60 = 3*10^10个数据包。保存该统计数值3*10^10至少需要N=35位(bit)长度的寄存器。类似地,也可以记录节点传出的流量(即上行流量)。如果某一个节点的传出的流量(即上行流量)为100Mpps(百万数据包每秒),需要统计该节点处5分钟内的传出的数据包的量,同样至少需要N=35位(bit)长度的寄存器。在实际中可能有几十个这样的统计信息去统计,因而会需要许多寄存器。
在本申请的实施方案中,上行流量和下行流量可以分别进行统计,并且分别存储在不同寄存器中。为了描述简便,在以下的实施例中,本公开仅以统计传入流量或下行流量作为示例来描述本申请的技术方案。但是,本领域技术人员可以理解,以下描述的技术方案同样也适用于对传出流量或上行流量进行统计的情况。
如上面所述的,多个35位的寄存器如果存储在片上内存中将占用大量的片上面积,因此对于片上的面积是一个很大的挑战。为了节省片上面积,本申请提出了对该N位的统计数值进行片上片外共同存储的技术方案。
现在参考图2,图2示出了片上内存和片外内存的存储方式。如所示的,将N位数值(例如35位)中的低A位(例如第13-0位)存储在片上内存中,并且将N位数值中的高B位(例如第34-12位)存储在片外内存中。需要注意的是,A与B的总和并不与N相等,而是大于N。片外内存和片上内存中所存储的数值位数的总和(A+B)与统计数值的N位之间的差值为M(例如M=2)。用表达式表示为:A+B-N=M,且M>0。该M位(例如第13-12位)是为了实现片上内存和片外内存的共同存储。如图2中可以看出的,在片外内存中,该M位处于所存储的B位数值中的低M位,而在片上内存中,该M位处于片上内存所存储的A位数值中的高M位。在以下的实施例中,为了叙述的简单,我们假设N=35,A=14,B=23,M=2。也即是说,假设片上内存存储35位统计数值的第13-0位,片外内存存储35位统计数值的第34-12位。本领域技术人员应当理解,N、M、A和B的值并不限于这些示例,它们可以采用能够解决本申请技术问题的任何值。
在一个实施例中,对流量数据包的统计可以采用递增统计的方式。在该情况下,在初始阶段,片上内存所存储的统计数值的低A位(例如第13-0位)和片外内存中所存储的高B位(例如第34-12位)中均为0。每当有数据包传入节点时,装置100进行统计读改写。具体来说,每当有数据包传入节点时,传入的数据包的数量被统计。然后控制逻辑从片上内存102读取统计数值的第13-0位。在将该第13-0位读取回之后,将该第13-0位所代表的数值与本次传入的数据包的数量相加。最后,控制逻辑将相加的结果写入到所述片上内存以更新所述统计数值的所述第13-0位。本领域技术人员可以理解,上述步骤动作并不一定是顺序执行的,例如,统计数据包的数量与从片上内存102读取统计数值的第13-0位可以同时执行,或者可以先从片上内存102读取所述统计数值的第13-0位再进行数据包数量的统计。
随着数据包不断传入节点,数据包的数量越来越多。相应地,片上内存中所存储的所述第13-0位所代表的数值也越来越大。为了避免片上内存中所存储的数值溢出以及为了更新片外内存所存储的所述统计数值的第34-12位,控制逻辑101可以周期性地执行片上片外共同存储步骤。在片上片外共同存储步骤中,控制逻辑101发起对片外内存103的读指令,以获得所述统计数值的第34-12位。并且,控制逻辑101从片上内存102读取所述统计数值的第13-0位。然后,将从片上内存读取的第13-0位中的第13-12位(高M位)与从片外内存读取的第34-12位相加。在获得相加的结果之后,控制逻辑101发起对片外内存103的写指令,以便将相加得出的统计数值的第34-12位结果存储或写入到片外内存中,完成对统计数值的第34-12位的更新。并且,控制逻辑将片上内存中所存储的第13-0位中的第13-12位(高M位)清零。这样,就实现了片上内存和片外内存对统计数值的共同存储。本领域技术人员可以理解,上述步骤动作并不一定是顺序执行的,例如,获得所述统计数值的第34-12位与从片上内存102读取所述统计数值的第13-0位可以同时执行,或者可以先后执行。另外,在从片上内存读取数据时,可以只读取第13-0位中的第13-12位(高M位)。
在替代实施例中,对流量数据包的统计可以采用递减统计的方式。在这种情况下,在初始阶段,片上内存所存储的统计数值的低A位(例如第13-0位)和片外内存中所存储的高B位(例如第34-12位)中均为1。每当有数据包传入节点时,装置100进行统计读改写。具体来说,每当有数据包传入节点时,传入节点的数据包的数量被统计。然后控制逻辑从片上内存102读取统计数值的第13-0位。在将该第13-0位数位读取回之后,将该第13-0位所代表的数值与本次传入的数据包的数量相减。最后,控制逻辑将相减的结果写入到所述片上内存以更新所述统计数值的所述第13-0位。同样,上述步骤动作并不一定是顺序执行的,例如,统计数据包的数量与从片上内存102读取统计数值的第13-0位可以同时执行,或者可以先从片上内存102读取所述统计数值的第13-0位再进行数据包数量的统计。
随着数据包不断传入节点,数据包的数量越来越多。相应地,采用递减统计导致片上内存中所存储的所述第13-0位所代表的数值也越来越小。为了避免片上内存中所存储的数值溢出以及为了更新片外内存所存储的所述统计数值的第34-12位,控制逻辑101周期性地执行片上片外共同存储步骤。在片上片外共同存储步骤中,控制逻辑101发起对片外内存103的读指令,以获得所述统计数值的第34-12位。并且,控制逻辑101从片上内存102读取所述统计数值的第13-0位。然后,将从片外内存读取的所述统计数值的第34-12位减去M位1(例如2位1,即11,二进制表示)。在获得相减的结果之后,控制逻辑101发起对片外内存103的写指令,以便将相减得出的统计数值的第34-12位结果存储或写入到片外内存中,完成对统计数值的第34-12位的更新。并且,控制逻辑将片上内存中所存储的第13-0位中的第13-12位(高M位)全部置为1。这样,就实现了片上内存和片外内存对统计数值的共同存储。类似地,上述步骤动作并不一定是顺序执行的,可以同时执行或者交换顺序执行,只要能实现本申请技术方案的目的。例如,获得所述统计数值的第34-12位与从片上内存102读取所述统计数值的第13-0位可以同时执行,或者可以先后执行。或者,可以不读取片上内存的数位,而是直接将第13-0位中的第13-12位(高M位)全部置1。
下面介绍控制逻辑101如何确定执行片上片外共同存储步骤的所述周期。在所述周期所代表的时间段内,传入数据包的总量不能使片上内存中所存储的统计数值的第13-0位(低A位)溢出。因此,本领域技术人员可以理解,所述周期与所述传入数据包的数量导致的统计数值的变化速率有关。如果单位时间内数据包的量很大,导致统计数值快速升高(递增统计)或降低(递减统计),则在其它条件不变的情况下,可以将所述周期设置得更短一些,相反则应将周期设置得更长一些。另外,所述周期还与所述M值的大小相关,如果M值较大,例如取35位数值中的3位(例如第13-11位),则在其它条件不变的情况下,可以将周期设置得更长一些,相反,应将周期设置得更短一些。而且,该周期还与所述M位在所述N位数值中所处的位置有关。例如,如果该M位在35位(N位)数值中的第14-13位,则可以将周期设置得比M位在第13-12位的情况中更长一下,相反则设置得更短一下。因此,该周期可以基于单位时间数据包的量(或所述统计数值的变化速率)、所述M的大小以及所述M位在所述N位中所处的位置来决定。所述控制逻辑可以基于单位时间数据包的量、所述M的大小以及所述M位在所述N位中所处的位置来估算出合适的周期。
在替代实施例中,本申请还提出一种更加精确判定是否执行片上片外共同存储步骤的方式。在递增统计的情况中,在控制逻辑101将片上内存中所存储的第13-0位中的第13-12位(高M位)清零之后,所述控制逻辑可以反复检测片上内存中所存储的第13-0位(低A位)中的第13-12位(高M位)的值。判断所述第13-12位是否全都为1。响应于所述高M位全都为1,开始执行片上片外共同存储步骤。如果所述第13-12位没有全都为1,则可以继续检测。这种方式的优势在于可以减少执行片上片外共同存储步骤的次数,从而节省功耗。
在另外的替代实施例中,在递减统计情况中,在控制逻辑将片外内存中所存储的第34-12位中的第13-12位(低M位)全部置1之后,所述控制逻辑可以检测片上内存中所存储的第13-0位(低A位)中的第13-12位(高M位)的值。判断所述第13-12位是否全都为0。响应于所述高M位全都为0,开始执行片上片外共同存储步骤。如果所述第13-12位没有全都为0,则可以继续检测。同样,这种方式确定所述时间段的优势在于可以减少执行片上片外共同存储步骤的次数,从而节省功耗。
上面介绍了本申请的用于管理数值存储的装置100的工作原理。在实际中,本领域技术人员可以根据实际需求来设置A和B的值。通常,为了节省片上面积,可以设置A<B。这样,片上内存上所存储的数位更少,因此需要更小的寄存器,相应地需要更小的片上面积。
下面参考图3,图3中图示了对于片上内存302进行读写的逻辑架构。在现有技术中,由于用于统计流量的统计数值全部存储在片上内存302中,因此对片上内存的访问包括在有数据包传入(或传出)时进行的统计读改写以及第三方CPU(例如片上处理器或处理核心)对于统计值的读取。在本申请的实施例中,增加了在执行片上片外共同存储步骤中对片上内存的读写,即共同存储读改写。为了控制这三个操作对片上内存的访问,如图3中所示,在用于管理数值存储的装置中还包括仲裁器301,位于片上内存302的前面,用于进行访问冲突处理。具体来说,所述仲裁器301被配置为对如下动作的优先级进行仲裁:所述片上片外共同存储步骤中对片上内存的读写、统计读改写步骤中对片上内存的读写以及所述第三方的统计值读取。其中为了实现片上对于流量的实时统计以及统计值的快速存取,仲裁器301一般使所述第三方的统计值读取的优先级最低。而其余两个操作(即共同存储读改写和统计读改写)之间的相对优先级,可以根据需要进行设置。
另外,控制逻辑对于片外内存的读写一般采用顺序读写。顺序读写的优势在于控制逻辑简单,并且可以采用burst机制。
接下来,参见图4,其示出了根据本申请的另一方面的一种用于管理数值存储的方法。如前文所述的,该数值用于统计在一定时间内与网络交换的信息量或数据包的量,包括上行数据包的量和下行数据包的流量,并且针对下行和上行的统计数值分别存储在不同寄存器中,为了简洁,此处不再重复描述。同样,为了描述简便,在以下的实施例中,本公开仅以统计传入流量作为示例来描述本申请的技术方案。但是,本领域技术人员可以理解,以下描述的技术方案同样也适用于对传出流量进行统计的情况。
如所示的,在步骤402,由控制逻辑将N位统计数值中的低A位(例如第13-0位)存储在片上内存中。在步骤404处,控制逻辑发起写指令,以将N位统计数值中的高B位(例如第34-12位)存储在片外内存中。而且,为了实现片外内存和片上内存的共同存储,片外内存和片上内存中所存储的数值位数的总和(A+B)与统计数值的N位之间的差值为M(例如M=2)。用表达式表示为:A+B-N=M,且M>0。可以再次参见图2,在片外内存中,该M位处于所存储的B位数值中的低M位,而在片上内存中,该M位处于片上内存所存储的A位数值中的高M位。最后,在步骤406,由控制逻辑对所述数值的N位中的高B位和所述数值的N位中的低A位进行读取和写入以实现片上内存和片外内存对所述数值的共同存储。
本领域技术人员可以理解,上述步骤动作并不一定是顺序执行的,例如,步骤402和步骤404可以同时执行,或者可以先执行步骤404再进行步骤402。
在以下的实施例中,为了叙述的简单,我们假设N=35,A=14,B=23,M=2。也即是说,假设片上内存存储35位统计数值的第13-0位,片外内存存储35位统计数值的第34-12位。本领域技术人员应当理解,N、M、A和B的值并不限于这些示例,它们可以采用能够解决本申请技术问题的任何值。
本领域技术人员知道,在进行统计计数时,递增统计(即统计数值随着数据包的不断传入而增大)和递减统计(即统计数值随着数据包的不断传入而减小)都可以实现对目标的计数。图5A示出了递增统计情况下进行统计读改写的过程。
在递增统计方式中,在初始阶段,片上内存所存储的统计数值的低A位(例如第13-0位)和片外内存中所存储的高B位(例如第34-12位)中均为0。每当有数据包传入节点时,进行统计读改写。具体来说,在步骤502,确定有数据包传入节点。然后,在步骤504处,统计传入节点的数据包的数量。在步骤506,控制逻辑从片上内存读取统计数值的低A位,例如第13-0位。在将该第13-0位读取回之后,在步骤508,将该第13-0位所代表的数值与本次传入的数据包的数量相加。最后,在步骤510,控制逻辑将相加的结果写入到所述片上内存以更新所述统计数值的所述第13-0位。本领域技术人员可以理解,上述步骤动作并不一定是顺序执行的,可以同时执行或交换顺序执行,只要这种执行顺序能够实现本申请技术方案的目的。例如,步骤504与步骤506可以同时执行,或者可以先执行步骤506再进行步骤504。
随着数据包不断传入节点,数据包的数量越来越多。相应地,片上内存中所存储的所述第13-0位所代表的数值也越来越大。为了避免片上内存中所存储的数值溢出以及为了更新片外内存所存储的所述统计数值的第34-12位,控制逻辑周期性地执行片上片外共同存储步骤。参见图5B,其示出了递增统计情况下片上片外共同存储步骤。在片上片外共同存储步骤中,首先,在步骤522处,控制逻辑确定周期期满。然后,在步骤524处,控制逻辑发起对片外内存的读指令,以获得所述统计数值的高B位,即第34-12位。然后,在步骤526,控制逻辑从片上内存102读取所述统计数值的低A位,即第13-0位。在步骤528,将从片上内存读取的第13-0位中的第13-12位(高M位)与从片外内存读取的第34-12位相加。在获得相加的结果之后,在步骤530,控制逻辑发起对片外内存103的写指令,以便将相加得出的统计数值的第34-12位结果存储或写入到片外内存中,完成对统计数值的第34-12位的更新。最后,在步骤532,控制逻辑将片上内存中所存储的第13-0位中的第13-12位(高M位)清零。这样,就实现了片上内存和片外内存对统计数值的共同存储。本领域技术人员可以理解,上述步骤动作并不一定是顺序执行的,可以同时执行或交换顺序执行,只要这种执行顺序能够实现本申请技术方案的目的。例如,获得所述统计数值的第34-12位与从片上内存102读取所述统计数值的第13-0位可以同时执行,或者可以先后执行。另外,在从片上内存读取数据时,可以只读取第13-0位中的第13-12位(高M位)。
图6A示出了一种替代实施方式,示出了在递减统计情况下进行统计读改写的过程。
在递减统计方式中,在初始阶段,片上内存所存储的统计数值的低A位(例如第13-0位)和片外内存中所存储的高B位(例如第34-12位)中均为1。每当有数据包传入节点时,装置100进行统计读改写。具体来说,在步骤602处,确定有数据包传入节点,然后在604处统计传入节点的数据包的数量。在步骤606处,控制逻辑从片上内存读取统计数值的第13-0位(低A位)。在将该第13-0位数值读取回之后,在步骤608,将该第13-0位所代表的数值与本次传入的数据包的数量相减。最后,在步骤610,控制逻辑将相减的结果写入到所述片上内存以更新所述统计数值的所述第13-0位。同样,上述步骤动作并不一定是顺序执行的,可以同时执行或交换顺序执行,只要这种执行顺序能够实现本申请技术方案的目的。例如,步骤604与步骤606可以同时执行,或者可以先执行步骤606再进行步骤604。
随着数据包不断传入节点,数据包的数量越来越多。相应地,片上内存中所存储的所述第13-0位所代表的数值也越来越小。为了避免片上内存中所存储的数值溢出以及为了更新片外内存所存储的所述统计数值的第34-12位,控制逻辑101周期性地执行片上片外共同存储步骤。图6B示出了递减统计情况下片上片外共同存储步骤。首先,在步骤622处,控制逻辑确定周期期满。然后在步骤624,控制逻辑发起对片外内存的读指令,以获得所述统计数值的高B位,例如第34-12位。在步骤626,控制逻辑从片上内存读取所述统计数值的低A位,例如第13-0位。然后,在步骤628,控制逻辑将从片外内存读取的所述统计数值的第34-12位减去M位1(例如,2位1,即11,二进制表示)。在获得相减的结果之后,控制逻辑在步骤630发起对片外内存的写指令,以便将相减得出的统计数值的第34-12位结果存储或写入到片外内存中,完成对统计数值的第34-12位的更新。并且,在步骤632,控制逻辑将片上内存中所存储的第13-0位中的第13-12位(高M位)全部置为1。这样,就实现了片上内存和片外内存对统计数值的共同存储。类似地,上述步骤动作并不一定是顺序执行的,可以同时执行或交换顺序执行,甚至可以省略部分步骤,只要这种方式能够实现本申请技术方案的目的。例如,步骤624与步骤626可以同时执行,或者可以先后执行。或者,可以省略步骤626,而是直接在步骤632中将第13-0位中的第13-12位(高M位)全部置1。
上面的方法步骤522和622中均涉及到确定所述周期是否期满以决定是否执行片上片外共同存储步骤,下面介绍确定执行片上片外共同存储步骤的周期的具体方式。本领域技术人员可以理解,在所述周期内,传入数据包的总量不能使片上内存中所存储的统计数值的第13-0位(低A位)溢出。而且,本领域技术人员可以理解,所述周期应与所述传入数据包的数量导致的统计数值的变化速率有关。如果单位时间内数据包的量很大,导致统计数值快速升高(初始值为0,递增统计)或降低(初始值第13-0位均为1,递减统计),则在其它条件不变的情况下,可以将所述周期所代表的时间段设置得更短一些,相反则应将周期设置得更长一些。另外,所述周期还与所述M值的大小相关,如果M值较大,例如取35位数值中的3位(例如第13-11位),则在其它条件不变的情况下,可以将周期设置得更长一些,相反,应将周期设置得更短一些。而且,该周期还与所述M位在所述N位数值中所处的位置有关。例如,如果该M位在35位(N位)数值中的第14-13位,则可以将周期设置得比M位在第13-12位的情况中更长一下,相反则设置得更短一下。因此,该周期可以基于单位时间数据包的量(或所述统计数值的变化速率)、所述M的大小以及所述M位在所述N位中所处的位置来决定。所述控制逻辑可以基于单位时间数据包的量、所述M的大小以及所述M位在所述N位中所处的位置来估算出合适的周期。并且,本领技术人员可以知道,该周期并不是一成不变的,控制逻辑可以根据实时的流量情况来动态地调整所述周期。
在替代实施例中,本申请还提出一种更加精确判定是否执行片上片外共同存储步骤的方式。在递增统计情况中,即初始阶段片上内存所存储的统计数值的低A位(例如第13-0位)和片外内存中所存储的高B位(例如第34-12位)中均为0,在控制逻辑将片上内存中所存储的第13-0位中的第13-12位(高M位)清零之后,控制逻辑可以反复检测片上内存中所存储的第13-0位(低A位)中的第13-12位(高M位)的值。判断所述第13-12位是否全都为1。响应于所述高M位全都为1,开始执行片上片外共同存储步骤。如果所述第13-12位没有全都为1,则可以继续检测。这种方式确定所述时间段的优势在于可以减少执行片上片外共同存储步骤的次数,从而节省功耗。
类似地,在递减统计的情况中,即初始阶段片上内存所存储的统计数值的低A位(例如第13-0位)和片外内存中所存储的高B位(例如第34-12位)中均为1,在控制逻辑将片外内存中所存储的第34-12位中的第13-12位(低M位)全部置1之后,控制逻辑可以反复检测片上内存中所存储的第13-0位(低A位)中的第13-12位(高M位)的值。判断所述第13-12位是否全都为0。响应于所述高M位全都为0,开始执行片上片外共同存储步骤。如果所述第13-12位没有全都为0,则可以继续检测。同样,这种方式确定所述时间段的优势在于可以减少执行片上片外共同存储步骤的次数,从而节省功耗。
在本公开的一些实施例中,还提供了一种计算设备,其可以包括前文所描述的用于管理数值存储的装置。示意性地,图7示出了计算设备700的示例框图。如图所示,计算设备700可以包括用于管理数值存储的装置7100,其可以如前文根据图1描述的实施例那样执行数值存储管理功能。计算设备700还可以包括处理器或处理核心7200,可以用于执行各种处理或控制操作。在替代实施例中,所述用于管理数值存储的装置7100可以包括在处理器或处理核心7200中。计算设备1100还可以包括存储器7300,其可以用于存储程序指令。在替代实施例中,存储器7300可以与装置7100组合或包括在装置7100中。另外,计算设备还可以包括网络接口7400,用于与网络进行通信,接收或发送数据包。用于管理数值存储的装置7100、处理器7200、存储器7300以及网络接口7400可以通过通信线路(未示出)连接在一起,并实现彼此之间的数据传递。
存储器7300包括有形的非暂时性计算机可读存储介质,诸如非易失性存储器,例如,一个或多个磁盘存储设备(诸如内部硬盘和可移动磁盘)、磁光盘存储设备、光盘存储设备、闪存设备、半导体存储器设备(诸如可擦除可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM))、紧凑盘只读存储器(CD-ROM)、数字多功能盘只读存储器(DVD-ROM)盘或其他非易失性固态存储设备。
图4-6中所示的方法的步骤可以由存储在存储器7300中的计算机程序指令定义,并由执行该计算机程序指令的控制逻辑101(参见图1)执行,或者由处理器7200执行(如果处理器7200包括装置7100的话),在所述程序指令被执行时,实现图4-6中所示的方法。本领域的技术人员将认识到,实际计算设备700的实施方式也可以包含其他组件,并且图7是用于说明目的的这种计算机的一些组件的高级表示。
在本公开的描述中,术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开而不是要求本公开必须以特定的方位构造和操作,因此不能理解为对本公开的限制。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外,需要说明的是,本说明书中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此。任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (22)
1.一种用于管理数值存储的装置,所述数值共N位且随着数据包的传入或传出而增大或减小,其特征在于所述装置包括:
片上内存,用于存储所述数值的N位中的低A位;
片外内存,用于存储所述数值的N位中的高B位,其中A+B-N=M,且M>0;以及
控制逻辑,用于控制所述数值的N位中的高B位和所述数值的N位中的低A位的读取和写入。
2.根据权利要求1所述的装置,其特征在于所述数值随数据包的传入而增大,且所述控制逻辑被配置为:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内存获得所述数值的高B位;
从片上内存获得所述数值的低A位中的高M位;
将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及
将所述数值的低A位中的高M位清零。
3.根据权利要求1所述的装置,其特征在于所述数值随数据包的传出而减小,且所述控制逻辑被配置为:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内获得取所述数值的高B位;
从获得的所述数值的高B位减去M位1;以及
将所述数值的低A位中的高M位全部置1。
4.根据权利要求2或3所述的装置,其特征在于执行片上片外共同存储步骤的周期基于所述数值的变化速率、所述M的大小以及所述M位在所述N位中所处的位置来决定。
5.根据权利要求1所述的装置,其特征在于所述数值随数据包的传入而增大,且所述控制逻辑还被配置为:响应于所述低A位中的高M位全都为1,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内存获得所述数值的高B位;
从片上内存获得所述数值的低A位中的高M位;
将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及
将所述数值的低A位中的高M位清零。
6.根据权利要求1所述的装置,其特征在于所述数值随数据包的传出而减小,且所述控制逻辑还被配置为:
响应于所述低A位中的高M位全都为0,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内获得取所述数值的高B位;
从获得的所述数值的高B位减去M位1;以及
将所述数值的低A位中的高M位全部置1。
7.根据权利要求1-3中任一项所述的装置,其特征在于B>A。
8.根据权利要求2或5所述的装置,其特征在于所述数值是记录数据包数量的统计值,并且所述控制逻辑被配置为:每当发生数据包传入时,进行统计读改写,所述统计读改写包括如下步骤:
统计所述数据包的数量;
从所述片上内存获得所述数值的所述低A位;
将所述数值的所述低A位数值与所述数据包的数量相加;以及
将相加的结果写入到所述片上内存以更新所述数值的所述低A位。
9.根据权利要求3或6所述的装置,其特征在于所述数值是记录数据包数量的统计值,并且所述控制逻辑被配置为:每当发生数据包传出时,进行统计读改写,所述统计读改写包括如下步骤:
统计所述数据包的数量;
从所述片上内存获得所述数值的所述低A位;
将所述数值的所述低A位数值与所述数据包的数量相减;以及
将相减的结果写入到所述片上内存以更新所述数值的所述低A位。
10.根据权利要求8所述的装置,其特征在于所述片上内存能够接受第三方的统计值读取,其中所述装置还包括仲裁器,所述仲裁器被配置为对如下动作的优先级进行仲裁:所述片上片外共同存储步骤中对片上内存的读写、统计读改写步骤中对片上内存的读写以及所述第三方的统计值读取。
11.根据权利要求10所述的装置,其特征在于所述第三方的统计值读取的优先级最低。
12.根据权利要求1-3和5-6中任一项所述的装置,其特征在于所述控制逻辑被配置为:按顺序进行片外内存读写。
13.一种计算设备,其特征在于包括根据权利要求1-12中任一项所述的用于管理数值存储的装置。
14.一种用于管理数值存储的方法,所述数值共N位且随着传入或传出数据包的传入或传出而增大或减小,其特征在于所述方法包括:
将所述数值的N位中的低A位存储在片上内存中;
将所述数值的N位中的高B位存储在片外内存中,其中A+B-N=M,且M>0;以及
由控制逻辑对所述数值的N位中的高B位和所述数值的N位中的低A位进行读取和写入以实现片上内存和片外内存对所述数值的共同存储。
15.根据权利要求14所述的方法,其特征在于所述数值随数据包的传入而增大,且所述方法还包括:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内存获得所述数值的高B位;
从片上内存获得所述数值的低A位中的高M位;
将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及
将所述数值的低A位中的高M位清零。
16.根据权利要求14所述的方法,其特征在于,所述数值随数据包的传出而减小,且所述方法还包括:周期性地执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内存获得所述数值的高B位;
从获得的所述数值的高B位减去M位1;以及
将所述数值的低A位中的高M位全部置1。
17.根据权利要求15或16所述的方法,其特征在于执行片上片外共同存储步骤的周期基于所述数值的变化速率、所述M的大小以及所述M位在所述N位中所处的位置来决定。
18.根据权利要求14所述的方法,其特征在于所述数值随数据包的传入而增大,且所述方法还包括:
响应于所述低A位中的高M位全都为1,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内存获得所述数值的高B位;
从片上内存获得所述数值的低A位中的高M位;
将获得的所述数值的低A位中的高M位与获得的所述数值的高B位相加;以及
将所述数值的低A位中的高M位清零。
19.根据权利要求14所述的方法,其特征在于所述数值随数据包的传出而减小,且所述方法还包括:
响应于所述低A位中的高M位全都为0,开始执行片上片外共同存储步骤,所述片上片外共同存储步骤包括:
从片外内获得取所述数值的高B位;
从获得的所述数值的高B位减去M位1;以及
将所述数值的低A位中的高M位全部置1。
20.根据权利要求15或18所述的方法,其特征在于所述数值是记录数据包数量的统计值,并且所述方法还包括:每当发生数据包传入时,进行统计读改写,所述统计读改写包括如下步骤:
统计所述数据包的数量;
从所述片上内存获得所述数值的所述低A位;
将所述数值的所述低A位数值与所述数据包的数量相加;以及
将相加的结果写入到所述片上内存以更新所述数值的所述低A位。
21.根据权利要求16或19所述的方法,其特征在于所述数值是记录数据包数量的统计值,并且所述方法还包括:每当发生数据包传出时,进行统计读改写,所述统计读改写包括如下步骤:
统计所述数据包的数量;
从所述片上内存获得所述数值的所述低A位;
将所述数值的所述低A位数值与所述数据包的数量相减;以及
将相减的结果写入到所述片上内存以更新所述数值的所述低A位。
22.一种计算机可读存储介质,具有存储在其上的程序指令,其特征在于所述程序指令在被执行时实现权利要求14-21中任一项所述的用于管理数值存储的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211513527.5A CN115587070B (zh) | 2022-11-30 | 2022-11-30 | 用于管理数值存储的装置、方法、计算设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211513527.5A CN115587070B (zh) | 2022-11-30 | 2022-11-30 | 用于管理数值存储的装置、方法、计算设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115587070A true CN115587070A (zh) | 2023-01-10 |
CN115587070B CN115587070B (zh) | 2023-03-28 |
Family
ID=84783614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211513527.5A Active CN115587070B (zh) | 2022-11-30 | 2022-11-30 | 用于管理数值存储的装置、方法、计算设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115587070B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4713749A (en) * | 1985-02-12 | 1987-12-15 | Texas Instruments Incorporated | Microprocessor with repeat instruction |
CN101848135A (zh) * | 2009-03-24 | 2010-09-29 | 华为技术有限公司 | 芯片的统计数据的管理方法和装置 |
US7877524B1 (en) * | 2007-11-23 | 2011-01-25 | Pmc-Sierra Us, Inc. | Logical address direct memory access with multiple concurrent physical ports and internal switching |
CN110389929A (zh) * | 2018-04-16 | 2019-10-29 | 格科微电子(上海)有限公司 | 基于分布式内存的片上系统架构 |
CN114153599A (zh) * | 2021-11-17 | 2022-03-08 | 苏州浪潮智能科技有限公司 | 一种内存写入优化方法、装置、设备及介质 |
-
2022
- 2022-11-30 CN CN202211513527.5A patent/CN115587070B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4713749A (en) * | 1985-02-12 | 1987-12-15 | Texas Instruments Incorporated | Microprocessor with repeat instruction |
US7877524B1 (en) * | 2007-11-23 | 2011-01-25 | Pmc-Sierra Us, Inc. | Logical address direct memory access with multiple concurrent physical ports and internal switching |
CN101848135A (zh) * | 2009-03-24 | 2010-09-29 | 华为技术有限公司 | 芯片的统计数据的管理方法和装置 |
CN110389929A (zh) * | 2018-04-16 | 2019-10-29 | 格科微电子(上海)有限公司 | 基于分布式内存的片上系统架构 |
CN114153599A (zh) * | 2021-11-17 | 2022-03-08 | 苏州浪潮智能科技有限公司 | 一种内存写入优化方法、装置、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115587070B (zh) | 2023-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107466418B (zh) | 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器 | |
RU2569104C2 (ru) | УПРАВЛЕНИЕ СВЯЗНОЙ ИНФРАСТРУКТУРОЙ, СВЯЗАННОЕ С КАЧЕСТВОМ ОБСЛУЖИВАНИЯ (QoS) | |
JP5470608B2 (ja) | 不揮発性メモリのための温度警報および低レートリフレッシュ | |
US7650481B2 (en) | Dynamic control of memory access speed | |
US8732360B2 (en) | System and method for accessing memory | |
KR100819061B1 (ko) | 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 | |
KR102553539B1 (ko) | 고체 상태 드라이브에서 가비지 수집 리소스 할당을 적응시키는 메커니즘 | |
JP2014157603A (ja) | 不揮発性メモリのチャネル制御用システム及びその制御方法 | |
CN113900974B (zh) | 一种存储装置、数据存储方法及相关设备 | |
WO2015021919A1 (zh) | 用于多种存储器间的数据存储调度方法以及装置 | |
US8385203B2 (en) | Resending control circuit, sending device, resending control method and resending control program | |
CN115587070B (zh) | 用于管理数值存储的装置、方法、计算设备及存储介质 | |
JP2018536230A (ja) | キャッシュへのアクセス | |
CN112214161B (zh) | 存储器系统及其操作方法 | |
US20120151243A1 (en) | Synchronization circuit that facilitates multiple parallel reads and writes | |
US20070028010A1 (en) | Peripheral device utilization monitoring | |
CN112470227B (zh) | 一种数据块处理的方法及控制器 | |
US6691182B2 (en) | DMA controller in which bus access ratio can be set | |
CN113360448B (zh) | 数据包处理方法及装置 | |
US20140310452A1 (en) | Semiconductor device and processor system including the same | |
US9627014B2 (en) | Multiple port shared memory | |
US20130003540A1 (en) | Power mangement techniques for an input/output (i/o) subsystem | |
JP5499131B2 (ja) | デュアルポートメモリおよびその方法 | |
JP5907558B2 (ja) | マルチインターバルタイマ並びにその制御装置、制御方法及び制御プログラム | |
US20080133819A1 (en) | DDR flash implementation with hybrid row buffers and direct access interface to legacy flash functions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |