CN115528030A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115528030A
CN115528030A CN202211277299.6A CN202211277299A CN115528030A CN 115528030 A CN115528030 A CN 115528030A CN 202211277299 A CN202211277299 A CN 202211277299A CN 115528030 A CN115528030 A CN 115528030A
Authority
CN
China
Prior art keywords
layer
opening
forming
insulating
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211277299.6A
Other languages
English (en)
Inventor
杨谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211277299.6A priority Critical patent/CN115528030A/zh
Publication of CN115528030A publication Critical patent/CN115528030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例提供一种半导体结构及其形成方法，该方法包括：提供基底，基底包括阵列区和外围区；在阵列区的基底上形成多个第一绝缘结构，在外围区的基底上形成第二绝缘结构；在相邻的第一绝缘结构中形成第一开口，第一开口暴露出第一绝缘结构的侧壁顶部；在第一开口的侧壁及底部，同时在第二绝缘结构上沉积牺牲层；在外围区的第二绝缘结构和牺牲层中，形成第二开口，其中，第二开口暴露出牺牲层的侧壁；至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，形成保护层；去除第一开口底部的牺牲层；去除阵列区和外围区的保护层，以在所述阵列区和所述外围区分别形成第一接触孔和第二接触孔。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。
背景技术
半导体器件，例如动态随机存储器(Dynamic Random Access Memory，DRAM)通常包括阵列区和外围区。当在阵列区形成第一开口之后在外围区形成接触插塞孔的情况下，由于接触插塞孔的形成需要先沉积一层光刻胶层，通过对光刻胶层的曝光显影，得到接触插塞孔。为了避免第一开口底部的材料对光刻胶层的曝光过程的影响，会在沉积光刻胶层之前，在阵列区和外围区沉积一层牺牲层。而在形成接触插塞孔后，再清除第一开口底部的牺牲层。但由于接触插塞孔的顶部也存在牺牲层，接触插塞孔侧壁的绝缘结构也可能存在与牺牲层相同的材料，因此在清除第一开口底部的牺牲层的过程中，也会刻蚀掉外围区与牺牲层材料相同的部分，使得最终形成的接触插塞孔的形貌发生变化，从而影响接触接触插塞的电学性能。
发明内容
有鉴于此，本申请实施例提供一种半导体结构及其形成方法。
第一方面，本申请实施例提供一种半导体结构的形成方法，所述方法包括：提供基底，所述基底包括阵列区和外围区；在所述阵列区的所述基底上形成多个第一绝缘结构，在所述外围区的所述基底上形成第二绝缘结构；在相邻的所述第一绝缘结构中形成第一开口，所述第一开口暴露出所述第一绝缘结构的侧壁顶部；在所述第一开口的侧壁及底部，同时在所述第二绝缘结构上沉积牺牲层；在所述外围区的所述第二绝缘结构和所述牺牲层中，形成第二开口，其中，所述第二开口暴露出所述牺牲层的侧壁；至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成保护层；去除所述第一开口底部的所述牺牲层；去除所述阵列区和所述外围区的保护层，以在所述阵列区和所述外围区分别形成第一接触孔和第二接触孔。
在一些实施例中，所述保护层包括碳层，所述至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成保护层，包括：通过交变电场解离氟甲烷气体，以至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成所述碳层。
在一些实施例中，所述第一绝缘结构包括位线的侧墙结构，在所述阵列区的所述基底上形成多个第一绝缘结构，包括：在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线；在每一所述依次堆叠的位线接触和位线的两侧壁形成所述侧墙结构。
在一些实施例中，在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线，包括：在所述阵列区的所述基底上形成多个位线接触孔和在每一所述位线接触孔内的位线接触；在每一所述位线接触上依次形成所述位线的第一导电层和绝缘盖帽层，以在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线。
在一些实施例中，所述在相邻的所述第一绝缘结构中形成第一开口，包括：在相邻的所述侧墙结构之间沉积存储节点接触，以在相邻的所述侧墙结构中形成所述第一开口。
在一些实施例中，在所述外围区的所述基底上形成第二绝缘结构，包括：在所述外围区的所述基底上沉积形成第二绝缘层；在所述第二绝缘层上沉积形成第三绝缘层，以形成具有叠层结构的第二绝缘结构。
在一些实施例中，所述牺牲层的材料与所述侧墙结构的材料相同；所述牺牲层的材料与所述第二绝缘层和/或所述第三绝缘层的材料相同。
在一些实施例中，所述方法还包括：在所述第一接触孔内沉积金属层，以形成接触焊盘；其中，所述接触焊盘用于和所述存储节点接触共同将所述阵列区的晶体管中的源极或漏极与所述阵列区的存储电容连接。
在一些实施例中，所述外围区的所述基底包括有源区，在所述外围区的所述第二绝缘结构和所述牺牲层中，形成第二开口，包括：在所述外围区的所述牺牲层上形成初始第一光刻胶层；图案化所述初始第一光刻胶层，形成具有第二开口图案的第一光刻胶层，所述第二开口图案中所述第二开口所在子图案位于所述有源区的上方；以所述第二开口图案为掩膜刻蚀所述外围区，以在所述外围区的所述第二绝缘结构和所述牺牲层中形成所述第二开口，其中，所述第二开口延伸至所述有源区。
在一些实施例中，所述方法还包括：在所述第二接触孔内，依次沉积缓冲层和第二导电层，以形成所述外围区的接触插塞。
在一些实施例中，在所述依次沉积缓冲层和第二导电层之前，还包括：在所述第二接触孔的底部形成欧姆接触层。
在一些实施例中，所述外围区的所述基底中与所述第二接触孔底部接触部分的材料包括硅，所述欧姆接触层的材料包括硅化钴，在所述第二接触孔的底部形成欧姆接触层，包括：在所述第二接触孔内沉积钴层；对所述钴层进行高温退火处理，以在所述第二接触孔的底部形成硅化钴层。
在一些实施例中，在所述第二接触孔的底部形成硅化钴层之后，还包括：清除位于所述第二接触孔内的剩余钴层。
在一些实施例中，采用干法刻蚀工艺去除所述阵列区和所述外围区的保护层。
第二方面，本申请实施例提供一种半导体结构，所述半导体结构根据上述半导体结构的形成方法制备得到。
本申请实施例中，首先，提供一种基底，该基底包括阵列区和外围区；其次，在阵列区的基底上形成多个第一绝缘结构，在外围区的基底上形成第二绝缘结构；再次，在相邻的第一绝缘结构中形成暴露出第一绝缘结构的侧壁顶部第一开口；在第一开口的侧壁及底部，同时在第二绝缘结构上沉积牺牲层；然后，在外围区的第二绝缘结构和牺牲层中形成第二开口；次之，至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，形成保护层；最后，去除第一开口底部的牺牲层和阵列区与外围区的保护层，以在阵列区和外围区分别形成第一接触孔和第二接触孔。
由于保护层至少位于第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，而牺牲层覆盖在第一开口的侧壁顶部和第二开口的侧壁之上，因此，保护层也覆盖在第一开口的侧壁顶部和第二开口的侧壁之上。所以，在清除位于第一开口底部的牺牲层的过程中，位于第一开口的侧壁顶部和第二开口的侧壁上的保护层可以起到保护作用，保护在保护层之下的第一开口的侧壁顶部和第二开口的侧壁不被或较少的被刻蚀，从而减少第二开口尺寸的增大量，并提高第一绝缘结构的完整性。
附图说明
图1A为本申请实施例提供的相关技术中在阵列区形成第一开口后沉积牺牲层得到的结构示意图；
图1B为本申请实施例提供的相关技术中清除掉位于第一开口底部的牺牲层之后得到的结构示意图；
图1C为本申请实施例提供的图1A中B区域的放大图；
图1D为本申请实施例提供的图1B中B区域的放大图；
图2A为本申请实施例提供的一种半导体结构的形成方法的流程示意图；
图2B至图2L为本申请实施例提供的半导体结构形成方法的过程示意图；
图3为本申请实施例提供的在第一接触孔内形成接触焊盘得到的结构示意图；
图4A至图4E为本申请实施例提供的一种在第二接触孔内形成接触插塞的过程示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
图1A为相关技术中在阵列区形成第一开口(存储节点接触孔内填充存储节点接触101之后形成的开口，图中未示出)后沉积牺牲层得到的结构示意图。从图1A可以看出，牺牲层102覆盖在阵列区10a位线的侧墙结构104、存储节点接触101和外围区10b的第二绝缘结构302之上。图1B为相关技术中清除掉位于第一开口底部的牺牲层之后得到的结构示意图。从图1B可以看出，在清除掉位于第一开口底部的牺牲层之后，位线的侧墙结构104和外围区中与牺牲层材料相同的部分也会被刻蚀掉一部分，从而使得外围区最终形成的接触插塞孔304增大，且位线的侧墙结构不完整。
为了更清楚的说明在清除掉位于第一开口底部的牺牲层之后，外围区最终形成的接触插塞孔304增大这一现象。图1C和图1D分别显示了图1A和图1B中B区域的放大图。通过对比图1C和图1D，可以看出，图1D中最终形成的接触插塞孔304的尺寸明显大于图1C中的初始接触插塞孔301的尺寸。因此，在清除掉位于第一开口底部的牺牲层之后，外围区最终形成的接触插塞孔304尺寸增大。
基于此，本申请实施例提供了一种半导体结构的形成方法，如图2A所示，该方法包括如下步骤S101至步骤S108：
步骤S101：提供基底，基底包括阵列区和外围区；
这里，基底可以是单层的，例如可以是硅(Si)基底、锗(Ge)基底、锗硅(SiGe)基底、镓砷化物基底、陶瓷基底、石英基底或用于显示器的玻璃基底；也可以是多层的，例如可以是绝缘体上硅(Silicon On Insulator，SOI)基底、或绝缘体上锗(Germanium OnInsulator，GOI)基底等。在单层或多层的基底内还可以形成有浅沟槽隔离(ShallowTrench Isolation，STI)，在基底内隔离出若干个呈阵列分布或其他分布类型的有源区。STI可以通过在基底内形成沟槽后，再在沟槽内填充隔离材料层而形成。STI中填充的材料可以包括氮化硅或氧化硅等，氧化硅可以通过热氧化形成。
阵列区为半导体器件的核心区域，用于存储数据。外围区为存储器的控制区域，用于控制阵列区数据的写入和读出。基底包括阵列区和外围区，即基底包括阵列区的基底和外围区的基底。
图2B为提供的基底的示意图，其中，基底10包括间隔排布的隔离区1012和有源区1011，有源区1011用于形成有源器件，隔离区1012用于将有源区1011之间相互隔离。基底10包括阵列区10a和外围区10b。
步骤S102：在阵列区的基底上形成多个第一绝缘结构，在外围区的基底上形成第二绝缘结构；
这里，多个第一绝缘结构之间可以是间隔排布的。在一些实施例中，第一绝缘结构可以是位线的侧墙结构，侧墙结构之间间隔排布。本申请实施例对第一绝缘结构的种类不做限定。
第二绝缘结构可以为外围区基底上形成的叠层结构，例如可以是依次堆叠的氧化硅层和氮化硅层；也可以为单层结构，例如可以是氮化硅层，本申请实施例对第二绝缘结构的层数不做限定。
图2C显示了在基底上形成多个第一绝缘结构和第二绝缘结构得到的结构示意图，其中，第一绝缘结构以位线的侧墙结构为例。可以看出，位线的侧墙结构104之间间隔排布，第二绝缘结构302包括依次堆叠的第二绝缘层302b和第三绝缘层302a。
对应地，步骤S102中“在外围区的基底上形成第二绝缘结构”的实施可以包括如下步骤S1021a和步骤S1022a：
步骤S1021a：在外围区的基底上沉积形成第二绝缘层；
如图2C所示，步骤S1021a的实施可以为在外围区的基底10b上沉积形成第二绝缘层302b。其中，沉积工艺可以包括：例如化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic LayerDeposition，ALD)或其它任何合适的沉积工艺。沉积的材料可以为氧化硅材料。
在一些实施例中，还可以在基底上沉积第二绝缘层之前沉积其他绝缘层，以调整第二绝缘结构的高度和电气绝缘性，本申请实施例对此不做限定。
步骤S1022a：在第二绝缘层上沉积形成第三绝缘层，以形成具有叠层结构的第二绝缘结构。
如图2C所示，第三绝缘层302a为在第二绝缘层302b上沉积形成的绝缘层。其中，第三绝缘层采用的沉积工艺可以和第二绝缘层采用的沉积工艺相同，也可以不同，第三绝缘层的材料可以为氮化硅。
步骤S103：在相邻的第一绝缘结构中形成第一开口，第一开口暴露出第一绝缘结构的侧壁顶部；
这里，由于第一绝缘结构之间是间隔排布的，因此，相邻的第一绝缘结构之间存在一个开口，该开口暴露出第一绝缘结构的整个侧壁。对应地，步骤S103的实施可以为在相邻的第一绝缘结构之间存在的开口中填充物质，所填充物质的高度至少可以暴露出第一绝缘结构的侧壁顶部。填充物质之后，相邻的第一绝缘结构中填充物质之上形成的开口为第一开口。其中，填充物质的材料会影响后续在第二绝缘结构上形成接触插塞孔时沉积的光刻胶层的曝光过程，例如填充物质的材料可以为多晶硅。本申请实施例对填充物质的材料不做限定。
在第一绝缘结构包括位线的侧墙结构的情况下，步骤S103的实施可以包括如下步骤S1031：
步骤S1031：在相邻的侧墙结构之间沉积存储节点接触，以在相邻的侧墙结构中形成第一开口。
这里，步骤S1031的实施可以通过沉积工艺，例如化学气相沉积、物理气相沉积、原子层沉积或其它任何合适的沉积工艺，在相邻的侧墙结构之间沉积存储节点接触。其中，存储节点接触的材料可以包括多晶硅。
图2D为沉积存储节点接触后形成第一开口得到的结构示意图。如图2D所示，在相邻的位线的侧墙结构104之间填充存储节点接触101之后，由位线的侧墙结构104和存储节点接触101共同形成第一开口103。其中，第一开口103位于存储节点接触101之上。
步骤S104：在第一开口的侧壁及底部，同时在第二绝缘结构上沉积牺牲层；
这里，牺牲层用于后续在外围区的第二绝缘结构上形成接触插塞孔时，隔离形成接触插塞孔时沉积的光刻胶。由于在第一开口底部的填充物质上直接铺光刻胶层，会导致光线照射在填充物质表面之后进行反射，而使不需要曝光的部位被曝光。为了减少这一问题，会在第一开口的侧壁及底部，和第二绝缘结构上沉积牺牲层，再在牺牲层的表面沉积光刻胶层。由于牺牲层的材料可以包括氮化硅，所以可以通过牺牲层减少光线的反射，以降低不需要曝光的部位被曝光的情况发生，从而避免填充物质对光刻胶的曝光过程的影响。在一些实施例中，牺牲层的材料的厚度范围可以为1至3纳米(nm)，以在降低成本的基础上，方便工艺的实施。
如图1A所示，牺牲层102位于第一开口(参见图2D)的侧壁及底部，同时位于第二绝缘结构302上。在一些实施例中，牺牲层还可以位于位线的侧墙结构104的顶部。
在一些实施例中，牺牲层的材料与第一绝缘结构(例如：侧墙结构)的材料相同；牺牲层的材料与第二绝缘层和/或第三绝缘层的材料相同。从而使得在后续去除第一开口底部牺牲层的过程中，第一绝缘结构和第二绝缘结构的部分材料也会被刻蚀，进而导致第一绝缘结构不完整和第二绝缘结构中形成的接触插塞孔增大。
步骤S105：在外围区的第二绝缘结构和牺牲层中，形成第二开口，其中，第二开口暴露出牺牲层的侧壁；
这里，第二开口用于形成外围区的接触插塞，即为图1A中的初始接触插塞孔。
如图1A所示，第二开口301位于外围区10b的第二绝缘结构302和牺牲层102中，第二开口301暴露出牺牲层102的侧壁。
在一些实施例中，步骤S105的实施可以包括如下步骤S1051至步骤S1053：
步骤S1051：在外围区的牺牲层上形成初始第一光刻胶层；
这里，光刻胶按照极性可分为正光刻胶和负光刻胶，其差别在于：负光刻胶曝光区域在曝光显影后变硬而保留，未曝光部分被显影剂溶解；正光刻胶经曝光后，曝光区域的胶连状聚合物会因为光溶解作用而断裂变软，最后被显影剂溶解，而未曝光部分则保留，本申请实施例对光刻胶的极性不做限定。
步骤S1052：图案化初始第一光刻胶层，形成具有第二开口图案的第一光刻胶层，第二开口图案中第二开口所在子图案位于有源区的上方；
这里，图案化初始第一光刻胶层是指对初始第一光刻胶层进行曝光和显影处理，其中，溶解掉初始第一光刻胶层中的部分后形成具有第二开口图案的第一光刻胶层。
步骤S1053：以第二开口图案为掩膜刻蚀外围区，以在外围区的第二绝缘结构和牺牲层中形成第二开口，其中，第二开口延伸至有源区。
这里，由于第二开口可以是外围区的初始接触插塞孔，因此，第二开口可以延伸至有源区，用于实现外围区晶体管的源漏极与金属互联层的连接。
需要说明的是，在一些实施例中，第二开口的数量可以为2个，分别位于外围区晶体管的源极和漏极两侧。在此情况下，可以在形成第一个第二开口之后，再在具有第一个第二开口的第二绝缘结构和牺牲层上沉积初始第二光刻胶层；然后图案化初始第二光刻胶层，形成具有第二个第二开口图案的第二光刻胶层；最后以第二个第二开口图案为掩膜刻蚀第二绝缘结构和牺牲层，以在第二绝缘结构和牺牲层中形成第二个第二开口。
本申请实施例中，首先在外围区的牺牲层上形成初始第一光刻胶层；然后图案化初始第一光刻胶层，形成具有第二开口图案的第一光刻胶层；最后以第二开口图案为掩膜刻蚀外围区，实现了在第二绝缘结构和牺牲层中形成第二开口。
步骤S106：至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，形成保护层；
这里，保护层用于在后续清除阵列区第一开口底部牺牲层的过程中，保护第一开口侧壁的牺牲层和第二开口侧壁的牺牲层，使得第一开口侧壁的牺牲层和第二开口侧壁的牺牲层不被刻蚀或较少被刻蚀，从而增大第二开口和第一开口的尺寸，且使第一绝缘结构保持完整。
图2E为图1A中A区域形成保护层之后得到的结构示意图，其中，保护层201位于第一开口(参见图2D)侧壁顶部的牺牲层102的表面。图2F为图1A中B区域形成保护层之后得到的结构示意图，其中，保护层201位于第二开口301侧壁的牺牲层102的表面。
保护层至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，即保护层还可以位于其他位置。例如保护层还可以位于第一绝缘结构的顶部表面，第一开口的底部，第一开口的整个侧壁，第二开口的底部，牺牲层的上表面等，本申请实施例对保护层所在的其他位置不做限定。
在一些实施例中，在第一开口底部的保护层的厚度可以小于在第一开口侧壁顶部的保护层的厚度，如此，可以在清除第一开口底部牺牲层的过程中，第一开口侧壁顶部的保护层还存在一部分，从而可以起到保护位线的侧墙结构的作用。
在一些实施例中，在第二绝缘结构中的材料与牺牲层的材料相同的情况下，若保护层还位于第二绝缘结构的侧壁，可以在清除第一开口底部牺牲层的过程中，更好的保护第二开口的大小，减少第二开口的增大量。
图2G和图2H为保护层在其他位置的结构示意图。如图2G所示，保护层201位于第一开口(参见图2D)底部和整个侧壁的牺牲层102的表面，以及侧墙结构104顶部的牺牲层102的表面。如图2H所示，保护层201位于牺牲层102上、第二开口301的底部、第二绝缘结构302的侧壁和牺牲层102的侧壁。
在一些实施例中，保护层可以包括碳层，对应地，步骤S106的实施可以包括：通过交变电场解离氟甲烷气体，以至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，形成碳层。由于在交变电场下，氟甲烷气体会解离为碳高聚物、氢原子和氟自由基，而碳高聚物会至少沉积在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，从而形成碳层。氟甲烷气体的解离方程如下：
CH3F→C●+3H+F*
其中，C●为碳高聚物，F*为氟自由基。
图2I示出了通过交变电场解离氟甲烷气体203，在阵列区形成保护层的示意图。可以看出，位线的侧墙结构104顶部的空间大于第一开口(参见图2D)侧壁的空间，第一开口侧壁的空间大于第一开口底部的空间，因此，如图2G所示，位线的侧墙结构104顶部沉积的保护层的厚度大于第一开口侧壁沉积的保护层的厚度，第一开口侧壁沉积的保护层的厚度大于第一开口底部沉积的保护层的厚度。即位线的侧墙结构104顶部沉积的保护层的厚度最厚，第一开口底部沉积的保护层的厚度最薄，第一开口侧壁沉积的保护层的厚度介于位线的侧墙结构104顶部沉积的保护层的厚度和第一开口底部沉积的保护层的厚度之间。
如此一来，在后续清除第一开口底部牺牲层的过程中，可以便于刻蚀掉位于第一开口底部的保护层，从而清除掉位于存储节点接触上的牺牲层；同时，位于位线的侧墙结构顶部和第一开口侧壁的保护层，可以在清除第一开口底部牺牲层的过程中，起到保护位线的侧墙结构的作用，减少侧墙结构的破损，从而使得位线的侧墙结构完整。
在一些实施例中，也可以通过控制解离氟甲烷气体的工艺参数，使得第一开口的底部不存在保护层，从而进一步方便第一开口底部牺牲层的去除。
图2J示出了通过交变电场解离氟甲烷气体203，在外围区形成保护层的示意图。同样可以看出，外围区牺牲层102上的空间大于第二开口301侧壁的空间，第二开口301侧壁的空间大于第二开口301底部的空间，因此，如图2H所示，在外围区上沉积保护层后，位于牺牲层102上的保护层201的厚度大于位于第二开口301侧壁的保护层201的厚度，第二开口301侧壁的保护层201的厚度大于位于第二开口301底部的保护层201的厚度。
如此一来，在后续清除第一开口底部牺牲层的过程中，位于第二开口侧壁的保护层可以保护第二开口的侧壁，减少第二开口的侧壁被刻蚀，使得第二开口关键尺寸的增加量变少，从而增大最终形成的接触插塞孔刻蚀工艺的工艺窗口，改善接触插塞的电学性能。
本申请实施例中，通过解离氟甲烷气体，至少在第一开口侧壁和第二开口侧壁上沉积碳层，以起到保护第一开口侧壁和第二开口侧壁的作用。由于解离氟甲烷气体的制作工艺简单，易操作，且方便控制沉积在第一开口侧壁和第二开口侧壁上碳层的厚度，可以很好的应用在深宽比较大的开口中。
在一些实施例中，解离过程的工艺参数可以包括：气流量的范围是25至35标准毫升/分钟(sccm)，气压的范围是5至10毫托(mTorr)，时间的范围是17至23秒(s)，交变电场采用连续波，功率的范围是大于500瓦特(W)。例如，解离过程的工艺参数可以为：气流量为30sccm，气压为8mTorr，时间为20s，交变电场采用连续波，功率是600W。从而可以得到厚度适中，且均匀分布的保护层。
需要说明的是，本申请实施例也可以采用其他方法至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面形成保护层，本申请实施例对形成保护层的方法不做限定。
步骤S107：去除第一开口底部的牺牲层；
这里，步骤S107的实施可以采用干法刻蚀去除第一开口底部的牺牲层，以暴露出第一开口底部牺牲层下面的填充物质(例如：存储节点接触)。干法刻蚀工艺可以包括：反应离子刻蚀技术、等离子体刻蚀技术等，本申请实施例对干法刻蚀工艺的类型不做限定。
需要说明的是，在去除第一开口底部牺牲层的过程中，根据保护层所在的位置及厚度，部分保护层、部分第一绝缘结构的侧壁和第二绝缘结构的侧壁也可能会被刻蚀掉一部分。但由于保护层至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，都会使得相比于没有保护层的情况，第一开口和第二开口侧壁的减少量较小，从而降低第二开口尺寸的增加量，减少第一绝缘结构的破损，提高第一绝缘结构完整性。
步骤S108：去除阵列区和外围区的保护层，以在阵列区和外围区分别形成第一接触孔和第二接触孔。
在一些实施例中，步骤S108的实施可以采用干法刻蚀工艺去除阵列区和外围区剩余的保护层，使得保护层可以被精准的清除。清除保护层之后，在第一开口的位置形成第一接触孔，在第二开口的位置形成第二接触孔。其中，第一接触孔用于形成存储节点接触与存储电容之间的接触焊盘，第二接触孔用于形成外围区的接触插塞。
图2K示出了去除阵列区和外围区的保护层之后得到的阵列区的结构示意图。其中，在阵列区形成第一接触孔204，将图2K中的侧墙结构104与图1B中的侧墙结构104相比，可以看出，图2K中的侧墙结构104更加完整。
图2L示出了去除阵列区和外围区的保护层之后得到的外围区的结构示意图。其中，在阵列区形成第二接触孔205，与图1D中的接触插塞孔304相比，图2L中的第二接触孔205的尺寸明显减小。
本申请实施例中，首先，提供一种基底，该基底包括阵列区和外围区；其次，在阵列区的基底上形成多个第一绝缘结构，在外围区的基底上形成第二绝缘结构；再次，在相邻的第一绝缘结构中形成暴露出第一绝缘结构的侧壁顶部第一开口；在第一开口的侧壁及底部，同时在第二绝缘结构上沉积牺牲层；然后，在外围区的第二绝缘结构和牺牲层中形成第二开口；次之，至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，形成保护层；最后，去除第一开口底部的牺牲层和阵列区与外围区的保护层，以在阵列区和外围区分别形成第一接触孔和第二接触孔。
由于保护层至少位于第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，而牺牲层覆盖在第一开口的侧壁顶部和第二开口的侧壁之上，因此，保护层也覆盖在第一开口的侧壁顶部和第二开口的侧壁之上。所以，在清除位于第一开口底部的牺牲层的过程中，位于第一开口的侧壁顶部和第二开口的侧壁上的保护层可以起到保护作用，保护在保护层之下的第一开口的侧壁顶部和第二开口的侧壁不被或较少的被刻蚀，从而减少第二开口尺寸的增大，并提高第一绝缘结构的完整性。
在一些实施例中，第一绝缘结构包括位线的侧墙结构，则步骤S102中“在阵列区的基底上形成多个第一绝缘结构”的实施可以包括如下步骤S1021b至步骤S1022b：
步骤S1021b：在阵列区的基底上形成多个依次堆叠的位线接触和位线；
如图2C所示，在阵列区的基底10a上形成多个依次堆叠的位线接触107和位线105。其中，位线接触采用的材料可以包括但不限于多晶硅等导电材料，例如，掺杂杂质的多晶硅或未掺杂杂质的多晶硅。位线105包括绝缘盖帽层105a和第一导电层105b。在一些实施例中，由于绝缘盖帽层105a与位线的侧墙结构104的材料相同，因此，图2C中没有区分绝缘盖帽层105a与位线的侧墙结构104。
在一些实施例中，步骤S1021b的实施可以包括如下步骤S11b1和步骤S11b2：
步骤S11b1：在阵列区的基底上形成多个位线接触孔和在每一位线接触孔内的位线接触；
这里，步骤S11b1的实施可以采用沉积工艺在位线接触孔内沉积形成位线接触。
步骤S11b2：在每一位线接触上依次形成位线的第一导电层和绝缘盖帽层，以在阵列区的基底上形成多个依次堆叠的位线接触和位线。
这里，第一导电层105b的材料可以采用多晶硅、金属硅化物、导电金属氮化物(例如钛氮化物(TiN)、钽氮化物(TaN)、钨氮化物(WN)等)和金属(例如钨(W)、钛(Ti)、钽(Ta)等)中的一种或更多种。在实际应用中，绝缘盖帽层105a的材料可以是氧化物、硅氮化物和硅氮氧化物中的至少一个，绝缘盖帽层可以采用化学气相沉积工艺形成。
在另一些实施例中，位线105还可以包括扩散阻挡层，扩散阻挡层位于位线接触和第一导电层之间。扩散阻挡层可以使第一导电层与有源区绝缘，同时可以阻止第一导电层中的金属离子进入有源区。扩散阻挡层可以包括单层结构，例如，金属钛层；也可以包括多层结构，例如，金属钛层和氮化钛层。
在一些实施例中，在位线接触上形成位线的第一导电层和绝缘盖帽层之后，还可以以第一导电层和绝缘盖帽层为掩膜，刻蚀位线接触孔内的位线接触，使位线接触与第一导电层和绝缘盖帽层同宽，以在位线接触孔内形成空隙；之后在空隙内沉积形成填满所述空隙的如图2C所示的绝缘层106。
这里，绝缘层采用的材料可以为氮化物，氮化物可以包括但不限于氮化硅、氮氧化硅等。在一些实施例中，为了便于控制绝缘层的厚度，可以通过原子层沉积工艺形成绝缘层。在另一些实施例中，也可以采用其他工艺形成绝缘层，例如物理气相沉积工艺、化学气相沉积工艺、低气压化学气相沉积工艺、分子层沉积工艺、等离子体增强化气相沉积工艺等。
步骤S1022b：在每一依次堆叠的位线接触和位线的两侧壁形成侧墙结构。
如图2C所示，侧墙结构104可以包括氮化硅-氧化硅-氮化硅结构(即N-O-N结构)或者氮化硅-空气夹层-氮化硅结构(即N-A-N结构)。
本申请实施例，首先在阵列区的基底上形成多个依次堆叠的位线接触和位线，然后在每一依次堆叠的位线接触和位线的两侧壁形成侧墙结构，以形成阵列区基底上的多个第一绝缘结构。
在一些实施例中，在步骤S108中“在阵列区和外围区分别形成第一接触孔和第二接触孔”之后，该方法还包括如下步骤S109a：
步骤S109a：在第一接触孔内沉积金属层，以形成接触焊盘；
其中，接触焊盘用于和存储节点接触共同将阵列区的晶体管中的源极或漏极与阵列区的存储电容连接。
如图2K所示，在第一接触孔204内沉积金属层，以形成如图3所示的接触焊盘305。其中，接触焊盘305和存储节点接触101共同将阵列区的晶体管中的源极或漏极与阵列区的存储电容连接。
本申请实施例中，通过在第一接触孔内沉积金属层，形成接触焊盘，以与存储节点接触共同将阵列区的晶体管中的源极或漏极与阵列区的存储电容连接。
在一些实施例中，在步骤S108中“在阵列区和外围区分别形成第一接触孔和第二接触孔”之后，该方法还包括如下步骤S109b：
步骤S109b：在第二接触孔内，依次沉积缓冲层和第二导电层，以形成外围区的接触插塞。
这里，缓冲层的材料可以包括钛，用于缓冲导电层与基底和第二绝缘结构之间的应力。第二导电层的材料可以包括：钨、钴、铜、铝、多晶硅、掺杂硅、硅化物或其任何组合，用于实现接触插塞与金属互联层之间的电连接。
实施时，参见图4A，在第二接触孔内沉积缓冲层402，然后在缓冲层402的表面沉积第二导电层401。其中，缓冲层402和第二导电层401都为整层沉积。
在一些实施例中，在依次沉积缓冲层和第二导电层之后，还可以采用化学机械抛光工艺清除位于第二绝缘结构302之上的缓冲层402和第二导电层401，从而得到外围区的接触插塞403。
在一些实施例中，在步骤S109b“依次沉积缓冲层和第二导电层之前”，还可以包括如下步骤S110：
步骤S110b：在第二接触孔的底部形成欧姆接触层。
这里，欧姆接触层用于与接触插塞的第二导电层连接，起到减少电阻和修复第二接触孔底部形貌的作用。欧姆接触层的材料可以包括硅化钛(TiSix)或硅化钴(CoSix)，其中，x是常数。在一些实施例中，欧姆接触层可以通过在第二接触孔内沉积钴层或钛层；然后高温退火，使钴层或钛层与第二接触孔底部的基底反应，从而得到第二接触孔底部的硅化钴或硅化钛。本申请实施例对欧姆接触层的形成方法不做限定。
图4B示出了在第二接触孔的底部形成欧姆接触层得到的结构示意图，可以看出，该实施例为在第二接触孔内，依次沉积缓冲层402和第二导电层401之前，先在第二接触孔的底部形成欧姆接触层405，用于减少电阻和修复第二接触孔底部的形貌。
在一些实施例中，外围区的基底中与第二接触孔底部接触部分的材料包括硅，欧姆接触层的材料包括硅化钴，步骤S110b“在第二接触孔的底部形成欧姆接触层”，包括如下步骤S1101和步骤S1102：
步骤S1101：在第二接触孔内沉积钴层；
这里，步骤S1101的实施可以采用沉积工艺，例如化学气相沉积、物理气相沉积、原子层沉积或其它任何合适的沉积工艺，在第二接触孔内沉积钴层。如图4C所示，通过上述任一沉积工艺，在第二接触孔内沉积钴层404。
步骤S1102：对钴层进行高温退火处理，以在第二接触孔的底部形成硅化钴层。
这里，高温退火处理的温度范围可以是600摄氏度(℃)至650℃。在此温度下，钴层与第二接触孔底部基底中的硅发生反应，生成硅化钴。在第二接触孔除底部外其他与基底和第二绝缘结构接触部位中均不包括硅的情况下，第二接触孔除底部外其他部位表面的钴层均不与基底和第二绝缘结构发生反应，仍然为材料钴。如图4D所示为对钴层进行高温退火处理得到的结构示意图，可以看出，只有第二接触孔底部的钴层形成硅化钴层，第二接触孔的其他部位的钴层仍然为材料钴。
本申请实施例中，通过在第二接触孔内沉积钴层，然后利用高温退火处理，使钴层与第二接触孔底部基底中的硅发生反应，生成硅化钴，从而实现在第二接触孔的底部形成硅化钴层。
在一些实施例中，在步骤S1102中“在第二接触孔的底部形成硅化钴层”之后，还包括如下步骤S1103：
步骤S1103：清除位于第二接触孔内的剩余钴层。
这里，剩余钴层指钴层中未形成硅化钴的部分，即图4D中406所指的部分，形成如图4E中的欧姆接触层405。在一些实施例中，步骤S1103的实施可以采用湿法刻蚀或干法刻蚀工艺清除位于第二接触孔内的剩余钴层，从而得到第二接触孔底部的硅化钴层。
本申请实施例还提供一种半导体结构，该半导体结构根据上述半导体结构的形成方法制备得到。
本申请所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上半导体结构实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请半导体结构实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。以上所述，仅为本申请的示例性的实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括阵列区和外围区；
在所述阵列区的所述基底上形成多个第一绝缘结构，在所述外围区的所述基底上形成第二绝缘结构；
在相邻的所述第一绝缘结构中形成第一开口，所述第一开口暴露出所述第一绝缘结构的侧壁顶部；
在所述第一开口的侧壁及底部，同时在所述第二绝缘结构上沉积牺牲层；
在所述外围区的所述第二绝缘结构和所述牺牲层中，形成第二开口，其中，所述第二开口暴露出所述牺牲层的侧壁；
至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成保护层；
去除所述第一开口底部的所述牺牲层；
去除所述阵列区和所述外围区的保护层，以在所述阵列区和所述外围区分别形成第一接触孔和第二接触孔。
2.根据权利要求1所述的形成方法，其特征在于，所述保护层包括碳层，所述至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成保护层，包括：
通过交变电场解离氟甲烷气体，以至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成所述碳层。
3.根据权利要求1或2所述的形成方法，其特征在于，所述第一绝缘结构包括位线的侧墙结构，在所述阵列区的所述基底上形成多个第一绝缘结构，包括：
在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线；
在每一所述依次堆叠的位线接触和位线的两侧壁形成所述侧墙结构。
4.根据权利要求3所述的形成方法，其特征在于，在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线，包括：
在所述阵列区的所述基底上形成多个位线接触孔和在每一所述位线接触孔内的位线接触；
在每一所述位线接触上依次形成所述位线的第一导电层和绝缘盖帽层，以在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线。
5.根据权利要求3所述的形成方法，其特征在于，所述在相邻的所述第一绝缘结构中形成第一开口，包括：
在相邻的所述侧墙结构之间沉积存储节点接触，以在相邻的所述侧墙结构中形成所述第一开口。
6.根据权利要求3所述的形成方法，其特征在于，在所述外围区的所述基底上形成第二绝缘结构，包括：
在所述外围区的所述基底上沉积形成第二绝缘层；
在所述第二绝缘层上沉积形成第三绝缘层，以形成具有叠层结构的第二绝缘结构。
7.根据权利要求6所述的形成方法，其特征在于，
所述牺牲层的材料与所述侧墙结构的材料相同；
所述牺牲层的材料与所述第二绝缘层和/或所述第三绝缘层的材料相同。
8.根据权利要求5所述的形成方法，其特征在于，所述方法还包括：
在所述第一接触孔内沉积金属层，以形成接触焊盘；
其中，所述接触焊盘用于和所述存储节点接触共同将所述阵列区的晶体管中的源极或漏极与所述阵列区的存储电容连接。
9.根据权利要求1、2、4至8任一项所述的形成方法，其特征在于，所述外围区的所述基底包括有源区，在所述外围区的所述第二绝缘结构和所述牺牲层中，形成第二开口，包括：
在所述外围区的所述牺牲层上形成初始第一光刻胶层；
图案化所述初始第一光刻胶层，形成具有第二开口图案的第一光刻胶层，所述第二开口图案中所述第二开口所在子图案位于所述有源区的上方；
以所述第二开口图案为掩膜刻蚀所述外围区，以在所述外围区的所述第二绝缘结构和所述牺牲层中形成所述第二开口，其中，所述第二开口延伸至所述有源区。
10.根据权利要求1、2、4至8任一项所述的形成方法，其特征在于，所述方法还包括：
在所述第二接触孔内，依次沉积缓冲层和第二导电层，以形成所述外围区的接触插塞。
11.根据权利要求10所述的形成方法，其特征在于，在所述依次沉积缓冲层和第二导电层之前，还包括：
在所述第二接触孔的底部形成欧姆接触层。
12.根据权利要求11所述的形成方法，其特征在于，所述外围区的所述基底中与所述第二接触孔底部接触部分的材料包括硅，所述欧姆接触层的材料包括硅化钴，在所述第二接触孔的底部形成欧姆接触层，包括：
在所述第二接触孔内沉积钴层；
对所述钴层进行高温退火处理，以在所述第二接触孔的底部形成硅化钴层。
13.根据权利要求12所述的形成方法，其特征在于，在所述第二接触孔的底部形成硅化钴层之后，还包括：
清除位于所述第二接触孔内的剩余钴层。
14.根据权利要求1、2、4至8、11至13任一项所述的形成方法，其特征在于，采用干法刻蚀工艺去除所述阵列区和所述外围区的保护层。
15.一种半导体结构，其特征在于，根据权利要求1至14任一项所述半导体结构的形成方法制备得到。
CN202211277299.6A 2022-10-18 2022-10-18 半导体结构及其形成方法 Pending CN115528030A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211277299.6A CN115528030A (zh) 2022-10-18 2022-10-18 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211277299.6A CN115528030A (zh) 2022-10-18 2022-10-18 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115528030A true CN115528030A (zh) 2022-12-27

Family

ID=84703692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211277299.6A Pending CN115528030A (zh) 2022-10-18 2022-10-18 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115528030A (zh)

Similar Documents

Publication Publication Date Title
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US20060264032A1 (en) Formation of self-aligned contact plugs
KR100467021B1 (ko) 반도체 소자의 콘택 구조체 및 그 제조방법
KR100655074B1 (ko) 스토리지 커패시터 및 그의 제조방법
JP2014146816A (ja) 珪化コバルトを含むトランジスタゲートを有する半導体デバイス、及び、メモリデバイスのトランジスタゲートを製造する方法
KR20150064330A (ko) 반도체 장치 및 이의 제조 방법
KR20020037684A (ko) 반도체 장치의 제조방법
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
KR100778881B1 (ko) 강유전 랜덤 억세스 메모리 및 그 제조 방법
CN115528030A (zh) 半导体结构及其形成方法
KR20110126301A (ko) 소자 분리막 형성 방법, 소자 분리막을 갖는 반도체 장치 및 그 제조 방법
TW490801B (en) Method for forming isolation gap between bit line and capacitor
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
CN114078780B (zh) 半导体结构及其制作方法
KR100370130B1 (ko) 반도체 소자의 제조방법
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR0141949B1 (ko) 반도체소자의 제조방법
TW463316B (en) Method to form dual damascene
TW452865B (en) Method for forming conductive area by ionized metal plasma
KR100833430B1 (ko) 낸드 플래쉬 소자의 드레인 콘택플러그 형성방법
JP2000294629A (ja) 半導体装置及びその製造方法
KR100881749B1 (ko) 반도체 소자의 제조 방법
KR100675896B1 (ko) 다마신 공정을 이용한 반도체 소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination