CN115498030A - 一种含异质结结构的逆导型igbt器件 - Google Patents

一种含异质结结构的逆导型igbt器件 Download PDF

Info

Publication number
CN115498030A
CN115498030A CN202211131733.XA CN202211131733A CN115498030A CN 115498030 A CN115498030 A CN 115498030A CN 202211131733 A CN202211131733 A CN 202211131733A CN 115498030 A CN115498030 A CN 115498030A
Authority
CN
China
Prior art keywords
region
type semiconductor
conductivity type
conductivity
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211131733.XA
Other languages
English (en)
Other versions
CN115498030B (zh
Inventor
罗志云
潘梦瑜
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunteck Semiconductor (shanghai) Co ltd
Original Assignee
Hunteck Semiconductor (shanghai) Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunteck Semiconductor (shanghai) Co ltd filed Critical Hunteck Semiconductor (shanghai) Co ltd
Priority to CN202211131733.XA priority Critical patent/CN115498030B/zh
Publication of CN115498030A publication Critical patent/CN115498030A/zh
Application granted granted Critical
Publication of CN115498030B publication Critical patent/CN115498030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种含异质结结构的逆导型IGBT器件，相对于传统IGBT器件，在集电极结构上做出改进，通过在集电极引入N型异质材料，使其与碳化硅直接接触形成异质结结构。在二极管模式下，通过调控异质材料上方N型区的掺杂浓度来改变其与异质材料形成的势垒高度，从而控制二极管模式下的开启电压；在IGBT模式下，由于N型区与异质材料界面存在的电子势垒大于碳化硅PN结形成的势垒，能有效阻止电子进入N型异质材料，从而彻底消除snapback现象；在器件关断时，由于N型碳化硅区和P型碳化硅区将分别与N型异质材料形成浅电子势阱和深电子势阱，其形成的电子电流路径将加速关断过程中漂移区的电子提取，使得器件的关断损耗更低。

Description

一种含异质结结构的逆导型IGBT器件
技术领域
本发明涉及绝缘栅双极型晶体管结构涉及技术领域，特别是涉及一种含异质结结构的逆导型IGBT器件。
背景技术
传统硅基半导体器件的性能已经逐渐接近材料的物理极限，而采用以碳化硅(Silicon Carbide，SiC)为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力，能够实现更高的功率密度和更高的效率，在大功率、高温及高频电力电子领域具有广阔的应用前景。
绝缘栅双极型晶体管(IGBT)是当今发展最快电子电力器件之一。相较于传统的晶体管和MOSFET，它兼具两者的优点，既具有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度快、开关损耗小的优点；又具有双极型功率晶体管的电流密度大、饱和压降低、电流处理能力强、稳定性好的优点，因此广泛应用于高压、大电流等领域。但应用电路一般要求具有双向导通能力，传统的IGBT器件是一个单向导通器件，必须反向并联一个二极管来满足电力系统的应用，这就增加了系统的复杂性和应用成本。
针对这一现状，研究者提出了逆导型IGBT器件，在IGBT器件背面部分掺杂N型杂质，背面的N型杂质区和正面的P型杂质区就分别形成了二极管阴极和阳极结构。逆导型IGBT在拥有诸多优点的同时，也存在一些问题，其中最主要的是IGBT开通过程中的电压回扫现象(snapback)。
发明内容
本发明所要解决的技术问题是提供一种适用于SiC的含异质结结构的逆导型IGBT器件，不仅可以消除snapback现象，还可以降低关断损耗。
本发明解决其技术问题所采用的技术方案是：提供一种含异质结结构的逆导型IGBT器件，包括金属化集电极，所述金属化集电极上表面设置有紧邻的第二导电类型半导体集电极区和异质结结构，所述第二导电类型半导体集电极区和异质结结构的上方设置有第一导电类型半导体缓冲层；
所述第一导电类型半导体缓冲层的上方设置有第一导电类型半导体漂移区；所述第一导电类型半导体漂移区的上方设置有第二导电类型半导体体区；所述第二导电类型半导体体区顶部设置有紧邻的第二导电类型半导体接触区和第一导电类型半导体源区；所述第二导电类型半导体接触区和第一导电类型半导体源区的上方设置有金属化发射极；
所述第一导电类型半导体漂移区与栅极模块的一端相接触，所述栅极模块的另一端与金属化发射极相接触，所述栅极模块与第二导电类型半导体体区和第一导电类型半导体源区相贴合，所述栅极模块与所述金属化发射极之间通过极间隔离介质层实现电气隔离。
当所述栅极模块位于极间隔离介质层下方时，所述栅极模块包括栅极沟槽区，所述栅极沟槽区嵌入第二导电类型半导体体区和第一导电类型半导体源区，并位于第一导电类型半导体漂移区上方，所述栅极沟槽区的内周设置有栅介质层，所述栅极沟槽区的底部被第二导电类型半导体屏蔽区所包裹，所述栅极沟槽区的内部沿栅介质层设置有栅电极区，所述栅电极区与所述金属化发射极之间通过极间隔离介质层实现电气隔离。
当所述栅极模块位于极间隔离介质层内部时，所述栅极模块包括分别与第二导电类型半导体体区、第一导电类型半导体源区和第一导电类型半导体漂移区接触的栅介质层，所述栅介质层上方设置有栅电极区。
当所述栅极模块位于极间隔离介质层下方时，所述第二导电类型半导体体区和第一导电类型半导体漂移区之间还设置有第一导电类型半导体电流拓展区，所述第一导电类型半导体电流拓展区与栅极模块相接触，所述第一导电类型半导体电流拓展区(16)用于拓展电流路径，减小IGBT器件的导通电阻。
所述异质结结构包括相互接触的第一导电类型异质半导体材料集电极区和第一导电类型半导体调控区，所述第一导电类型异质半导体材料集电极区位于金属化集电极的上方，所述第一导电类型半导体调控区位于第一导电类型半导体缓冲层的下方；其中，所述第一导电类型半导体调控区的掺杂浓度是根据第一导电类型异质半导体材料集电极区中异质半导体材料的电子亲合能进行调整的。
所述IGBT器件的材料为SiC，所述第一导电类型异质半导体材料集电极区中异质半导体材料的禁带宽度大于SiC，且电子亲合能小于SiC。
所述第一导电类型为P型，第二导电类型为N型；或所述第一导电类型为N型，第二导电类型为P型。
当所述第一导电类型为N型，第二导电类型为P型时，所述第一导电类型半导体调控区与所述第一导电类型异质半导体材料集电极区中异质半导体材料的电子亲合能之差大于第二导电类型半导体体区和第一导电类型半导体漂移区所形成的内建电势；当所述第一导电类型为P型，第二导电类型为N型时，所述第一导电类型半导体调控区与所述第一导电类型异质半导体材料集电极区中异质半导体材料的价带顶能量之差大于第一导电类型半导体漂移区和第二导电类型半导体体区所形成的内建电势。
所述第二导电类型半导体集电极区、第一导电类型异质半导体材料集电极区、第二导电类型半导体接触区和第一导电类型半导体源区的杂质掺杂浓度均不低于1.0×1019cm-3。
所述第一导电类型半导体调控区的杂质掺杂浓度的取值范围为1.0×1017cm-3～1.0×1021cm-3。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明在二极管模式下，通过调控异质材料上方第一导电类型半导体调控区的掺杂浓度来改变其与异质材料形成的势垒高度，从而控制二极管模式下的开启电压；在IGBT模式下，当所述第一导电类型为N型，第二导电类型为P型，且第一导电类型半导体调控区(即SiC材料调控区)与第一导电类型异质半导体材料集电极区中异质半导体材料的电子亲合能之差大于第二导电类型半导体体区(即P型SiC体区)和第一导电类型半导体漂移区(即N型SiC漂移区)所形成的内建电势时；或当所述第一导电类型为P型，第二导电类型为N型，第一导电类型半导体调控区(即SiC材料调控区)与所述第一导电类型异质半导体材料集电极区中异质半导体材料的价带顶能量之差大于第一导电类型半导体漂移区(即P型SiC漂移区)和第二导电类型半导体体区(即N型SiC体区)所形成的内建电势时，由于半导体调控区与异质材料界面存在的电子/空穴势垒大于碳化硅PN结形成的势垒，能有效阻止电子/空穴进入N型/P型异质材料，从而彻底消除snapback现象；在器件关断时，由于第一导电类型半导体调控区和第一导电类型异质半导体材料集电极区区将分别与异质材料形成浅电子/空穴势阱和深电子/空穴势阱，其形成的电子/空穴电流路径将加速关断过程中漂移区的电子/空穴提取，使得器件的关断损耗更低。
附图说明
图1是本发明实施方式一的器件结构示意图；
图2是本发明实施方式二的器件结构示意图；
图3是本发明实施方式三的器件结构示意图；
图4是本发明实施方式的N-SiC/N-异质材料形成的异质结能带图(以第一导电类型是N型，第二导电类型为P型为例)；
图5是本发明实施方式的P-SiC/N-异质材料形成的异质结能带图(以第一导电类型是N型，第二导电类型为P型为例)。
图示：1为金属化集电极，2为第二导电类型半导体集电极区，3为第一导电类型异质半导体材料集电极区，4为第一导电类型半导体调控区，5为第一导电类型半导体缓冲层，6为第一导电类型半导体漂移区，7为第二导电类型半导体体区，8为第二导电类型半导体接触区，9为第一导电类型半导体源区，10为栅极沟槽区，11为第二导电类型半导体屏蔽区，12为栅介质层，13为栅电极区，14为极间隔离介质层，15为金属化发射极，16为第一导电类型半导体电流拓展区。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施方式一：
本发明的实施方式涉及一种含异质结结构的逆导型IGBT器件，如图1所示，包括金属化集电极1，所述金属化集电极1上表面设置有紧邻的第二导电类型半导体集电极区2和异质结结构，所述第二导电类型半导体集电极区2和异质结结构的上方设置有第一导电类型半导体缓冲层5；
所述第一导电类型半导体缓冲层5的上方设置有第一导电类型半导体漂移区6；所述第一导电类型半导体漂移区6的上方设置有第二导电类型半导体体区7；所述第二导电类型半导体体区7顶部设置有紧邻的第二导电类型半导体接触区8和第一导电类型半导体源区9；所述第二导电类型半导体接触区8和第一导电类型半导体源区9的上方设置有金属化发射极15；
所述第一导电类型半导体漂移区6与栅极模块的一端相接触，所述栅极模块的另一端与金属化发射极15相接触，所述栅极模块与第二导电类型半导体体区7和第一导电类型半导体源区9的侧面相贴合，所述栅极模块与所述金属化发射极15之间通过极间隔离介质层14实现电气隔离。
如图1所示，当所述栅极模块位于极间隔离介质层14下方时，所述栅极模块包括栅极沟槽区10，所述栅极沟槽区10嵌入第二导电类型半导体体区7和第一导电类型半导体源区9，并位于第一导电类型半导体漂移区6上方，所述栅极沟槽区10的内周设置有栅介质层12，所述栅极沟槽区10的底部被第二导电类型半导体屏蔽区11所包裹，所述栅极沟槽区10的内部沿栅介质层12设置有栅电极区13，所述栅电极区13与所述金属化发射极15之间通过极间隔离介质层14实现电气隔离。
进一步地，所述异质结结构包括相互接触的第一导电类型异质半导体材料集电极区3和第一导电类型半导体调控区4，所述第一导电类型异质半导体材料集电极区3的下表面位于金属化集电极1的上方，所述第一导电类型半导体调控区4位于第一导电类型半导体缓冲层5的下方；其中，所述第一导电类型半导体调控区4的掺杂浓度是根据异质结结构的电子亲合能进行调整的。
特别地，所述IGBT器件的材料为碳化硅(SiC)，所述第一导电类型异质半导体材料集电极区3中异质半导体材料具有禁带宽度大于SiC，但电子亲合能小于SiC的特点，如AlN等半导体。
可选地，当所述第一导电类型为N型，第二导电类型为P型时，所述第一导电类型半导体调控区4(即SiC材料调控区)与所述第一导电类型异质半导体材料集电极区3中异质半导体材料的电子亲合能之差大于第二导电类型半导体体区7(即P型SiC体区)和第一导电类型半导体漂移区6(即N型SiC漂移区)所形成的内建电势；当所述第一导电类型为P型，第二导电类型为N型时，所述第一导电类型半导体调控区4(即SiC材料调控区)与所述第一导电类型异质半导体材料集电极区3中异质半导体材料的价带顶能量之差大于第一导电类型半导体漂移区6(即P型SiC漂移区)和第二导电类型半导体体区7(即N型SiC体区)所形成的内建电势。
进一步地，所述第二导电类型半导体集电极区2、第一导电类型异质半导体材料集电极区3、第二导电类型半导体接触区8和第一导电类型半导体源区9中关于N型或P型的杂质掺杂浓度均不低于1.0×1019cm-3。
进一步地，所述第一导电类型半导体调控区4关于N型或P型的杂质掺杂浓度的取值范围为1.0×1017cm-3～1.0×1021cm-3。
进一步地，所述金属化集电极1和金属化发射极15的材料为Ti、TiN、TiW、Ag、Al、Ni、Pt、Cu、Si或Au任意一种或多种的组合。
进一步地，所述第二导电类型半导体集电极区2和第一导电类型异质半导体材料集电极区3均通过欧姆接触形式与金属化集电极1接触；所述第二导电类型半导体接触区8和第一导电类型半导体源区9均通过欧姆接触的形式与金属化发射极15接触。
下面以第一导电类型是N型，所述第二导电类型是P型为例，进一步说明实施方式一的工作原理：
(1)当器件在IGBT模式下正向导通时，栅极电位为正，即所述栅电极区13为正压，使得所述第二导电类型半导体体区7在靠近沟槽侧壁处反型，可以实现电子的流通。但与传统逆导型IGBT不同的是，本实施方式引入了第一导电类型异质半导体材料集电极区3，与第一导电类型半导体调控区4形成了异质结结构，二者形成的能带图如图4所示，由于两种材料的电子亲合能不同，而存在电子势垒，可以阻止电子在正向导通时向异质材料中注入。若碳化硅与异质材料的电子亲合能之差大于2.8eV，即大于碳化硅材料PN结所形成的内建电势，将使得在器件进行双极导电前，电子电流完全无法向二极管区域流动，从而在根源上消除了snapback效应。
需要注意的是，当第一导电类型是P型，所述第二导电类型是N型，器件在IGBT模式下导通时，栅极电位为负，即所述栅电极区13为负压，使得所述第二导电类型半导体体区7在靠近沟槽侧壁处反型，可以实现空穴的流通。但与传统逆导型IGBT不同的是，本实施方式引入了第一导电类型异质半导体材料集电极区3，与第一导电类型半导体调控区4形成了异质结结构，由于两种材料的电子亲合能和禁带宽度不同，使得两种材料的价带顶能量也不同，而存在空穴势垒，可以阻止空穴在导通时向异质材料中注入。若碳化硅与异质材料的价带顶能量之差大于2.8eV，即大于碳化硅材料PN结所形成的势垒高度，将使得在器件进行双极导电前，空穴电流完全无法向二极管区域流动，从而在根源上消除了snapback效应。
(2)当器件在二极管模式下工作时，所述金属化发射极15为正压，第一导电类型异质半导体材料集电极区3与第一导电类型半导体调控区4形成的异质结势垒高度ΦBN将随着金属化发射极15电压的升高而降低，从而实现电子由金属化集电极1向金属化发射极15的流通，此外，可以通过控制第一导电类型半导体调控区4的掺杂浓度来调整异质结的势垒高度ΦBN，从而控制器件在二极管模式下的导通电压。
(3)在器件关断时，由于N型碳化硅区和P型碳化硅区将分别与N型异质材料形成浅电子势阱和深电子势阱，在深电子势阱中将产生高密度的电子，如图5所示。从而形成一条电子电流路径，加速漂移区的电子提取，缩短器件的关断时间，减小关断损耗。
实施方式二：
如图2所示，实施方式二的器件结构在实施方式一的基础上进行改进：所述第二导电类型半导体体区7和第一导电类型半导体漂移区6之间还设置有第一导电类型半导体电流拓展区16，所述第一导电类型半导体电流拓展区16的侧面与栅极模块相接触，第一导电类型半导体电流拓展区16可以有效缓解第二导电类型半导体体区7和第二导电类型半导体屏蔽区11对第一导电类型半导体漂移区6的耗尽作用，拓展电流路径，减小器件的导通电阻。
实施方式三：
如图3所示，实施方式三的器件结构为平面栅结构，相较于沟槽型结构，实施方式三的工艺更加简单，具体包括：当所述栅极模块位于极间隔离介质层14内部时，所述栅极模块包括分别与第二导电类型半导体体区7、第一导电类型半导体源区9和第一导电类型半导体漂移区6形成的持平面相贴合的栅介质层12，所述栅介质层12上表面设置有栅电极区13。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种含异质结结构的逆导型IGBT器件，其特征在于，包括金属化集电极(1)，所述金属化集电极(1)上表面设置有紧邻的第二导电类型半导体集电极区(2)和异质结结构，所述第二导电类型半导体集电极区(2)和异质结结构的上方设置有第一导电类型半导体缓冲层(5)；
所述第一导电类型半导体缓冲层(5)的上方设置有第一导电类型半导体漂移区(6)；所述第一导电类型半导体漂移区(6)的上方设置有第二导电类型半导体体区(7)；所述第二导电类型半导体体区(7)顶部设置有紧邻的第二导电类型半导体接触区(8)和第一导电类型半导体源区(9)；所述第二导电类型半导体接触区(8)和第一导电类型半导体源区(9)的上方设置有金属化发射极(15)；
所述第一导电类型半导体漂移区(6)与栅极模块的一端相接触，所述栅极模块的另一端与金属化发射极(15)相接触，所述栅极模块与第二导电类型半导体体区(7)和第一导电类型半导体源区(9)相贴合，所述栅极模块与所述金属化发射极(15)之间通过极间隔离介质层(14)实现电气隔离。
2.根据权利要求1所述的含异质结结构的逆导型IGBT器件，其特征在于，当所述栅极模块位于极间隔离介质层(14)下方时，所述栅极模块包括栅极沟槽区(10)，所述栅极沟槽区(10)嵌入第二导电类型半导体体区(7)和第一导电类型半导体源区(9)，并位于第一导电类型半导体漂移区(6)上方，所述栅极沟槽区(10)的内周设置有栅介质层(12)，所述栅极沟槽区(10)的底部被第二导电类型半导体屏蔽区(11)所包裹，所述栅极沟槽区(10)的内部沿栅介质层(12)设置有栅电极区(13)，所述栅电极区(13)与所述金属化发射极(15)之间通过极间隔离介质层(14)实现电气隔离。
3.根据权利要求1所述的含异质结结构的逆导型IGBT器件，其特征在于，当所述栅极模块位于极间隔离介质层(14)内部时，所述栅极模块包括分别与第二导电类型半导体体区(7)、第一导电类型半导体源区(9)和第一导电类型半导体漂移区(6)接触的栅介质层(12)，所述栅介质层(12)上方设置有栅电极区(13)。
4.根据权利要求1所述的含异质结结构的逆导型IGBT器件，其特征在于，当所述栅极模块位于极间隔离介质层(14)下方时，所述第二导电类型半导体体区(7)和第一导电类型半导体漂移区(6)之间还设置有第一导电类型半导体电流拓展区(16)，所述第一导电类型半导体电流拓展区(16)与栅极模块相接触，所述第一导电类型半导体电流拓展区(16)用于拓展电流路径，减小IGBT器件的导通电阻。
5.根据权利要求1所述的含异质结结构的逆导型IGBT器件，其特征在于，所述异质结结构包括相互接触的第一导电类型异质半导体材料集电极区(3)和第一导电类型半导体调控区(4)，所述第一导电类型异质半导体材料集电极区(3)位于金属化集电极(1)的上方，所述第一导电类型半导体调控区(4)位于第一导电类型半导体缓冲层(5)的下方；其中，所述第一导电类型半导体调控区(4)的掺杂浓度是根据第一导电类型异质半导体材料集电极区(3)中异质半导体材料的电子亲合能进行调整的。
6.根据权利要求5所述的含异质结结构的逆导型IGBT器件，其特征在于，所述IGBT器件的材料为SiC，所述第一导电类型异质半导体材料集电极区(3)中异质半导体材料的禁带宽度大于SiC，且电子亲合能小于SiC。
7.根据权利要求1所述的含异质结结构的逆导型IGBT器件，其特征在于，所述第一导电类型为P型，第二导电类型为N型；或所述第一导电类型为N型，第二导电类型为P型。
8.根据权利要求1-7中任一项所述的含异质结结构的逆导型IGBT器件，其特征在于，当所述第一导电类型为N型，第二导电类型为P型时，所述第一导电类型半导体调控区(4)与所述第一导电类型异质半导体材料集电极区(3)中异质半导体材料的电子亲合能之差大于第二导电类型半导体体区(7)和第一导电类型半导体漂移区(6)所形成的内建电势；当所述第一导电类型为P型，第二导电类型为N型时，所述第一导电类型半导体调控区(4)与所述第一导电类型异质半导体材料集电极区(3)中异质半导体材料的价带顶能量之差大于第一导电类型半导体漂移区(6)和第二导电类型半导体体区(7)所形成的内建电势。
9.根据权利要求1所述的含异质结结构的逆导型IGBT器件，其特征在于，所述第二导电类型半导体集电极区(2)、第一导电类型异质半导体材料集电极区(3)、第二导电类型半导体接触区(8)和第一导电类型半导体源区(9)的杂质掺杂浓度均不低于1.0×1019cm-3。
10.根据权利要求1所述的含异质结结构的逆导型IGBT器件，其特征在于，所述第一导电类型半导体调控区(4)的杂质掺杂浓度的取值范围为1.0×1017cm-3～1.0×1021cm-3。
CN202211131733.XA 2022-09-16 2022-09-16 一种含异质结结构的逆导型igbt器件 Active CN115498030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211131733.XA CN115498030B (zh) 2022-09-16 2022-09-16 一种含异质结结构的逆导型igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211131733.XA CN115498030B (zh) 2022-09-16 2022-09-16 一种含异质结结构的逆导型igbt器件

Publications (2)

Publication Number Publication Date
CN115498030A true CN115498030A (zh) 2022-12-20
CN115498030B CN115498030B (zh) 2023-04-07

Family

ID=84467889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211131733.XA Active CN115498030B (zh) 2022-09-16 2022-09-16 一种含异质结结构的逆导型igbt器件

Country Status (1)

Country Link
CN (1) CN115498030B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357801A (ja) * 1999-06-16 2000-12-26 Toyota Motor Corp ヘテロ接合型半導体装置
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
CN108122971A (zh) * 2017-12-25 2018-06-05 电子科技大学 一种rc-igbt器件及其制备方法
US20200006544A1 (en) * 2018-06-29 2020-01-02 Infineon Technologies Ag Semiconductor device including silicon carbide body and transistor cells
US20210296479A1 (en) * 2020-03-17 2021-09-23 Infineon Technologies Austria Ag Rc igbt
CN114256331A (zh) * 2021-12-22 2022-03-29 电子科技大学 一种具有异质结的超结逆导型igbt

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357801A (ja) * 1999-06-16 2000-12-26 Toyota Motor Corp ヘテロ接合型半導体装置
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
CN108122971A (zh) * 2017-12-25 2018-06-05 电子科技大学 一种rc-igbt器件及其制备方法
US20200006544A1 (en) * 2018-06-29 2020-01-02 Infineon Technologies Ag Semiconductor device including silicon carbide body and transistor cells
US20210296479A1 (en) * 2020-03-17 2021-09-23 Infineon Technologies Austria Ag Rc igbt
CN114256331A (zh) * 2021-12-22 2022-03-29 电子科技大学 一种具有异质结的超结逆导型igbt

Also Published As

Publication number Publication date
CN115498030B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110797403B (zh) 一种rc-igbt半导体装置
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN110491937B (zh) 一种具有自偏置分离栅结构igbt
US20230090883A1 (en) Three-dimensional carrier stored trench igbt and manufacturing method thereof
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN112420694B (zh) 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
WO2019085850A1 (zh) Igbt功率器件
CN109166923B (zh) 一种屏蔽栅mosfet
CN114551601B (zh) 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet
US20240274656A1 (en) Semiconductor device
CN115832058A (zh) 一种沟槽型碳化硅mosfet器件
CN103956381B (zh) 一种mos栅控晶闸管
CN117497579B (zh) 碳化硅igbt的结构、制造方法及电子设备
CN110473917A (zh) 一种横向igbt及其制作方法
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN115498030B (zh) 一种含异质结结构的逆导型igbt器件
CN115084229A (zh) P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法
CN114975612A (zh) 具有低电磁干扰噪声的SiC沟槽栅IGBT器件及制备方法
CN114695519A (zh) 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法
CN110265477B (zh) 具有pnp穿通三极管的igbt器件
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant