CN115396616A - 像素阵列控制方法、装置及电子设备 - Google Patents

Abstract

本申请公开一种像素阵列控制方法、装置及电子设备，属于图像处理技术领域。该图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个像素均包括卷帘快门模块和全局快门模块；每行或每列卷帘快门模块均与像素阵列控制器连接；每行或每列全局快门模块均与像素阵列控制器连接，该像素阵列控制方法包括：像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置；在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷；在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。

Description

像素阵列控制方法、装置及电子设备

技术领域

本申请属于图像处理技术领域，具体涉及一种像素阵列控制方法、装置及电子设备。

背景技术

在互补金属氧化半导体(Complemerntary metal-oxide semiconductor，COMS)图像传感器(CMOS image sensor，CIS)中，像素曝光方式有两种：卷帘快门与全局快门。全局快门像素分为电荷域全局快门和电压域全局快门。

在相关技术中，CIS广泛采用卷帘快门，其像素阵列控制方法是第一行像素首先进行重置，然后进入曝光阶段，第二行像素在第一行像素完成重置后进行重置，再进入曝光阶段，在曝光阶段结束后进入读取阶段，当第一行像素信号处理完成后，直接进入下一帧的重置时段，直至所有像素完成信号处理。由于卷帘快门的这种行与行错开的特性，CIS一般采用逐行扫描的像素控制方法，但对于同时输出卷帘快门信号与全局快门信号的混合像素阵列，无法采用上述控制方法。而采用全局快门的CIS的像素阵列控制方法为所有的像素行上的像素统一进行重置，然后统一进行曝光，最后统一进行读取。由于全局快门的特殊控制方式，对于同时输出卷帘快门信号与全局快门信号的混合像素阵列，无法采用上述控制方法。

发明内容

本申请实施例提供一种像素阵列控制方法、装置及电子设备，能够解决现有的像素阵列控制方法，无法控制同时包括卷帘快门和全局快门的CIS的像素阵列的问题。

第一方面，本申请实施例提供了一种像素阵列控制方法，应用于图像传感器，所述图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个所述像素均包括卷帘快门模块和全局快门模块；每行或每列所述卷帘快门模块均与所述像素阵列控制器连接；每行或每列所述全局快门模块均与所述像素阵列控制器连接，所述像素阵列控制方法包括：

所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置；

在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷；

在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取。

第二方面，本申请实施例提供了一种像素阵列控制装置，应用于图像传感器，所述图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个所述像素均包括卷帘快门模块和全局快门模块；每行或每列所述卷帘快门模块均与所述像素阵列控制器连接；每行或每列所述全局快门模块均与所述像素阵列控制器连接，所述像素阵列控制装置包括：

重置模块，用于所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置；

曝光模块，用于在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷；

读取模块，用于在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取。

第三方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第一方面所述的方法的步骤。

第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。

第五方面，本申请实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第一方面所述的方法。

在本申请实施例中，像素阵列控制器输出信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。本申请实施例通过像素阵列控制器控制像素实现卷帘快门功能与全局快门功能，可以通过像素阵列控制器输出信号单独控制卷帘快门模块或全局快门模块，也可以同时控制卷帘快门模块和全局快门模块，无需采用两套控制方法来分别控制卷帘快门模块与全局快门模块，即可实现卷帘快门模块与全局快门模块的独立控制以及同时控制。

附图说明

图1是本申请的一个实施例提供的图像传感器的结构示意图；

图2是本申请的一个实施例提供的像素阵列控制方法的流程图；

图3是本申请的一个实施例提供的像素阵列控制方法实施时间线的示意图；

图4是本申请的一个实施例提供的单独控制卷帘快门模块的时间序列图；

图5是本申请的一个实施例提供的单独控制全局快门模块的时间序列图；

图6是本申请的一个实施例提供的同时控制卷帘快门模块和全局快门模块的时间序列图；

图7是本申请的一个实施例提供的另一像素阵列控制方法实施时间线的示意图；

图8是本申请的一个实施例提供的单独控制全局快门模块的时间序列图；

图9是本申请的一个实施例提供的单独控制卷帘快门模块的时间序列图；

图10是本申请的一个实施例提供的同时控制卷帘快门模块和全局快门模块的时间序列图；

图11是本申请的一个实施例提供的像素阵列控制装置的示意图；

图12是本申请的一个实施例提供的一种电子设备的结构示意图；

图13是本申请的一个实施例提供的一种电子设备的硬件结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

下面结合附图1-13，通过具体的实施例及其应用场景对本申请实施例提供的一种像素阵列控制方法、装置及电子设备进行详细地说明。

本申请实施例提供的一种像素阵列控制方法，应用于图像传感器，如图1所示，该图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个像素均包括卷帘快门模块和全局快门模块。其中，光电模块可以将光转换为电荷，像素阵列控制器可以通过输出不同信号对卷帘快门模块和全局快门模块中的至少一者进行控制。

如图1所示，像素阵列可以为M×N的阵列，每行或每列卷帘快门模块均与像素阵列控制器连接，每行或每列全局快门模块均与像素阵列控制器连接。像素阵列中的每个像素均接受由像素阵列控制器产生的信号的控制，其中，控制卷帘快门模块的信号包括卷帘快门重置信号(RS_RST)、卷帘快门电荷转移信号(RS_TX)、卷帘快门信号输出信号(RS_SEL)，控制全局快门模块的信号包括全局快门重置信号(GS_RST)、全局快门电荷转移信号(GS_TX)、全局快门信号输出信号(GS_SEL)，以及控制卷帘快门中的电荷转移到全局快门中的卷帘快门-全局快门电荷转移信号(RS_GS)，通过上述信号控制以实现像素以卷帘快门/全局快门方式进行重置、曝光以及读取输出。其中，RS_RST、RS_TX、RS_SEL、GS_RST、GS_TX、GS_SEL信号是以行并行或列并行的方式由像素阵列控制器接入每行或每列像素进行控制，所有的RS_GS信号是通过一根线路连接像素阵列控制器，也即为全局控制，同一个RS_GS信号可以同时导入至所有像素。

如图2所示，为本申请实施例提供的一种像素阵列控制方法的流程图，如图2所示，该像素阵列控制方法可以包括S101至S103所示的内容。

在S101中，像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置。

其中，由于像素可以是行并行，也可以是列并行，因此可以是控制至少一行或一列像素进行重置。若是需要输出卷帘快门信号，则只需控制卷帘快门模块进行重置，若是需要输出全局快门信号，则只需控制全局快门模块进行重置，若是需要同时输出卷帘快门信号和全局快门信号，则需要控制卷帘快门模块和全局快门模块进行重置，具体地以实际应用确定。

在S102中，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷。

在重置完成后，进入曝光阶段，此阶段是针对重置完成的至少一行或一列像素进行的，该过程可以将光电模块产生的电荷转移到卷帘快门模块或全局快门模块中。

在S103中，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。

在曝光完成后，进入读取阶段，对像素的输出信号进行读取。

值得说明的是，上述过程中任一像素完成重置、曝光、读取的时间总和称为一帧的时间。

在本申请实施例中，像素阵列控制器输出信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。本申请实施例通过像素阵列控制器控制像素实现卷帘快门功能与全局快门功能，可以通过像素阵列控制器输出信号单独控制卷帘快门模块或全局快门模块，也可以同时控制卷帘快门模块和全局快门模块，无需采用两套控制方法来分别控制卷帘快门模块与全局快门模块，即可实现卷帘快门模块与全局快门模块的独立控制以及同时控制。

如图3所示，本申请实施例是基于传统的卷帘快门的逻辑控制方法，在一帧时间内嵌入全局快门的控制逻辑，使得可以同时控制卷帘快门模块和全局快门模块，也可以独立控制卷帘快门模块和全局快门模块。采用本申请实施例提供的方案，重置阶段即为传统的卷帘快门的重置过程，若是单独控制卷帘快门模块输出信号，其过程也与传统的卷帘快门的控制方法相同，以N行像素为例，单独控制卷帘快门模块的控制方法如下所示，时间序列图如图4所示。

控制第一行像素进入重置。第一行的像素的RS_RST，RS_TX信号根据重置逻辑拉高(Pull Up)至高电平(High Voltage Level)，重置像素内卷帘快门模块以及光电模块(PD)。GS_RST与GS_TX信号控制像素内全局快门模块的重置，但是由于只需输出卷帘快门，因此可以拉高至高电平重置全局快门模块也可以保持低电平(Low Voltage Level)不重置全局快门模块。第二行的像素重置信号与第一行一样，只是与第一行的重置有时间差，根据用户对帧率(Frame Rate，等于一帧时间分之一)的设计需求，此时间差可以小于第一行像素重置时间，也可以等于或大于第一行像素重置时间。以此类推，直至第N行像素完成重置。每一行像素在完成重置后即刻进入卷帘快门曝光时间，此时间段内所有像素的RS_TX信号保持低电平以保证PD曝光所产生的电荷在PD内。所有像素的RS_GS信号保持低电平以保证像素内的卷帘快门模块与全局快门模块处于断开状态。当曝光时段完成后第一行像素率先进入读取时段，像素内的RS_TX，RS_SEL信号根据逻辑完成电荷的转移以及读取。同时，一些诸如CDS(Correlated Double Sampling，双相关采样)等功能也在此时间段内完成。第二行像素的读取在其曝光时间完成后进行，和之前的时段一样，读取步骤的进行与第一行有时间差。根据需求以及像素信号处理链路设计，此时间差可以小于第一行像素读取时间，也可以等于或大于第一行像素读取时间。以此类推，直至第N行像素完成读取。所有像素行读取完成后随即进入下一帧的重置时间，而一帧的时间定义为任何一个像素行完成重置，曝光，读取的时间总和且任何像素行的此时间总和一致。

若是只需单独控制全局快门信号的输出，则只需实现全局快门的控制方法，该方法中重置过程与只需实现卷帘快门的控制方法相同，具体地如下所示。

在本申请的一个可能的实施方式中，像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置，可以包括：像素阵列控制器输出重置信号至卷帘快门模块，控制第一行或第一列卷帘快门模块进行重置。

相应地，该像素阵列控制方法还可以包括：在第一行或第一列卷帘快门模块重置的第一预设时长后，控制第二行或第二列卷帘快门模块进行重置，直至所有卷帘快门模块均完成重置。

具体地在上述单独控制卷帘快门模块输出信号的控制方法中已经详细描述，本申请实施例中不再赘述。

在重置完成后，进入曝光阶段，具体地，在本申请的一个可能的实施方式中，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，可以包括：在最后一行或最后一列卷帘快门模块重置开始的第二预设时长，控制所有行或所有列全局快门模块同时进行重置；在所有行或所有列全局快门模块重置完成的情况下，控制所有行或所有列的全局快门模块进行曝光，并控制光电模块产生的电荷通过卷帘快门模块转移至全局快门模块。

也就是说，全局快门模块的重置阶段是在最后一行或一列卷帘快门模块重置开始的一段时间后开始的，而且是所有行或所有列全局快门模块同时进行重置，重置完成后，所有行或所有列全局快门模块同时进行曝光。也即全局快门模块还是遵循其同时重置、同时曝光的原理，只是本申请将全局快门模块的控制融合到卷帘快门模块的控制之中，使得本申请可以实现卷帘快门模块与全局快门模块的独立控制以及同时控制。

在曝光完成之后，进入读取阶段，具体地，在本申请的一个可能的实施方式中，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取，可以包括：在所有行或所有列全局快门模块曝光完成的情况下，对第一行或第一列全局快门模块的输出信号进行读取。

相应地，该像素阵列控制方法还可以包括：在对第一行或第一列全局快门模块的输出信号进行读取的第三预设时长后，对第二行或第二列全局快门模块的输出信号进行读取，直至对所有行或所有列全局快门模块的输出信号读取完成。

本申请实施例中的读取是在所有行或所有列全局快门模块曝光完成后进行的，读取也是一行一行或一列一列分别进行读取，这与传统的全局快门模块的读取不同，以便其融合到卷帘快门模块的控制之中。

以N行像素为例，单独控制全局快门模块的控制方法如下所示，时间序列图如图5所示。

在一帧时间的开始，第一行像素的RS_RST，RS_TX信号根据重置逻辑拉高至高电平重置像素内卷帘快门模块以及PD。第二行的像素重置信号与第一行一样，只不过与第一行的重置有时间差，根据用户对帧率的设计需求此时间差可以小于第一行像素重置时间，也可以等于或大于第一行像素重置时间。以此类推，直至第N行像素完成重置。值得说明的是，在第N行像素进行重置的同时，所有行中像素的RS_TX，RS_GS，GS_TX，GS_RST信号需要按照逻辑顺序同时拉高至高电平。其目的为重置像素阵列内所有像素的全局快门模块的同时，采样之前卷帘快门曝光时间内PD产生的电荷信号(将其当作噪音信号缓存在重置后的全局快门模块中)。在全局快门模块重置完成后，全局快门的曝光时段正式开始。全局曝光时段结束后，所有行的RS_TX信号再次上拉至高电平将PD生成的电荷信号转移至卷帘快门模块。然后，RS_GS信号上拉至高电平进行信号转移，进入读取阶段。在读取阶段，由于只需要输出全局快门信号，因此RS_SEL信号一直保持低电平。全局快门信号的读取方式遵循卷帘快门的节奏使用一行一行的读取方式，第一行首先进行读取。在每一行，GS_SEL首先拉高至高电平进行之前全局快门重置时段与全局快门曝光时段累积的噪音信号读取输出。随后GS_TX与GS_SEL分别对全局快门曝光时段产生的信号进行读取输出。所有像素行读取完成后随即进入下一帧的重置时间，而一帧的时间定义为任何一个像素行完成重置，曝光，读取的时间总和，且任何像素行的此时间总和一致。

若是需要控制卷帘快门信号和全局快门信号同时输出，则需要在上述全局快门模块单独输出的控制方法的基础上输出卷帘快门信号，具体地如下所示。其中，重置的过程与上述全局快门模块单独输出的控制方法中的重置过程相同，详见上述实施例，本实施例中不做赘述。曝光和读取阶段如下所示。

在本申请的一个可能的实施方式中，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，可以包括：在第一行或第一列卷帘快门模块重置完成的情况下，控制第一行或第一列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块。

相应地，该像素阵列控制方法还可以包括：在第二行或第二列卷帘快门模块重置完成的情况下，控制第二行或第二列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块，直至最后一行或最后一列卷帘快门模块重置开始的第二预设时长，控制所有行或所有列全局快门模块同时进行重置；在所有行或所有列全局快门模块重置完成的情况下，控制所有行或所有列的全局快门模块进行曝光，并控制光电模块产生的电荷通过卷帘快门模块转移至全局快门模块。

在本申请实施例中，在第一行或第一列卷帘快门模块重置完成时，就进行第一行或第一列卷帘快门模块的曝光，在第二行或第二列卷帘快门模块重置完成时，就进行第二行或第二列卷帘快门的曝光，一直到最后一行或最后一列卷帘快门模块重置开始的第二预设时长，控制所有行或所有列全局快门模块同时重置，所有行或所有列全局快门模块重置完成时，控制所有行或所有列全局快门模块进行曝光。也就是说，全局快门模块的曝光是在卷帘快门模块曝光的过程中完成的，可以通过本申请的控制方法同时控制卷帘快门模块和全局快门模块。

在曝光之后，进行读取，具体地，在本申请的一个可能的实施方式中，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取，可以包括：在所有行或所有列全局快门模块曝光完成的情况下，对第一行或第一列全局快门模块的输出信号和第一行或第一列卷帘快门模块的输出信号进行读取。

相应地，该像素阵列控制方法还可以包括：在第二行或第二列卷帘快门模块曝光完成的情况下，对第二行或第二列全局快门模块的输出信号和第二行或第二列卷帘快门模块的输出信号进行读取，直至所有行或所有列全局快门模块的输出信号和所有行或所有列卷帘快门模块的输出信号读取完成。

也就是说，读取的过程是卷帘快门模块和全局开门模块的输出信号同时以卷帘快门模块的读取方式进行读取。

以N行像素为例，同时控制卷帘快门模块和全局快门模块的控制方法如下所示，时间序列图如图6所示。

各个信号的控制方法与上述全局快门单独输出控制法一致，唯一的区别为本实施例需要输出卷帘快门信号。因此，RS_SEL信号需要在卷帘快门曝光时间段和读取时间段分别拉高至高电平进行CDS采样(如果不进行CDS则不需要在卷帘快门曝光时间段进行采样)以及卷帘快门信号读取。同样，一帧的时间定义为任何一个像素行完成重置，曝光，读取的时间总和，且任何像素行的此时间总和一致。

本申请实施例基于像素阵列卷帘快门的控制方法，整合进全局快门的控制方法，实现了卷帘快门与全局快门的独立控制以及同时控制。由于卷帘快门与全局快门控制均在一帧时间内完成，因此受此控制方法控制的像素阵列可以实现单帧内卷帘快门信号或全局快门信号输出，或者卷帘快门信号与全局快门信号双输出。本实施例还可以选择融合CDS等降噪方法，有效的降低卷帘快门/全局快门输出信号中的噪音。

除了上述将全局快门的控制方法融入到卷帘快门的控制方法中，如图7所示，本申请实施例还可以基于像素阵列全局快门的控制方法，在一帧时间内嵌入卷帘快门的控制逻辑，使得本申请的控制方法可以同时控制卷帘快门模块和全局快门模块，也可以独立控制卷帘快门模块和全局快门模块。采用本申请实施例提供的方案，重置阶段即为传统的全局快门的重置过程，即所有行或所有列同时进行重置。若是单独控制全局快门模块输出信号，其过程与传统的全局快门的控制方法相同，以N行像素为例，单独控制全局快门模块的控制方法如下所示，时间序列图如图8所示。

在一帧时间开始时的重置时间段，所有行的RS_RST，RS_TX，RS_GS，GS_RST，GS_TX信号拉高至高电平以重置每个像素内的卷帘快门与全局快门模块。重置之后像素阵列集体进入全局快门曝光时间段。在曝光完成后，进入读取时间。由于只需输出全局快门信号，RS_SEL信号保持在低电平。RS_TX信号与RS_GS信号拉高至高电平以实现信号从PD至其全局快门模块的转移。之后GS_TX，GS_SEL信号按照逻辑依次拉高至高电平以实现CDS功能以及全局快门信号的读取输出。依据像素信号处理架构的种类，如果为行并行处理架构，则采用一行行读取的方式。若为像素并行处理架构，则所有的行采用统一读取处理的方式。一帧的时间定义为任何一个像素行完成重置，曝光，读取的时间总和，且任何像素行的此时间总和一致。

若是只需单独控制卷帘快门信号的输出，则只需实现卷帘快门的控制方法，该方法中重置过程与只需实现全局快门的控制方法相同，具体地如下所示。

在本申请的一个可能的实施方式中，像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置，可以包括：像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块，控制所有行或所有列卷帘快门模块和所有行或所有列全局快门模块同时进行重置。

相应地，该像素阵列控制方法还可以包括：在所有行或所有列卷帘快门模块和所有行或所有列全局快门模块重置完成的情况下，逐行或逐列对卷帘快门模块的第一输出信号进行采样。

具体地在上述单独控制全局快门模块输出信号的控制方法中已经详细描述，本申请实施例中不再赘述。

在重置完成后，进入曝光阶段，具体地，在本申请的一个可能的实施方式中，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，可以包括：在所有行或所有列卷帘快门模块和所有行或所有列全局快门模块重置完成的情况下，控制第一行或第一列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块。

相应地，该像素阵列控制方法还可以包括：在第一行或第一列卷帘快门模块曝光开始后的第四预设时长，控制第二行或第二列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块，直至所有行或所有列卷帘快门模块曝光完成。

也就是说，卷帘快门模块的重置与全局快门模块的重置相同，都是所有行或所有列同时进行重置，在重置完成时，第一行或第一列卷帘快门模块进行曝光，然后过一段时间，即第四预设时间第二行或第二列卷帘快门模块进行曝光，以此列推，直至所有行或所有列卷帘快门模块曝光完成。也即卷帘快门模块还是遵循其曝光原理，只是本申请将卷帘快门模块的控制融合到全局快门模块的控制之中，使得本申请可以实现卷帘快门模块与全局快门模块的独立控制以及同时控制。

在曝光完成之后，进入读取阶段，具体地，在本申请的一个可能的实施方式中，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取，可以包括：在第一行或第一列卷帘快门模块曝光完成的情况下，对第一行或第一列卷帘快门模块的第二输出信号进行读取，并将第二输出信号与第一输出信号的差值作为第一行或第一列卷帘快门模块的输出信号。

相应地，该像素阵列控制方法还可以包括：在对第二行或第二列卷帘快门模块曝光完成的情况下，对第二行或第二列卷帘快门模块的输出信号进行读取，直至所有行或所有列卷帘快门模块的输出信号读取完成。

本申请实施例中的读取是在第一行或第一列卷帘快门模块曝光完成时，就进行的，即在第一行或第一列卷帘快门模块曝光完成时，对第一行或第一列卷帘快门模块的第二输出信号进行读取，然后将第二输出信号与第一输出信号的差值作为第一行或第一列卷帘快门模块的输出信号，在对第二行或第二列卷帘快门模块曝光完成时，对第二行或第二列卷帘快门模块的输出信号进行读取，以此类推，直至所有行或所有列卷帘快门模块的输出信号读取完成。也就是说，卷帘快门模块还是遵循其读取原理，只是本申请将卷帘快门模块的控制融合到全局快门模块的控制之中，使得本申请可以实现卷帘快门模块与全局快门模块的独立控制以及同时控制。

以N行像素为例，单独控制卷帘快门模块的控制方法如下所示，时间序列图如图9所示。

由于此实现方式的基础为全局快门控制方法，因此在一帧的开始必须施行全局重置，与上述全局快门控制方法一致。之后，逐行依次拉高RS_TX和RS_SEL信号至高电平进行采样输出。输出的采样信号缓存在像素信号处理链路上，而且此采样完成后标志卷帘快门曝光时间段的开始。当曝光完成后进入读取阶段。读取阶段同样依照卷帘快门的读取方式，逐行拉高RS_TX和RS_SEL进行信号读取。读取出的信号与之前缓存的采样信号在像素信号处理链路中相减即得到对应的卷帘快门信号。

若是需要控制卷帘快门信号和全局快门信号同时输出，则像素阵列控制器控制逻辑需实现全局快门与卷帘快门控制方法，具体地如下所示。其中，重置的过程与上述卷帘快门模块单独输出的控制方法中的重置过程相同，详见上述实施例，本实施例中不做赘述。曝光和读取阶段如下所示。

在本申请的一个可能的实施方式中，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，可以包括：在所有行或所有列卷帘快门模块和所有行或所有列全局快门模块重置完成的情况下，控制第一行或第一列卷帘快门模块和所有行或所有列全局快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块和全局快门模块。

相应地，该像素阵列控制方法还可以包括：在第一行或第一列卷帘快门模块曝光开始后的第四预设时长，控制第二行或第二列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块，直至所有行或所有列卷帘快门模块曝光完成。

本申请实施例中，卷帘快门模块的曝光还是遵循其自身的曝光原理，即一行一行或一列一列的进行曝光，而全局快门模块的曝光也是遵循其自身的曝光原理，即所有行或所有列同时进行曝光。本申请实施例只是将卷帘快门模块的曝光融合至全局快门曝光的过程中进行，也就是说，卷帘快门模块的曝光是在全局快门模块曝光的过程中完成的，可以通过本申请的控制方法同时控制卷帘快门模块和全局快门模块。

在曝光之后，进行读取，具体地，在本申请的一个可能的实施方式中，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取，可以包括：在所有行或所有列全局快门模块曝光完成的情况下，对所有行或所有列全局快门模块的输出信号进行读取；在第一行或第一列卷帘快门模块曝光完成的情况下，对第一行或第一列卷帘快门模块的第二输出信号进行读取，并将第二输出信号与第一输出信号的差值作为第一行或第一列卷帘快门模块的输出信号。

相应地，该像素阵列控制方法还可以包括：在对第二行或第二列卷帘快门模块曝光完成的情况下，对第二行或第二列卷帘快门模块的输出信号进行读取，直至所有行或所有列卷帘快门模块的输出信号读取完成。

本申请实施例中，全局快门模块的读取还是遵循其自身的读取原理，即所有行或所有列同时读取，而卷帘快门模块的读取也是遵循其自身的读取原理，即一行一行或一列一列的进行读取。也就是说，卷帘快门模块的读取是在全局快门模块曝光和读取的过程中完成的，可以通过本申请的控制方法同时控制卷帘快门模块和全局快门模块。

以N行像素为例，同时控制卷帘快门模块和全局快门模块的控制方法如下所示，时间序列图如图10所示。

各个信号的控制方法基本上为上述全局快门与卷帘快门单独控制方法的结合。值得说明的是，在读取阶段，RS_TX信号要持续拉高至高电平，直至RS_SEL拉高至高电平进行卷帘快门信号的读取。此外，采用本实施方式，在一帧内的全局快门曝光时间要比卷帘快门曝光时间长。同样，一帧的时间定义为任何一个像素行完成重置，曝光，读取的时间总和且任何像素行的此时间总和一致。

本申请实施例基于像素阵列全局快门的控制方法，整合进卷帘快门的控制方法，实现了卷帘快门与全局快门的独立控制以及同时控制。由于卷帘快门与全局快门控制均在一帧时间内完成，因此受此控制方法控制的像素阵列可以实现单帧内卷帘快门或全局快门信号输出，或者卷帘快门与全局快门信号双输出。本实施例还可以选择融合CDS等降噪方法，有效的降低卷帘快门/全局快门输出信号中的噪音。

需要说明的是，本申请实施例提供的像素阵列控制方法，执行主体可以为像素阵列控制装置，或者该像素阵列控制装置中的用于执行像素阵列控制方法的控制模块。本申请实施例中以像素阵列控制装置执行像素阵列控制方法为例，说明本申请实施例提供的像素阵列控制装置。

如图11所示，为本申请提供的一种像素阵列控制装置的结构框图，该像素阵列控制装置，应用于图像传感器，该图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个像素均包括卷帘快门模块和全局快门模块。其中，光电模块可以将光转换为电荷，像素阵列控制器可以通过输出不同信号对卷帘快门模块和全局快门模块中的至少一者进行控制。

如图11所示，该像素阵列控制装置可以包括：重置模块1101、曝光模块1102和读取模块1103。

其中，重置模块1101，用于像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置；曝光模块1102，用于在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷；读取模块1103，用于在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。

本申请实施例通过像素阵列控制器控制像素实现卷帘快门功能与全局快门功能，可以通过像素阵列控制器输出信号单独控制卷帘快门模块或全局快门模块，也可以同时控制卷帘快门模块和全局快门模块，无需采用两套控制方法来分别控制卷帘快门模块与全局快门模块，即可实现卷帘快门模块与全局快门模块的独立控制以及同时控制。

在本申请的一个可能的实施方式中，重置模块1101，可以用于：像素阵列控制器输出重置信号至卷帘快门模块，控制第一行或第一列卷帘快门模块进行重置；在第一行或第一列卷帘快门模块重置的第一预设时长后，控制第二行或第二列卷帘快门模块进行重置，直至所有卷帘快门模块均完成重置。

在本申请的一个可能的实施方式中，曝光模块1102，可以用于：在最后一行或最后一列卷帘快门模块重置开始的第二预设时长，控制所有行或所有列全局快门模块同时进行重置；在所有行或所有列全局快门模块重置完成的情况下，控制所有行或所有列的全局快门模块进行曝光，并控制光电模块产生的电荷通过卷帘快门模块转移至全局快门模块。

在本申请的一个可能的实施方式中，读取模块1103，可以用于：在所有行或所有列全局快门模块曝光完成的情况下，对第一行或第一列全局快门模块的输出信号进行读取；在对第一行或第一列全局快门模块的输出信号进行读取的第三预设时长后，对第二行或第二列全局快门模块的输出信号进行读取，直至对所有行或所有列全局快门模块的输出信号读取完成。

在本申请的一个可能的实施方式中，曝光模块1102，可以用于：在第一行或第一列卷帘快门模块重置完成的情况下，控制第一行或第一列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块；在第二行或第二列卷帘快门模块重置完成的情况下，控制第二行或第二列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块，直至最后一行或最后一列卷帘快门模块重置开始的第二预设时长，控制所有行或所有列全局快门模块同时进行重置；在所有行或所有列全局快门模块重置完成的情况下，控制所有行或所有列的全局快门模块进行曝光，并控制光电模块产生的电荷通过卷帘快门模块转移至全局快门模块。

在本申请的一个可能的实施方式中，读取模块1103，可以用于：在所有行或所有列全局快门模块曝光完成的情况下，对第一行或第一列全局快门模块的输出信号和第一行或第一列卷帘快门模块的输出信号进行读取；在第二行或第二列卷帘快门模块曝光完成的情况下，对第二行或第二列全局快门模块的输出信号和第二行或第二列卷帘快门模块的输出信号进行读取，直至所有行或所有列全局快门模块的输出信号和所有行或所有列卷帘快门模块的输出信号读取完成。

在本申请的一个可能的实施方式中，重置模块1101，可以用于：像素阵列控制器输出重置信号至卷帘快门模块和全局快门模块，控制所有行或所有列卷帘快门模块和所有行或所有列全局快门模块同时进行重置；在所有行或所有列卷帘快门模块和所有行或所有列全局快门模块重置完成的情况下，逐行或逐列对卷帘快门模块的第一输出信号进行采样。

在本申请的一个可能的实施方式中，曝光模块1102，可以用于：在所有行或所有列卷帘快门模块和所有行或所有列全局快门模块重置完成的情况下，控制第一行或第一列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块；在第一行或第一列卷帘快门模块曝光开始后的第四预设时长，控制第二行或第二列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块，直至所有行或所有列卷帘快门模块曝光完成。

在本申请的一个可能的实施方式中，读取模块1103，可以用于：在第一行或第一列卷帘快门模块曝光完成的情况下，对第一行或第一列卷帘快门模块的第二输出信号进行读取，并将第二输出信号与第一输出信号的差值作为第一行或第一列卷帘快门模块的输出信号；在对第二行或第二列卷帘快门模块曝光完成的情况下，对第二行或第二列卷帘快门模块的输出信号进行读取，直至所有行或所有列卷帘快门模块的输出信号读取完成。

在本申请的一个可能的实施方式中，曝光模块1102，可以用于：在所有行或所有列卷帘快门模块和所有行或所有列全局快门模块重置完成的情况下，控制第一行或第一列卷帘快门模块和所有行或所有列全局快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块和全局快门模块；在第一行或第一列卷帘快门模块曝光开始后的第四预设时长，控制第二行或第二列卷帘快门模块进行曝光，并控制光电模块产生的电荷转移至卷帘快门模块，直至所有行或所有列卷帘快门模块曝光完成。

在本申请的一个可能的实施方式中，读取模块1103，可以用于：在所有行或所有列全局快门模块曝光完成的情况下，对所有行或所有列全局快门模块的输出信号进行读取；在第一行或第一列卷帘快门模块曝光完成的情况下，对第一行或第一列卷帘快门模块的第二输出信号进行读取，并将第二输出信号与第一输出信号的差值作为第一行或第一列卷帘快门模块的输出信号；在对第二行或第二列卷帘快门模块曝光完成的情况下，对第二行或第二列卷帘快门模块的输出信号进行读取，直至所有行或所有列卷帘快门模块的输出信号读取完成。

本申请实施例中的像素阵列控制装置可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本或者个人数字助理(personal digital assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(Network Attached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。

本申请实施例中的像素阵列控制装置可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。

本申请实施例提供的像素阵列控制装置能够实现图1至图10的方法实施例实现的各个过程，为避免重复，这里不再赘述。

可选地，如图12所示，本申请实施例还提供一种电子设备1200，包括处理器1201，存储器1202，存储在存储器1202上并可在所述处理器1201上运行的程序或指令，该程序或指令被处理器1201执行时实现上述像素阵列控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

需要说明的是，本申请实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。

图13为实现本申请实施例的一种电子设备的硬件结构示意图。

该电子设备1300包括但不限于：射频单元1301、网络模块1302、音频输出单元1303、输入单元1304、传感器1305、显示单元1306、用户输入单元1307、接口单元1308、存储器1309、以及处理器1310等部件。

本领域技术人员可以理解，电子设备1300还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器1310逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图13中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。

其中，处理器1310，用于控制像素阵列控制器输出重置信号至卷帘快门模块和/或全局快门模块中的至少一者，控制至少一行或一列像素进行重置；在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，产生得到电荷；在曝光完成的情况下，控制电荷进入卷帘快门模块和/或全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。

在本申请实施例中，像素阵列控制器输出信号至卷帘快门模块和全局快门模块中的至少一者，控制至少一行或一列像素进行重置，在重置完成的情况下，控制重置完成的至少一行或一列像素进行曝光，得到电荷，在曝光完成的情况下，控制电荷进入卷帘快门模块和全局快门模块中的至少一者，对曝光完成的至少一行或一列像素的输出信号进行读取。本申请实施例通过像素阵列控制器控制像素实现卷帘快门功能与全局快门功能，可以通过像素阵列控制器输出信号单独控制卷帘快门模块或全局快门模块，也可以同时控制卷帘快门模块和全局快门模块，无需采用两套控制方法来分别控制卷帘快门模块与全局快门模块，即可实现卷帘快门模块与全局快门模块的独立控制以及同时控制。

应理解的是，本申请实施例中，输入单元1304可以包括图形处理器(GraphicsProcessing Unit，GPU)13041和麦克风13042，图形处理器13041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。显示单元1306可包括显示面板13061，可以采用液晶显示器、有机发光二极管等形式来配置显示面板13061。用户输入单元1307包括触控面板13071以及其他输入设备13072。触控面板13071，也称为触摸屏。触控面板13071可包括触摸检测装置和触摸控制器两个部分。其他输入设备13072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。存储器1309可用于存储软件程序以及各种数据，包括但不限于应用程序和操作系统。处理器1310可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器1310中。

本申请实施例还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述像素阵列控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

其中，所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等。

本申请实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述像素阵列控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

应理解，本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (13)

1.一种像素阵列控制方法，应用于图像传感器，所述图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个所述像素均包括卷帘快门模块和全局快门模块；每行或每列所述卷帘快门模块均与所述像素阵列控制器连接；每行或每列所述全局快门模块均与所述像素阵列控制器连接，其特征在于，所述像素阵列控制方法包括：

所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置；

在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷；

在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取。

2.根据权利要求1所述的像素阵列控制方法，其特征在于，所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置，包括：

所述像素阵列控制器输出重置信号至所述卷帘快门模块，控制第一行或第一列所述卷帘快门模块进行重置；

所述方法还包括：

在第一行或第一列所述卷帘快门模块重置的第一预设时长后，控制第二行或第二列所述卷帘快门模块进行重置，直至所有卷帘快门模块均完成重置。

3.根据权利要求2所述的像素阵列控制方法，其特征在于，所述在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷，包括：

在最后一行或最后一列所述卷帘快门模块重置开始的第二预设时长，控制所有行或所有列所述全局快门模块同时进行重置；

在所述所有行或所有列所述全局快门模块重置完成的情况下，控制所有行或所有列的所述全局快门模块进行曝光，并控制所述光电模块产生的电荷通过所述卷帘快门模块转移至所述全局快门模块。

4.根据权利要求3所述的像素阵列控制方法，其特征在于，所述在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取，包括：

在所有行或所有列所述全局快门模块曝光完成的情况下，对第一行或第一列所述全局快门模块的输出信号进行读取；

所述方法还包括：

在对第一行或第一列所述全局快门模块的输出信号进行读取的第三预设时长后，对第二行或第二列所述全局快门模块的输出信号进行读取，直至对所有行或所有列所述全局快门模块的输出信号读取完成。

5.根据权利要求2所述的像素阵列控制方法，其特征在于，所述在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷，包括：

在第一行或第一列所述卷帘快门模块重置完成的情况下，控制第一行或第一列所述卷帘快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块；

所述方法还包括：

在第二行或第二列所述卷帘快门模块重置完成的情况下，控制第二行或第二列所述卷帘快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块，直至最后一行或最后一列所述卷帘快门模块重置开始的第二预设时长，控制所有行或所有列所述全局快门模块同时进行重置；

在所述所有行或所有列所述全局快门模块重置完成的情况下，控制所有行或所有列的所述全局快门模块进行曝光，并控制光电模块产生的电荷通过所述卷帘快门模块转移至所述全局快门模块。

6.根据权利要求5所述的像素阵列控制方法，其特征在于，所述在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取，包括：

在所有行或所有列所述全局快门模块曝光完成的情况下，对第一行或第一列所述全局快门模块的输出信号和第一行或第一列所述卷帘快门模块的输出信号进行读取；

所述方法还包括：

在第二行或第二列所述卷帘快门模块曝光完成的情况下，对第二行或第二列所述全局快门模块的输出信号和第二行或第二列所述卷帘快门模块的输出信号进行读取，直至所有行或所有列所述全局快门模块的输出信号和所有行或所有列所述卷帘快门模块的输出信号读取完成。

7.根据权利要求1所述的像素阵列控制方法，其特征在于，所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置，包括：

所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块，控制所有行或所有列所述卷帘快门模块和所有行或所有列所述全局快门模块同时进行重置；

所述方法还包括：

在所有行或所有列所述卷帘快门模块和所有行或所有列所述全局快门模块重置完成的情况下，逐行或逐列对所述卷帘快门模块的第一输出信号进行采样。

8.根据权利要求7所述的像素阵列控制方法，其特征在于，所述在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷，包括：

在所有行或所有列所述卷帘快门模块和所有行或所有列所述全局快门模块重置完成的情况下，控制第一行或第一列所述卷帘快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块；

所述方法还包括：

在第一行或第一列所述卷帘快门模块曝光开始后的第四预设时长，控制第二行或第二列所述卷帘快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块，直至所有行或所有列所述卷帘快门模块曝光完成。

9.根据权利要求8所述的像素阵列控制方法，其特征在于，所述在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取，包括：

在第一行或第一列所述卷帘快门模块曝光完成的情况下，对第一行或第一列所述卷帘快门模块的第二输出信号进行读取，并将所述第二输出信号与所述第一输出信号的差值作为第一行或第一列所述卷帘快门模块的输出信号；

所述方法还包括：

在对第二行或第二列所述卷帘快门模块曝光完成的情况下，对第二行或第二列所述卷帘快门模块的输出信号进行读取，直至所有行或所有列所述卷帘快门模块的输出信号读取完成。

10.根据权利要求7所述的像素阵列控制方法，其特征在于，所述在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷，包括：

在所有行或所有列所述卷帘快门模块和所有行或所有列所述全局快门模块重置完成的情况下，控制第一行或第一列所述卷帘快门模块和所有行或所有列所述全局快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块和全局快门模块；

所述方法还包括：

在第一行或第一列所述卷帘快门模块曝光开始后的第四预设时长，控制第二行或第二列所述卷帘快门模块进行曝光，并控制所述光电模块产生的电荷转移至所述卷帘快门模块，直至所有行或所有列所述卷帘快门模块曝光完成。

11.根据权利要求10所述的像素阵列控制方法，其特征在于，所述在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取，包括：

在所有行或所有列所述全局快门模块曝光完成的情况下，对所有行或所有列所述全局快门模块的输出信号进行读取；

在第一行或第一列所述卷帘快门模块曝光完成的情况下，对第一行或第一列所述卷帘快门模块的第二输出信号进行读取，并将所述第二输出信号与所述第一输出信号的差值作为第一行或第一列所述卷帘快门模块的输出信号；

所述方法还包括：

在对第二行或第二列所述卷帘快门模块曝光完成的情况下，对第二行或第二列所述卷帘快门模块的输出信号进行读取，直至所有行或所有列所述卷帘快门模块的输出信号读取完成。

12.一种像素阵列控制装置，应用于图像传感器，所述图像传感器包括光电模块、像素阵列控制器和呈阵列分布的多个像素，每个所述像素均包括卷帘快门模块和全局快门模块；每行或每列所述卷帘快门模块均与所述像素阵列控制器连接；每行或每列所述全局快门模块均与所述像素阵列控制器连接，其特征在于，所述像素阵列控制装置包括：

重置模块，用于所述像素阵列控制器输出重置信号至所述卷帘快门模块和所述全局快门模块中的至少一者，控制至少一行或一列所述像素进行重置；

曝光模块，用于在所述重置完成的情况下，控制重置完成的至少一行或一列所述像素进行曝光，得到电荷；

读取模块，用于在所述曝光完成的情况下，控制所述电荷进入所述卷帘快门模块和所述全局快门模块中的至少一者，对曝光完成的至少一行或一列所述像素的输出信号进行读取。

13.一种电子设备，其特征在于，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1-11任一项所述的像素阵列控制方法的步骤。

Images