CN115347883A - 瞬时射频过压保护元件 - Google Patents

瞬时射频过压保护元件 Download PDF

Info

Publication number
CN115347883A
CN115347883A CN202210517246.0A CN202210517246A CN115347883A CN 115347883 A CN115347883 A CN 115347883A CN 202210517246 A CN202210517246 A CN 202210517246A CN 115347883 A CN115347883 A CN 115347883A
Authority
CN
China
Prior art keywords
input
coupled
latch
voltage
preamplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210517246.0A
Other languages
English (en)
Inventor
A·维克曼
T·利特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115347883A publication Critical patent/CN115347883A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/01—Arrangements for measuring electric power or power factor in circuits having distributed constants
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45132—A source follower using multiple single follower stages cascaded in a composed follower being added to the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本公开的实施例涉及瞬时射频过电压保护元件。峰值检测器包括：非对称锁存器，具有第一输入和第二输入的；和CMOS转换器，具有耦接到非对称锁存器的第一输出的第一输入、耦接到非对称锁存器的第二输出的第二输入、和输出。

Description

瞬时射频过压保护元件
技术领域
本发明总体上涉及一种瞬时射频(RF)过电压保护元件系统和方法。
背景技术
高压RF开关电路装置用于许多系统应用、例如通信系统应用，并且可以在高压RF模块中实现。高压RF模块通常连接到高压负载，但也连接到系统中的低压电路装置。重要的是要保护低压电路装置以免被高压RF模块中逸出的任何寄生高压信号损坏。高压RF模块的输出处的高压RF电压会永久损坏低压集成电路，进而影响整个系统的性能。
发明内容
根据一个实施例，一种峰值检测器包括：非对称锁存器，具有第一输入和第二输入；CMOS转换器，具有耦接到非对称锁存器的第一输出的第一输入、耦接到非对称锁存器的第二输出的第二输入、和输出。
根据一个实施例，一种方法包括：将差分输入信号放大以提供放大差分信号；非对称地锁存放大差分信号以提供锁存差分信号；并将锁存差分信号转换为CMOS电平的输出信号。
根据一个实施例，一种系统包括：第一放大器，与衰减器通信；电压检测器，耦接到第一放大器的输出、并耦接到衰减器的控制输入，其中电压检测器包括第二放大器、非对称锁存器和CMOS转换器。
附图说明
为更全面地理解本发明及其优点，现结合附图进行以下说明，其中：
图1是具有64个TX(发送)和64个RX(接收)通道的5Gsub-6GHz远程射频头(remoteradio head)的框图；
图2是根据一个实施例的保护元件的框图；
图3A是根据一个实施例的保护元件的RF峰值电压检测器的框图；
图3B是根据另一个实施例的保护元件的RF峰值电压检测器的框图；
图3C是根据另一个实施例的保护元件的RF峰值电压检测器的框图；
图3D是根据另一个实施例的保护元件的RF峰值电压检测器的框图；
图4是根据一个实施例的保护元件的RF峰值电压检测器的晶体管级示意图；
图5是RF峰值电压检测器输入、内部和输出信号的仿真结果图，突出了严格的时序要求；
图6是显示保护元件被触发前后，在衰减器输出处的RF电压与时间关系的测量结果图；以及
图7是根据一个实施例的过电压保护方法的框图。
具体实施方式
下面详细讨论当前优选实施例的制作和使用。然而，应当理解，本发明提供了许多可应用的发明概念，这些概念可以在各种各样的特定环境中体现。所讨论的具体实施例仅用于说明制造和使用本发明的具体方式，并不限制本发明的范围。
以下描述的实施例包括快速RF峰值电压检测器与“数字模式”RF衰减器组合的实现，以形成几乎瞬时的保护元件用于保护现代RF收发器应用中的敏感组件。保护元件实施例包括精确且快速的RF峰值电压检测器，该检测器包括经修改的电流模式逻辑(CML)锁存器，该锁存器可以被调整以改变过压阈值。
图1是示例性5G sub-6GHz远程多输入多输出(MIMO)射频头100的框图，其具有64个发射(TX)和64个接收(RX)通道，包括TX输入102、RX输出104、数字预失真块106、混频器112、锁相环114、低噪声放大器(LNA)116、LNA 118、高功率RF开关120、负载电阻器124、通过路径132耦合到RF开关的RF环形器128、带通滤波器(BPF)130、与5G网络蜂窝塔136通信的天线134。LNA 116、LNA 118、RF开关120、RF环形器128、BPF 130、天线134可以形成在高压RF模块138中。
射频头100的TX路径包括DAC 108、混频器112、LNA 116、BPF 130和天线134，以发射信号。射频头的RX路径包括高功率RF开关120、LNA 118、PLL 114和ADC 110，以接收和处理所接收信号。在一个示例中，LNA 118具有多级拓扑结构并由5V电源供电以满足严格的增益和线性要求。根据增益设置和所接收的输入信号功率，LNA 118可以生成远高于5dBm的输出信号。包括PLL 114的交互集成电路(IC)也以无法处理这种功率水平的低电压技术实现。因此，理想情况下，LNA 118的输出电压被限制在某个值，以避免对低压IC造成永久性损坏。理想情况下，过压保护水平可由客户调节，并具有1ns范围内的几乎“瞬时”的反应时间。
本发明的实施例有利地提供了这种保护元件解决方案，并且通常针对并位于射频头100的接收路径的部分122内。
图2是根据实施例的保护元件202的框图，并且还包括LNA 204，其在射频头部分200的接收路径中耦接到变压器206。在一个实施例中，保护元件202包括RF输入RFin+和RFin-，并且变压器206提供RF输出RFout。
保护元件202包括耦接到RF输入RFin+和RFin-的衰减器210，以及耦接在LNA 204的输出和衰减器210的输入之间的高速RF电压检测器208。衰减器210包括：耦接在RF输入RFin+与RFin-之间的MOS晶体管M3和M4、以及MOS晶体管M5和M6；耦接在MOS晶体管M3和M4与MOS晶体管M5和M6之间的MOS晶体管M1和M2。在一个实施例中，MOS晶体管M1耦接到栅极电阻器R1，MOS晶体管M2耦接到栅极电阻器R2，MOS晶体管M3耦接到漏极电阻器R3和栅极电阻器R5，MOS晶体管M4耦接到漏极电阻器R4和栅极电阻器R6，MOS晶体管M5耦接到栅极电阻器R7，并且MOS晶体管M6耦接到栅极电阻器R8。虽然衰减器210被以NMOS晶体管示出，但可以使用PMOS晶体管或其他类型的晶体管。
在一个实施例中，保护元件202还包括高速RF电压检测器208，其具有耦接到LNA204的第一输出的第一输入(In1)和耦接到LNA 204的第二输出的第二输入(In2)。在一个实施例中，高速RF电压检测器208还具有用于从参考电压源接收参考电压(Vref)的第三输入(REF)。在一个实施例中，高速RF电压检测器208具有耦接到栅极电阻器R5、R6、R7和R8的指定为EN_PE(启动)的正输出，以及耦接到栅极电阻器R1和R2的指定为DIS_PE(禁用)的负输出。下面特别参考图3A、图3B、图3C和图4的实施例描述高速RF电压检测器208的进一步细节。
在操作中，高速峰值RF电压检测器208监控LNA 204的输出。高速峰值RF电压检测器208的阈值可以通过数字接口被编程，该数字接口在下文根据各种实施例进行描述。一旦检测到过电压，RF衰减器210就以CMOS电压电平被启动以限制其输出处的RF电压。根据实施例，以数字模式控制的衰减器210具有最小延迟的优点。取决于线性系统要求，衰减器210可以放置在LNA 204之前或之后。因此图2仅示出了一个可能的实施例，其中衰减器210放置在LNA 204之前。
高速峰值RF电压检测器208的速度和准确度定义了保护元件202的整体性能。必须可靠地检测并锁定超过预定过压阈值仅几mV的RF峰值电压，用于充分保护与图1所示模块138电气通信的其他低压集成电路。从与过压阈值相交到CMOS输出(EN_PE和DIS_PE)的总延迟理想地小于2ns。在一些实施例中，总延迟小于0.5ns。
图3A是根据实施例的保护元件202的RF峰值电压检测器300A的框图。RF信号RF+和RF-通过电容器302和304交流耦接，以克服LNA 204的输出和检测器输入的不同直流工作点。第一电阻器306(RCM)耦接在共模电压源VCM与电容器302之间。第二电阻器308(RCM)耦接在共模电压源VCM与电容器304之间。在RF峰值电压检测器300A的输入处的前置放大器312将第一和第二正输入处的RF信号RF+和RF-与负输入处的阈值电压VTH进行比较。在一个实施例中，电压数模转换器(DAC)310用于调整阈值电压，其定义了保护元件触发电平。DAC310耦接在参考电压源(Vref)与前置放大器312的阈值电压VTH输入之间。前置放大器的差分输出被施加到以下将详述的非对称电流模式逻辑(CML)锁存器314。术语“非对称”被定义为CML锁存器314仅响应于单个边缘输入信号与锁存阈值相交而进行锁存的特性。在一个实施例中，CML锁存器314仅响应于上升沿输入信号进行锁存，以便对超过过压阈值的输入信号提供快速和可靠的响应。在一个实施例中，CML锁存器314包括复位(RST)输入。CML锁存器314的差分输出由CML到CMOS转换器316的差分输入接收。CML到CMOS转换器316具有CMOS电平的低电压输出，并且可以是如图2所示的差分输出，或如图3A中所示的单端输出(Vout)。在实施例中，可以干脆省略前置放大器312，并且RF峰值电压检测器300A的所有放大可以由非对称CML锁存器314提供，这将在下面进一步详细描述。
在一个实施例中，DAC 310为调整RF峰值电压检测器300A的过压阈值提供了非常灵活和方便的可能性。此外，DAC 310和/或参考电压Vref可用于实现对检测器阈值随温度、电源电压甚至频率漂移的补偿。在图3A的示例中，除了调整参考电压Vref的值和/或DAC310的增益之外，RF峰值电压检测器300A的过压阈值可以结合调整共模电压VCM的值来调整。
高速前置放大器312降低了CML锁存器314的阈值变化的影响。此外，前置放大器312在感测和复位状态均提供恒定的RF输入阻抗，这在接收通道校准期间可能是有利的。
一旦输入信号与阈值电压相交，CML锁存器314就被触发并且永久地存储过压事件。前置放大器312和CML锁存器314是保护元件中最快的组件，使衰减器具有几乎瞬时的检测时间。在检测到过压事件之后，CML锁存器314的输出处的CML电压电平被CML到CMOS转换器316进一步放大到CMOS电平以控制衰减器。
为了检测正负过电压，差分输入信号的两相都被监测。这种方法的优点是实现非常简单和节能，因为在前置放大器输入级中只需要一个额外的晶体管，这将在下面关于图4的晶体管级原理图进行更详细的解释。
图3B是根据另一个实施例的保护元件202的RF峰值电压检测器300B的框图。非对称CM锁存器314和CML到CMOS转换器316基本上与图3A的RF峰值电压检测器300A的框图中所示的相同。然而，在图3B中，前置放大器312仅包括单个正输入和单个负输入。单个电容器302耦接在单个RF输入与前置放大器312的正输入之间。单个共模电阻器306(RCM)耦接在共模电压源VCM与前置放大器312的正输入之间。在图3B的实施例中，DAC 310耦接在Vref电压源与前置放大器312的负输入(VTH)之间。
图3C是根据另一个实施例的保护元件202的RF峰值电压检测器300C的框图。非对称CML锁存器314和CML到CMOS转换器316基本上与图3A的RF峰值电压检测器300A的框图中所示的相同。然而，在图3C中，前置放大器312仅包括单个正输入和单个负输入。单个电容器302耦接在单个RF输入与前置放大器312的正输入之间。单个共模电阻器306(RCM)耦接在DAC310的输出与前置放大器312的正输入之间。在图3C的实施例中DAC 310耦接在Vref电压源与共模电阻器306之间，共模电压源VCM耦接到前置放大器312的负输入。
图3D是根据另一个实施例的保护元件202的RF峰值电压检测器300D的框图。非对称CML锁存器314、CML到CMOS转换器316和前置放大器312基本上处于与图3C的RF峰值电压检测器300C的框图中所示相同的配置中。然而，在图3D的实施例中，DAC 310耦接在VCM电压源与前置放大器312的负输入之间，并且电阻器306耦接到Vref电压源。图3C和图3D(或图3B和图3D，或图3A和图3D)的实施方案概念可以组合，从而使用两个DAC，一个用于调节VCM共模电压，一个用于调节Vref参考电压(如果需要的话)。
图4是根据实施例的保护元件202的示例RF峰值电压检测器400的晶体管级示意图。RF峰值电压检测器400包括前置放大器312、非对称锁存器314、缓冲放大器402、和CML到CMOS转换器316，它们都将在下面进一步详细描述。尽管图4中示出了双极晶体管，但本领域技术人员将理解可以使用MOS或其他类型的晶体管。尽管图4中示出了示例RF峰值电压检测器400的示例晶体管级示意图，但是对于前置放大器312、非对称CML锁存器314、缓冲器402和/或CML到CMOS转换器316中的任何一个或全部，其他实现方式是可能的。在实施例中，可以组合或取消这些子组件中的任何一个。
前置放大器312包括晶体管Q1、Q2和Q3、电阻器R1、R2、R3和R4、电容器302和304以及恒流源I1。前置放大器312的输入是RF+和RF-，前置放大器的输出是V1n和V1p。非对称CML锁存器314包括晶体管Q4、Q5、Q6、Q7、Q8和Q9，电阻器R5和R6，以及恒流源I2、I3和I4。非对称CML锁存器314的输入是V1n和V1p，非对称CML锁存器314的输出是V3n和V3p。非对称CML锁存器314包括在晶体管Q4和Q5的集电极处的内部节点V2n和V2p。缓冲放大器402包括晶体管Q10和Q11，以及恒流源I5和I6。缓冲放大器402的输入是V3n和V3p，缓冲放大器402的输出是V4p和V4n。CML到CMOS转换器316的输入是V4n和V4p，CML到CMOS转换器的输出是单端输出Vout。然而，也可以使用差分输出。任何适当的设计都可以用于CML到CMOS转换器316，只要具有最小延迟的单端或差分CMOS电平输出。
晶体管Q1、Q2和Q3、电阻器R1、R2、R3和R4以及偏置电流源I1通过电容器302和304形成具有交流耦接输入的高速前置放大器312。前置放大器312放大VCM电压和RF信号幅度(RF+和RF-)的总和与在晶体管Q3的基极处接收到的参考电压(VTH)之间的电压差。检测器的阈值可以通过调整电压VCM或通过在VTH节点处接收到的电压来改变。可以直接调整VTH电压，或者使用DAC接收参考电压，如前所述。可以使用任何适当的DAC拓扑。改变VCM电压允许输入级Q1、Q2和Q3在阈值交叉期间的直流工作点与阈值电压电平无关。通过并联输入晶体管Q1和Q2实现对两个信号相位的监控。该解决方案有利地无需额外的电流并且仅需要很少的额外集成电路面积。例如基极电流引起的任何与温度相关的系统误差可以通过在VTH节点处接收到的参考电压VREF或VCM电压中的相应温度系数进行补偿。
前置放大器312的输出在节点V1n和V1p处连接到非对称CML锁存器314。只要前置放大器差分输出电压为负，非对称CML锁存器314就处于感测模式。只有正输出电压差通过晶体管Q6、Q7、Q8和Q9的正反馈以及恒流源I3和I4来触发锁存。由于正反馈和图4中所示的CML拓扑，锁存事件非常快。应该注意的是，非对称锁存的非对称功能是通过使用单个下拉晶体管Q7提供的，该晶体管的集电极耦接到V2n节点。
在过压事件被存储在非对称锁存器314中之后，CML到CMOS转换器316将CML电压放大到全CMOS电平。附加的电压缓冲放大器402将CML到CMOS转换器316与主非对称CML锁存器314去耦，以便提高锁存器的速度。任何放大器或比较器拓扑都可以用于CML到CMOS转换器316。非对称拓扑可以减少转换器的延迟。这是可能的，因为在实施例中仅对上升信号延迟感兴趣。
非对称CM锁存器314需要复位信号以在上电后进行正确初始化，并在过压检测后切换回感测模式，如图3A、图3B和图3C所示。复位功能的各种晶体管级实现是可能的，这在图4中未示出。可以使用复位功能的任何合适的晶体管级实现。
图4中所示的恒流源I1、I2、I3、I4、I5和I6可以实现为NPN晶体管，作为多输出电流镜的一部分。也可以使用其他恒流源实现方式，例如电阻器实现方式。
图5是RF峰值电压检测器输入、内部和外部信号的仿真结果的图表500，突出了严格的时序要求。在图表500的顶部，示出了过压阈值502、过压事件之前的第一RF输入电压504、过压事件之前的第二RF输入电压506、过压事件之后的第一RF输入电压508和过压事件后的第二RF输入电压510。过电压事件发生在略早于时间516的时间，该时间是RF输入电压508的上升沿与过电压阈值502交叉的时间。在图表500的中间部分中示出了RF锁存器输出电压514和516。RF锁存输出电压在时间512完全锁存，该时间在时间516之后大约47皮秒。在图表500的底部，示出了CMOS输出电压522。CMOS输出电压522处于逻辑零状态，并且在时间516之后大约380皮秒切换到逻辑一状态以启用衰减器，这小于实施例中约500皮秒的设计目标。
图6是测量结果的图表600，显示了在触发保护元件之前和之后在衰减器输出处的RF电压604与时间的关系。信号602是由用于测量RF电压604的设备提供的RF电压604的包络线。图表600示出了RF电压604在过电压事件之后不到1.5ns的时间内完全下降到安全的低电平。
图7是根据一个实施例的过电压保护方法700的框图。方法700包括在步骤702将差分输入信号放大以提供放大差分信号；在步骤704非对称地将放大差分信号锁存以提供锁存差分信号；以及在步骤706将锁存差分信号转换为CMOS电平的输出信号。
下面描述另外的实施方式。
虽然RF峰值电压检测器400已经使用NPN晶体管进行了描述和展示，但是所描述的检测器拓扑也可以通过PNP或CMOS晶体管来实现。
RF峰值电压检测器可以监测多级LNA拓扑的输出电压或任何其他内部电压。此外，RF衰减器可以放置在信号链中的任何位置。
如果不太精确的阈值水平是可接受的，则可以移除前置放大器。
如果较小的锁存器带宽是可接受的，则可以移除CML锁存器与CMP到CMOS转换器之间的电压缓冲器。
不同信号的两个相位的峰值电压检测可以用两个单独的检测器代替，这两个检测器分别检测正信号幅度和负信号幅度。该实施的另一种变体包括两个独立的DAC和两个独立的前置放大器，以监控正的和负的正弦半波。两个前置放大器共享相同的CML锁存器和转换器，以节省电流和集成电路面积。
实施的CML锁存器具有非对称的正反馈，因为这是所述实施例的最有效实施方式。然而，锁存器的正反馈也可以具有与所描述的实施例不同且更复杂的实现方式。
总之，根据实施例，与“数字模式”RF衰减器组合的非常快速RF峰值电压检测器的实现形成了几乎瞬时的保护元件，以保护现代RF收发器应用中的敏感集成电路组件。
总之，根据实施例，精确且快速的RF峰值电压检测器包括修改的电流模式逻辑(CML)锁存器和模拟DAC的组合以调整阈值并补偿误差。RF峰值电压检测器与本文所述的其他部件、特别是衰减器结合，形成保护元件。
这里总结了本发明的示例实施例。还可以从说明书的全部内容和在此提交的权利要求来理解其他实施例。
示例1.根据一个实施例，峰值检测器包括：非对称锁存器，具有第一输入和第二输入；以及CMOS转换器，具有耦接到所述非对称锁存器的第一输出的第一输入、耦接到所述非对称锁存器的第二输出的第二输入、和输出。
示例2.根据示例1所述的峰值检测器，还包括前置放大器，所述前置放大器具有耦接到所述非对称锁存器的第一输入的第一输出、和耦接到所述非对称锁存器的第二输入的第二输出。
示例3.根据前述任一示例所述的峰值检测器，其中，所述非对称锁存器被配置为仅响应于上升沿输入信号与锁存阈值相交而进行锁存。
示例4.根据前述任一示例所述的峰值检测器，其中，所述峰值检测器的延迟小于两纳秒。
示例5.根据前述任一示例所述的峰值检测器，还包括耦接在所述前置放大器的第一RF输入与所述前置放大器的第一输入之间的第一电容器。
示例6.根据前述任一示例所述的峰值检测器，还包括耦接在所述前置放大器的第二RF输入与所述前置放大器的第二输入之间的第二电容器。
示例7.根据前述任一示例所述的峰值检测器，还包括第一电阻器，所述第一电阻器耦接在共模电压源或参考电压源与所述前置放大器的第一输入之间。
示例8.根据前述任一示例所述的峰值检测器，还包括耦接在所述共模电压源与所述前置放大器的第二输入之间的第二电阻器。
示例9.根据前述任一示例所述的峰值检测器，其中，所述前置放大器被配置用于接收参考电压或共模电压。
示例10.根据前述任一示例所述的峰值检测器，还包括耦接在参考电压源或共模电压源与所述前置放大器之间的数模转换器。
示例11.根据前述任一示例所述的峰值检测器，还包括置于所述非对称锁存器与所述CMOS转换器之间的缓冲放大器。
示例12.根据一个实施例，方法包括：将差分输入信号放大以提供放大差分信号；非对称地将放大差分信号锁存以提供锁存差分信号；以及将锁存差分信号转换为CMOS电平输出信号。
示例13.根据示例12所述的方法，其中非对称地锁存放大差分信号包括：仅响应于放大差分信号的分量的上升沿与锁存阈值相交而进行锁存。
示例14.根据前述任一示例所述的方法，其中放大差分信号的分量的上升沿与所述锁存阈值相交至提供所述CMOS电平输出信号之间的延迟小于2纳秒。
示例15.根据前述任一示例所述的方法，在放大所述差分输入信号之前还去除所述差分输入信号的DC分量。
示例16.根据前述任一示例所述的方法，还包括响应于第一控制电压调整所述锁存阈值。
示例17.根据前述任一示例所述的方法，还包括响应于不同于所述第一控制电压的第二控制电压来调整所述锁存阈值。
示例18.根据前述任一示例所述的方法，还包括在将所述锁存差分信号转换成所述CMOS电平输出信号之前缓冲所述锁存差分信号。
示例19.根据一个实施例，系统包括：第一放大器，所述第一放大器与衰减器通信；以及电压检测器，耦接到第一放大器的输出，并且耦接到衰减器的控制输入，其中所述电压检测器包括第二放大器、非对称锁存器和CMOS转换器。
示例20.根据示例19所述的系统，还包括：第一电阻器，耦接在共模电压源与所述第二放大器的第一正输入之间；以及第二电阻器，耦接在所述共模电压源与所述第二放大器的第二正输入之间
示例21.根据前述任一示例所述的系统，还包括耦接在参考电压源与第二放大器的负输入之间的数模转换器。
示例22.根据前述任一示例所述的系统，其中所述非对称锁存器包括仅上升沿检测锁存器。
示例23.根据前述任一示例所述的系统，其中所述CMOS转换器包括差分输入和单端输出或差分输出。
示例24.根据前述任一示例所述的系统，其中衰减器包括第一RF输入、第二RF输入、第一RF输出和第二RF输出；第一晶体管，耦接在第一RF输入与第一RF输出之间；第二晶体管，耦接在第二RF输入与第二RF输出之间；至少一第三晶体管，耦接在第一RF输入与第二RF输入之间；以及至少一第四晶体管，耦接在第一RF输出与第二RF输出之间。
虽然已经参考说明性实施例描述了本发明，但是该描述并不旨在被解释为限制意义。通过参考描述，本领域技术人员将清楚本发明的说明性实施例以及其他实施例的各种修改和组合。因此，所附权利要求旨在涵盖任何此类修改或实施例。

Claims (20)

1.一种峰值检测器，包括：
非对称锁存器，具有第一输入和第二输入；以及
CMOS转换器，具有耦接到所述非对称锁存器的第一输出的第一输入、耦接到所述非对称锁存器的第二输出的第二输入、和输出。
2.根据权利要求1所述的峰值检测器，还包括前置放大器，所述前置放大器具有耦接到所述非对称锁存器的第一输入的第一输出、和耦接到所述非对称锁存器的第二输入的第二输出。
3.根据权利要求1所述的峰值检测器，其中，所述非对称锁存器被配置为仅响应于上升沿输入信号与锁存阈值相交而进行锁存。
4.根据权利要求1所述的峰值检测器，其中，所述峰值检测器的延迟小于两纳秒。
5.根据权利要求2所述的峰值检测器，还包括耦接在所述前置放大器的第一RF输入与所述前置放大器的第一输入之间的第一电容器。
6.根据权利要求5所述的峰值检测器，还包括耦接在所述前置放大器的第二RF输入与所述前置放大器的第二输入之间的第二电容器。
7.根据权利要求5所述的峰值检测器，还包括第一电阻器，所述第一电阻器耦接在共模电压源或参考电压源与所述前置放大器的第一输入之间。
8.根据权利要求7所述的峰值检测器，还包括耦接在所述共模电压源与所述前置放大器的第二输入之间的第二电阻器。
9.根据权利要求2所述的峰值检测器，其中，所述前置放大器被配置用于接收参考电压或共模电压。
10.根据权利要求9所述的峰值检测器，还包括耦接在参考电压源或共模电压源与所述前置放大器之间的数模转换器。
11.根据权利要求1所述的峰值检测器，还包括被置于所述非对称锁存器与所述CMOS转换器之间的缓冲放大器。
12.一种方法，包括：
将差分输入信号放大以提供放大差分信号；
非对称地锁存所述放大差分信号以提供锁存差分信号；以及
将所述锁存差分信号转换为CMOS电平输出信号。
13.根据权利要求12所述的方法，其中非对称地锁存所述放大差分信号包括：仅响应于所述放大差分信号的分量的上升沿与锁存阈值相交而进行锁存。
14.根据权利要求13所述的方法，其中所述放大差分信号的分量的上升沿与所述锁存阈值相交至提供所述CMOS电平输出信号之间的延迟小于2纳秒。
15.根据权利要求12所述的方法，在放大所述差分输入信号之前还去除所述差分输入信号的DC分量。
16.根据权利要求13所述的方法，还包括响应于第一控制电压调整所述锁存阈值。
17.根据权利要求16所述的方法，还包括响应于不同于所述第一控制电压的第二控制电压来调整所述锁存阈值。
18.根据权利要求12所述的方法，还包括在将所述锁存差分信号转换成所述CMOS电平输出信号之前缓冲所述锁存差分信号。
19.一种系统，包括：
第一放大器，所述第一放大器与衰减器通信；以及
电压检测器，耦接到所述第一放大器的输出，并且耦接到所述衰减器的控制输入，其中所述电压检测器包括第二放大器、非对称锁存器和CMOS转换器。
20.根据权利要求19所述的系统，还包括：第一电阻器，耦接在共模电压源与所述第二放大器的第一正输入之间；以及第二电阻器，耦接在所述共模电压源与所述第二放大器的第二正输入之间。
CN202210517246.0A 2021-05-13 2022-05-12 瞬时射频过压保护元件 Pending CN115347883A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/319,592 2021-05-13
US17/319,592 US11683056B2 (en) 2021-05-13 2021-05-13 Instant RF overvoltage protection element

Publications (1)

Publication Number Publication Date
CN115347883A true CN115347883A (zh) 2022-11-15

Family

ID=81603593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210517246.0A Pending CN115347883A (zh) 2021-05-13 2022-05-12 瞬时射频过压保护元件

Country Status (3)

Country Link
US (1) US11683056B2 (zh)
EP (1) EP4089914A1 (zh)
CN (1) CN115347883A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163909A (en) 1977-08-23 1979-08-07 International Business Machines Corporation Peak detecting circuitry and dual threshold circuitry therefor
US7064585B2 (en) 2003-12-30 2006-06-20 Intel Corporation Detecting peak signals
US20120034895A1 (en) 2010-08-03 2012-02-09 Quintic Holdings Circuit and Method for Peak Detection with Hysteresis
US11050591B2 (en) * 2019-04-15 2021-06-29 Alexei V. Nikitin Method and apparatus for nonlinear filtering and for secure communications
US20200111470A1 (en) * 2018-10-09 2020-04-09 Brian J. Kaczynski Fundamental frequency detection using peak detectors with frequency-controlled decay time
US11489501B2 (en) * 2019-10-18 2022-11-01 Skyworks Solutions, Inc. Amplifier distortion detection system
US11283351B2 (en) * 2020-05-26 2022-03-22 Analog Devices, Inc. Load transient control for switched mode converter
US11594964B2 (en) * 2020-12-01 2023-02-28 Synaptics Incorporated DC-DC converter output regulation systems and methods
US11594967B2 (en) * 2021-04-27 2023-02-28 Apple Inc. Hysteretic current control switching power converter with clock-controlled switching frequency

Also Published As

Publication number Publication date
US11683056B2 (en) 2023-06-20
US20220368361A1 (en) 2022-11-17
EP4089914A1 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
CN110366820B (zh) 功率放大器自发热补偿电路
KR101384825B1 (ko) 피크를 검출하는 방법, 장치 및 무선 디바이스
EP2470918B1 (en) High linear fast peak detector
US9559639B2 (en) Protection circuit for power amplifier
US10139436B2 (en) Method and system for a wideband CMOS RMS power detection scheme
US20070030064A1 (en) Integrated laterally diffused metal oxide semiconductor power detector
Opris Rail-to-rail multiple-input min/max circuit
US20200186098A1 (en) Transimpedance amplifiers with feedforward current
US7345542B2 (en) Circuit and method for avoiding circuit performance degradation caused by time-variable thermal imbalances
Ramirez-Angulo Low voltage current mirrors for built-in current sensors
US5831423A (en) Phase meter and method of providing a voltage indicative of a phase difference
CN117526946A (zh) 一种对数转换电路和芯片
US11683056B2 (en) Instant RF overvoltage protection element
Loinaz et al. A CMOS multichannel IC for pulse timing measurements with 1-mV sensitivity
Koli et al. Low voltage MOS-transistor-only precision current peak detector with signal independent discharge time constant
US7567787B2 (en) Apparatus and method of feeding internal calibration signal through electro-static discharge protection circuitry
Koli et al. A 2.5 V temperature compensated CMOS logarithmic amplifier
Tantawy et al. Wide-bandwidth, high-linearity, 2.8-GS/s, 10-bit accurate sample and hold amplifier in 130-nm SiGe BiCMOS
US10523231B1 (en) Dynamic integrator with boosted output impedance of the transconductance
US10992308B1 (en) In-situ measurement of the delay between the envelope and the RF signal in envelope-tracking systems
Tibenszky et al. A low power 60 GHz 6 V CMOS peak detector
CN110868263B (zh) 一种功率检测器
Tian et al. A low power dB-linear RSSI based on logarithmic amplifier
Fellner et al. Nanosecond Peak Detect and Hold Circuit With Adjustable Dynamic Range
Wu et al. A 10-GS/s track-and-hold circuit for a 7-bit Square Kilometre Array ADC in 65-nm

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination