CN115309574A - 电气运行装置和用于消除设备故障的方法 - Google Patents

电气运行装置和用于消除设备故障的方法 Download PDF

Info

Publication number
CN115309574A
CN115309574A CN202210479423.0A CN202210479423A CN115309574A CN 115309574 A CN115309574 A CN 115309574A CN 202210479423 A CN202210479423 A CN 202210479423A CN 115309574 A CN115309574 A CN 115309574A
Authority
CN
China
Prior art keywords
configuration
operating device
memory component
protection
electrical operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210479423.0A
Other languages
English (en)
Inventor
R.考夫曼
D.珀斯多夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN115309574A publication Critical patent/CN115309574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0092—Details of emergency protective circuit arrangements concerning the data processing means, e.g. expert systems, neural networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Quality & Reliability (AREA)
  • Artificial Intelligence (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种电气运行装置，该电气运行装置具有针对数字测量值的预处理装置，其中，预处理装置具有集成电路和电子存储器组件，该电子存储器组件具有逻辑电路的配置，并且其中，电气运行装置被设计为识别预处理装置中的故障，其特征在于，电气运行装置被设计为在有故障的情况下中断预处理装置的运行，直到逻辑电路的配置从配置存储器组件加载到电子存储器组件中。本发明还涉及一种用于消除设备故障的方法。

Description

电气运行装置和用于消除设备故障的方法
技术领域
本发明涉及一种根据本发明的电气运行装置以及一种根据本发明的用于消除设备故障的方法。
背景技术
所谓的“单粒子翻转”(Single Event Upset，SEU)是“软错误(Soft Error)”，即在高能电离辐射(例如重离子、质子、伽马射线、宇宙射线)通过时可能在半导体组件中引起的“软”错误。“单粒子翻转”例如表现为存储器组件或寄存器中的位反转(Bitflip)(位状态的变化)，这可能导致相关部件的故障情况。归类为“软错误”是因为SEU不会对相关部件造成永久性损坏。例如在Wikipedia上描述了这种效应(永久链接：https://de.wikipedia.org/w/index.php？title＝Single_Event_Upset&oldid＝163234538)。
“现场可编程门阵列”(Field Programmable Gate Array，FPGA)或可编程逻辑门是数字技术的集成电路，在该集成电路中可以加载逻辑电路。例如从Wikipedia中已知这种FPGA(永久链接https://de.wikipedia.org/w/index.php？title＝Field_Programmable_Gate_Array&ol did＝206575960)。在FPGA中可以以类似于经典门阵列的方式特定于客户地实现复杂的数字电路功能。
目前，FPGA及其可自由编程的逻辑在现代多功能保护和控制设备中得到广泛使用。经常使用基于所谓的“静态随机存取存储器”(static random-access memory，SRAM)的FPGA，这种FPGA虽然成本低，但会受到SEU效应的影响并且因此容易出现故障情况。
与门阵列的硬布线相比，对于绝大多数FPGA，灵活布线特性的基础是埋入式SRAM，其在系统启动(“Power-up(上电)”)时被完全地填满。该SRAM被称为“配置随机存取存储器”(Configuration random-access memory，CRAM)并且利用其内容负责FPGA的各个基本逻辑功能的配置和互连，并且由此产生所需的内部电路。
尤其电压和电流的模拟测量值被视为特别关键，因为在将模拟测量参量数字化之后，单个失真的数字测量值也可能导致了设备中的错误决策。在保护技术中，这例如可能导致保护设备的错误触发并且因此导致电网部段的关断。也可以想到妨碍触发。可能出现高额的经济损失。
保护设备例如由产品手册“SIPROTEC 5-用于3极触发的距离保护、线路差动保护和过电流定时保护7SA82、7SD82、7SL82、7SA84、7SD84、7SA86、7SD86、7SL86、7SJ86(SIPROTEC 5-Distanzschutz,Leitungsdifferentialschutz und
Figure BDA0003626959840000021
für 3-polige
Figure BDA0003626959840000022
7SA82、7SD82、7SL82、7SA84、7SD84、7SA86、7SD86、7SL86、7SJ86)”已知，文档版本：C53000-G5000-C010-D.01，发行时间：2020年8月，V8.30。
现代FPGA具有附加功能，该附加功能可以在几分之一秒内探测到软错误并将其转发给具有决策能力的实体(例如中央处理单元，central processing unit，CPU)。例如由至今尚未公布的申请文件号为21154309.5的欧洲专利申请已知，根据针对电气运行装置中的处理后的数据的测试值来快速且可靠地识别SEU。
此外已知，在FPGA中定期地自动识别位错误。可以识别到不同类型的“软错误”。因此，场景不完全局限于SEU，而是还包括具有“电磁干扰”(Electromagnetic Interference，EMI)的问题。在此，EMI例如可能由于借助电磁效应使其他设备故障而产生。
在此，例如针对FPGA的逻辑电路的整个配置形成校验和，即在最简单的情况下将所有位相加。由莱迪思半导体(Lattice Semiconductor)于2012年公开的出版物“LatticeXP2软错误检测(SED)使用指南(LatticeXP2 Soft Error Detection(SED)UsageGuide)”已知，借助循环冗余校验(Cyclic Redundancy Check，CRC)检查FPGA的配置。然而，例如在具有这种FPGA的保护设备的运行中已经表明，这种识别持续几毫秒到一秒。在该时间段内可能会发生故障情况，例如导致错误的开关操作和与之关联的损坏。
然而，为了更快地识别电气运行装置中的错误并避免错误操作，至今也使用冗余的信号处理。例如，三个设备或其测量值处理装置和处理器装置并行地运行。仅当至少两个设备提供相同的结果时，才将评估视为正确(“三选二”决策)。这种构造方式具有缺点，即其比较复杂和昂贵并且具有更高的空间需求。
由于当出现SEU时不再保证FPGA的正确功能，因此必须通过重新配置其CRAM来“修复”FPGA。该重新配置意味着短时间的“功能性中断(Functional Interrupt)”；FPGA对外的所有接口都暂停一定的时间段。然后设备执行重新启动(Reboot)，以重新确保可靠的运行。根据设备，该过程大约需要半分钟。在该时间段期间，例如保护设备尚未准备好使用，这会为输电网络的其他运行装置带来间接损坏的风险。这尤其成问题，因为经验表明，具有多个保护设备的大型网络运营商大约每月记录到一次保护设备的这种由SEU引起的暂时性失效。另一个缺点是，客户可以看到保护设备的重新启动，并且该客户可能不得不向例如中央调度部报告保护设备的失效。通常，在重新启动的情况下，技术人员必须手动地检查保护设备，无论是通过远程还是必要时甚至在现场。两者都很复杂并且产生成本。
发明内容
从已知的电气运行装置出发，本发明要解决的技术问题在于，提供一种能够相对低成本地生产的运行装置，利用该运行装置可以相对可靠地避免由于电离辐射对半导体组件的影响而引起的电网控制中的错误。
本发明通过根据本发明的电气运行装置来解决上述技术问题。
电气运行装置例如可以具有保护设备，该保护设备布置在电能传输网络或电能分配网络中并且例如确保距离保护和/或差动保护和/或过电压保护。保护设备可以相应地将保护指令发送到电网中的断路器。电能传输网络或电能分配网络可以与中压级(超过1kV直至52kV)或高压级(超过52kV)相关联。
可以设置用于运行装置的测量装置。该测量装置例如测量电流值和/或电压值作为电气测量参量。例如可以在运行装置中采集这两种值并且以模拟的方式进一步传输到例如数模转换器中。
针对数字测量值的预处理装置例如被设计为例如从数模转换器中查询数字测量值。在本发明的范畴中，术语“数模转换器”也包括模数转换器，即将模拟输入信号转换为数字输出信号的设备。采样率例如可以在1kHz和100kHz之间、优选地5kHz至15kHz、甚至更优选地8kHz。具有该配置的存储器组件例如由于电离辐射的影响而容易发生位反转，这例如可能导致对过高的电流值或电压值的错误识别。相应地，用于触发用于断开电网的保护指令的阈值例如将在处理器装置中被错误地触发，这可能给电网运营商带来百万级别的显著成本。存储器组件例如可以被设计为CRAM。
此外，可以设置处理器装置，该处理器装置例如具有处理器以及用于临时存放和/或永久存储数据的电子数据存储器。数据报文例如可以包含保护指令。在简单的情况下，评估例如可以是检查是否超过了电流和电压的预先给定的边界值。数据报文例如可以是对不同数据进行编码的位序列。例如可以包含保护指令。例如可以借助数据通信装置发送数据报文。在此，可以使用通过电线的传输，即所谓的“电力线通信(Powerline-Communication)”。替换地，也可以通过数据线缆(例如，通过铜导线或光波导的以太网)或通过无线电(远程无线电(long range radion)、2G、3G、4G、5G)进行传输。例如，也可以借助TCP/IP通过因特网(Internet)进行传输。处理器装置可以被设计为在没有故障的情况下开启数据报文的评估和/或发送。
在电网中例如可以使用开关作为其他电气运行装置。
本发明的优点在于，不仅可以在由于SEU引起的故障下使用，而且还可以在例如干扰了重要的锁相环的“锁定(LOCK)”的电磁辐射的影响下使用。
在根据本发明的电气运行装置的优选的实施方式中，集成电路具有现场可编程门阵列并且电子存储器组件具有静态随机存取存储器。这是具有优势的，因为尤其静态随机存取存储器(SRAM)半导体组件对例如由于电离辐射引起的位反转是敏感的。
一些FPGA能够自动地对其CRAM实施所谓的“自动刷新(Autorefresh)”，以修复位反转。数据例如可以来自内部或外部的闪存。替换地，处理器也可以重新配置FPGA。由于SEU消息，处理器装置或CPU在FPGA中触发该过程。在自动刷新期间，设备固件禁用保护功能并且冻结负责相关FPGA的硬件驱动器。在自动刷新完成之后，设备固件将所冻结的驱动器重新初始化并且促使相关FPGA的状态检查。如果状态检查没有指出问题，则重新开启保护。整个过程与设备重启相比只需要几分之一秒。这种方案也可以有利地在其他类型的错误、例如电磁场的干扰性影响中使用。
在根据本发明的电气运行装置的另外的优选的实施方式中，数模转换器被设计为以预先给定的采样率将模拟电气测量参量转换为数字测量值。这是具有优势的，因为以这种方式可以简单地以预先给定的采样率将模拟测量值转换为数字测量值。
在根据本发明的电气运行装置的另外的优选的实施方式中，配置存储器组件具有“配置随机存取存储器(CRAM)”。
在根据本发明的电气运行装置的另外的优选的实施方式中，运行装置具有保护设备，该保护设备被设计为借助数据通信装置将具有保护指令的数据报文发送到电网中的其他电气运行装置。
在根据本发明的电气运行装置的另外的优选的实施方式中，保护设备被设计为在对配置进行加载的持续时间内关闭用于预处理装置的硬件驱动器和/或保护设备的保护功能。
在根据本发明的电气运行装置的另外的优选的实施方式中，电气运行装置被设计为将位反转识别为故障。
在根据本发明的电气运行装置的另外的优选的实施方式中，该运行装置被设计为仅在已经检查了预处理装置的所加载的配置的效能性之后才重新开始预处理装置的运行。
在根据本发明的电气运行装置的另外的优选的实施方式中，该运行装置被设计为中断预处理装置的运行少于100ms。优选地，中断运行少于60ms。甚至更优选地，中断运行少于30ms。这是本发明的主要优势，因为可以比迄今为止更快地消除错误并且迅速地再次建立用于电网的保护功能。
本发明要解决的技术问题还在于，提供一种用于消除电气运行装置中的故障的方法，利用该方法避免了由于辐射对半导体组件的影响而引起的电网控制中的错误。
本发明通过根据本发明的方法来解决上述技术问题。优选的实施方式从本发明中得出。在此，根据本发明的方法及其实施方式给出与开篇所阐述的根据本发明的电气运行装置相同的优点。
下面阐述用于在FPGA软错误的情况下重新初始化设备功能的实施例。
保护设备的设备配置具有输入输出(Input-Output)卡，该输入输出卡通过模数转换器采集模拟物理参量(通常是电流和电压)。还采集诸如设备状态信号的二进制信息。输入输出卡输出二进制信息(例如设备控制信号)。每个I/O卡都在一个FPGA中进行对测量参量和信号的整个处理，而I/O卡又以适当的形式与主板交换这些信息。
主板与I/O卡进行循环的数据交换和状态交换。整个设备的功能基于对这些数据的处理。
重新初始化的过程例如具有步骤：
1)设备的冷启动或热启动：
步骤1.1：主板：启动(Boot)
步骤1.2：主板：I/O子系统的基本初始化(输入输出卡；除了许多其他部件、例如通信部件)；输入输出卡(包括FPGA)的启动。
步骤1.3：主板：启动设备应用程序
步骤1.4：主板：I/O子系统的数据的状态检查/处理(周期性进行，直到出现严重的运行损伤)。
2)在输入输出卡-FPGA中出现错误事件。导致严重的运行损伤。例如可能发生了SEU。
3)FPGA中的存储器组件从配置存储器组件中获得新的配置：
步骤3.1：主板：根据警报状态或永久性丢失的状态消息来识别有问题的I/O卡状态
步骤3.2：主板：停用I/O数据处理并将该I/O数据处理对于所有后续应用程序标记为已暂停
步骤3.3：主板：指示相关的I/O卡重新配置其FPGA。例如，可以使用FPGA，其在出现软错误时甚至可以自动进行该重新配置。替换地，在一些现场设备中，FPGA可以自身(无需指示地)进行重新配置，因为通信也可能受到损伤。将“自我刷新(SelfRefresh)”例如延迟了0.25ms，以保证在自我刷新之前通知到应用程序。通常如使用情况所要求的那样长地进行延迟。
步骤3.4：主板：I/O子系统的重新初始化和检查
步骤3.5：主板：继续进行I/O数据处理并将I/O数据处理对于所有后续应用程序标记为重新开始。
附图说明
为了更好地阐述本发明，图1以示意图示出了根据本发明的电气运行装置的实施例。
具体实施方式
高压级输电网络的电线2借助电线3(必要时通过未示出的测量互感器)与设计为保护设备的电气运行装置1连接。在保护设备1中示出了测量值处理链。
用于电气测量参量的测量装置8被设计为确定按照时间走向t的电压U。通过模拟连接9输出模拟测量值、在这种情况下为瞬时电压值。在数模转换器10中以预先给定的例如8kHz的采样率将该瞬时电压值转换为位序列(例如“1010”)，该位序列说明了数字测量值12。
例如由针对数字测量值12的预处理装置13查询该数字测量值12。在此，预处理装置具有集成电路14和用于配置逻辑电路的电子存储器组件15，其中，集成电路具有现场可编程门阵列(FPGA)，并且电子存储器组件具有静态随机存取存储器(SRAM)。
如果高能辐射16(例如诸如伽马辐射的电离辐射)作用在电子存储器组件15上，则可能产生所谓的SEU。这可能导致在电子存储器组件15中处理的位序列内部的位反转，尤其可能损坏存储在那里的配置。集成电路14无法再正确地工作。
在正常运行中，通过数据线路25将位序列23提供给具有“中央处理单元(centralprocessing unit，CPU)”26和数据存储器27的处理器装置22。
处理器装置22被设计为评估预处理后的测量数据、即位序列23。处理器装置例如可以借助诸如校验和的测试值来识别故障，并且在有故障的情况下抑制评估和/或抑制将数据报文发送到其他电气运行装置4。预处理装置13的运行被这样长地中断，直到逻辑电路的配置31从配置存储器组件30加载到电子存储器组件15中。这可以以少于60ms进行，使得设备可以相对快速地重新准备好使用。
如果不存在故障，则处理器装置22可以评估测量值等，并且在违反预先给定的边界值的情况下例如实施对电网的保护功能。在这种情况下，处理器装置22将保护指令21传送到数据通信装置20，该数据通信装置被设计为通过数据通信连接5将保护指令21作为数据报文29传输到开关4。
例如，当在用于开关4的控制装置(未示出)中接收到数据报文29时，触发该开关，使得开关4从接通状态6变为断开状态7。

Claims (15)

1.一种电气运行装置(1)，具有
针对数字测量值(12)的预处理装置(13)，其中，所述预处理装置(13)具有集成电路(14)和电子存储器组件(15)，所述电子存储器组件具有逻辑电路的配置，并且其中
所述电气运行装置(1)被设计为识别所述预处理装置(13)中的故障，
其特征在于，
所述电气运行装置(1)被设计为在有故障的情况下中断所述预处理装置(13)的运行，直到逻辑电路的配置(31)从配置存储器组件(30)加载到所述电子存储器组件(15)中。
2.根据权利要求1所述的电气运行装置(1)，其特征在于，所述集成电路(14)具有现场可编程门阵列，并且所述电子存储器组件(15)具有静态随机存取存储器。
3.根据权利要求1或2所述的电气运行装置(1)，其特征在于，所述配置存储器组件(30)具有配置随机存取存储器(CRAM)。
4.根据上述权利要求中任一项所述的电气运行装置(1)，其特征在于，所述电气运行装置(1)具有保护设备，所述保护设备被设计为借助数据通信装置(20)将具有保护指令的数据报文(29)发送到电网(2)中的其他运行装置(4)。
5.根据权利要求4所述的电气运行装置(1)，其特征在于，所述保护设备(1)被设计为在对配置进行加载的持续时间内关闭用于所述预处理装置(13)的硬件驱动器和/或所述保护设备(1)的保护功能。
6.根据上述权利要求中任一项所述的电气运行装置(1)，其特征在于，所述电气运行装置(1)被设计为将位反转识别为故障。
7.根据上述权利要求中任一项所述的电气运行装置(1)，其特征在于，所述电气运行装置(1)被设计为仅在已经检查了所述预处理装置(13)的所加载的配置(31)的效能性之后才重新开始所述预处理装置(13)的运行。
8.根据上述权利要求中任一项所述的电气运行装置(1)，其特征在于，所述电气运行装置(1)被设计为中断所述预处理装置(13)的运行少于100ms。
9.一种用于识别电气运行装置(1)中的故障的方法，具有步骤：
-识别针对数字测量值(12)的预处理装置(13)中的故障，其中，对于所述预处理装置(13)使用集成电路(14)和电子存储器组件(15)，
所述电子存储器组件具有逻辑电路的配置(31)，
其特征在于，
在有故障的情况下中断所述预处理装置(13)的运行，直到逻辑电路的配置(31)从配置存储器组件(30)加载到所述电子存储器组件(15)中。
10.根据权利要求9所述的方法，其特征在于，对于所述集成电路(14)使用现场可编程门阵列，并且对于所述电子存储器组件(15)使用静态随机存取存储器。
11.根据权利要求9或10所述的方法，其特征在于，对于所述配置存储器组件(30)使用配置随机存取存储器(CRAM)。
12.根据权利要求9至11中任一项所述的方法，其特征在于，对于所述电气运行装置(1)使用保护设备，利用所述保护设备借助数据通信装置(20)将具有保护指令的数据报文(29)发送到电网(2)中的其他运行装置(4)。
13.根据权利要求12所述的方法，其特征在于，借助所述保护设备在对配置进行加载的持续时间内关闭用于所述预处理装置(13)的硬件驱动器和/或所述保护设备(1)的保护功能。
14.根据上述权利要求中任一项所述的方法，其特征在于，仅在已经检查了所述预处理装置(13)的所加载的配置(31)的效能性之后才重新开始所述预处理装置(13)的运行。
15.根据上述权利要求中任一项所述的方法，其特征在于，中断所述预处理装置(13)的运行少于100ms。
CN202210479423.0A 2021-05-06 2022-05-05 电气运行装置和用于消除设备故障的方法 Pending CN115309574A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21172364.8A EP4087136A1 (de) 2021-05-06 2021-05-06 Elektrisches betriebsmittel und verfahren zum beheben von gerätestörungen
EP21172364.8 2021-05-06

Publications (1)

Publication Number Publication Date
CN115309574A true CN115309574A (zh) 2022-11-08

Family

ID=75870369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210479423.0A Pending CN115309574A (zh) 2021-05-06 2022-05-05 电气运行装置和用于消除设备故障的方法

Country Status (4)

Country Link
US (1) US11764788B2 (zh)
EP (1) EP4087136A1 (zh)
CN (1) CN115309574A (zh)
BR (1) BR102022008554A2 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10304237A1 (de) * 2003-01-28 2004-08-12 Siemens Ag Elektrisches Schutzgerät und Verfahren zu seiner Herstellung
US7764081B1 (en) * 2005-08-05 2010-07-27 Xilinx, Inc. Programmable logic device (PLD) with memory refresh based on single event upset (SEU) occurrence to maintain soft error immunity
US7590904B2 (en) * 2006-02-01 2009-09-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Systems and methods for detecting a failure event in a field programmable gate array
JP2017204664A (ja) * 2016-05-09 2017-11-16 株式会社日立製作所 プログラマブルデバイス及び制御装置

Also Published As

Publication number Publication date
BR102022008554A2 (pt) 2022-11-16
US20220360264A1 (en) 2022-11-10
EP4087136A1 (de) 2022-11-09
US11764788B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
RU2469342C1 (ru) Способ и устройство для контроля вторичной цепи измерительного трансформатора в электроэнергетической системе
KR101552852B1 (ko) ３중화 디지털 보호 계전기 및 그 운영 방법
US9638744B2 (en) Integrated circuit device, safety circuit, safety-critical system and method of manufacturing an integrated circuit device
US20150200534A1 (en) Digital protection relay, digital protection relay test device, and digital protection relay test method
RU2603012C2 (ru) Устройство защиты силовых отсеков и способ защиты силовых отсеков
CN109314024B (zh) 用于车辆的配电器和保险系统
CN107070731B (zh) 一种主从仲裁方法及系统
CN108347040B (zh) 智能中间继电器、继电保护装置及系统
CN101925974A (zh) 剩余电流保护开关以及用于执行剩余电流保护开关的自测试的方法
CN104101831A (zh) 继电器故障检测系统
US5374922A (en) Device for determining the state of an apparatus, and in particular the open or closed state of an electrical apparatus by means of auxiliary contacts
US11114889B2 (en) Electronic circuit for redundant supply of an electric load
CN1311604C (zh) 电力发送系统的恢复控制模块、系统及方法
CN101111773A (zh) 检验功率开关装置的第一功率开关的第一输出引线与外部节点之间的电接触和功率开关装置的第二功率开关的第二输出引线与该节点之间的电接触的方法和电路装置
CN111602125B (zh) 电压诊断电路
US5258885A (en) Digital protective relay apparatus
CN115309574A (zh) 电气运行装置和用于消除设备故障的方法
CN114281279B (zh) 一种防误插保护电路、方法和电子设备
CN114878113A (zh) 一种液冷服务器漏液检测装置及检测方法
ES2935693T3 (es) Aislamiento y restablecimiento de fallos monofásicos en una red de distribución de energía
US6615146B1 (en) Failure detection of an isolation device with PFA signal generation in a redundant power supply system
CN113361289B (zh) 拨码开关编码识别处理方法、装置和读码电路
US20180277234A1 (en) Failure prevention of bus monitor
KR101631631B1 (ko) 보호계전기의 고장진단 및 복구방법
US20160274989A1 (en) Electronic device having multiplexed input/output terminals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination