CN115276608A - 一种环形振荡器及其恒定输出共模电压的控制方法 - Google Patents

一种环形振荡器及其恒定输出共模电压的控制方法 Download PDF

Info

Publication number
CN115276608A
CN115276608A CN202211161168.1A CN202211161168A CN115276608A CN 115276608 A CN115276608 A CN 115276608A CN 202211161168 A CN202211161168 A CN 202211161168A CN 115276608 A CN115276608 A CN 115276608A
Authority
CN
China
Prior art keywords
common
mirror image
nmos tube
tube
mode voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211161168.1A
Other languages
English (en)
Inventor
陈志坚
李斌
董超
邹宇
刘雷
龚友涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Qianguan Digital Iot Technology Co ltd
South China University of Technology SCUT
Original Assignee
Hangzhou Qianguan Digital Iot Technology Co ltd
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Qianguan Digital Iot Technology Co ltd, South China University of Technology SCUT filed Critical Hangzhou Qianguan Digital Iot Technology Co ltd
Priority to CN202211161168.1A priority Critical patent/CN115276608A/zh
Publication of CN115276608A publication Critical patent/CN115276608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种环形振荡器及其恒定输出共模电压的控制方法，针对现有技术中调谐过程对输出共模电压的影响而提出本方案。环形振荡器由多个延时单元反相级联构成，还包括共模反馈环路；利用一个与延时单元结构和尺寸均相同的共模电压跟随器获取所述延时单元输出的共模电压，再在负反馈环路中利用运算放大器输入端的虚短作用将所述共模电压恒定控制在参考电压。优点在于，通过引入共模反馈环路，稳定了环形振荡器的共模电压，从而提高了振荡信号的质量。在对振荡器频率进行调谐时，振荡信号的摆幅能够保持恒定，波形也不会发生畸变。

Description

一种环形振荡器及其恒定输出共模电压的控制方法
技术领域
本发明涉及通信集成电路领域，尤其涉及一种环形振荡器及其恒定输出共模电压的控制方法。
背景技术
振荡器是通信集成电路中最重要的模块之一，其作用是为数字电路提供时钟信号或者为模拟电路提供本振信号。随着第五代移动通信的发展，振荡器的性能被提出了更高的要求，例如低功耗、低噪声、小型化等。
环形振荡器结构简单，由多个延时单元反相级联构成，不需要电感器件，因此在通信芯片的基带模块中得到了广泛的应用。环形振荡器在调整振荡频率的过程中，所输出振荡信号的直流分量或共模电压也将发生偏移，常导致信号摆幅减小或波形失真。当偏移量足够大导致环路增益不足时，还可能中止振荡。因此，稳定环形振荡器共模电压的技术至关重要。
发明内容
本发明目的在于提供一种环形振荡器及其恒定输出共模电压的控制方法，以解决上述现有技术存在的问题。
本发明中所述一种环形振荡器，由多个延时单元反相级联构成；
还包括一个共模反馈环路，所述共模反馈环路包括一个共模电压跟随器和一个运算放大器；
所述运算放大器的输出端连接每个延时单元的共模反馈端，反相输入端连接参考电压，同相输入端连接所述共模电压跟随器的电压输出端；
所述共模电压跟随器的结构和尺寸与所述延时单元相同；共模电压跟随器的控制端连接所述运算放大器的输出端，共模输入端连接参考电压，调制端和所述延时单元的调制端共点。
所述的延时单元包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二PMOS管；所述的第一PMOS管源极和第二PMOS管源极共点后连接工作电源；第一PMOS管漏极与第二NMOS管漏极共点后作为正相共模输出端连接下一级延时单元的反相共模输入端；第二PMOS管漏极与第三NMOS管漏极共点后作为反相共模输出端连接下一级延时单元的同相共模输入端；第一PMOS管栅极和第二PMOS管栅极共点后作为共模反馈端连接所述运算放大器的输出端；第二NMOS管栅极作为同相共模输入端；第三NMOS管栅极作为反相共模输入端；第二NMOS管源极和第三NMOS管源极共点后连接第一NMOS管漏极；第一NMOS管源极接地，栅极连接调制电压；
所述的共模电压跟随器包括第一镜像NMOS管、第二镜像NMOS管、第三镜像NMOS管、第一镜像PMOS管和第二镜像PMOS管；所述的第一镜像PMOS管源极和第二镜像PMOS管源极共点后连接工作电源；第一镜像PMOS管漏极、第二镜像NMOS管漏极、第二镜像PMOS管漏极与第三镜像NMOS管漏极共点后作为电压输出端连接所述运算放大器的同相输入端；第一镜像PMOS管栅极和第二镜像PMOS管栅极共点后作为控制端连接所述运算放大器的输出端；第二镜像NMOS管栅极和第三镜像NMOS管栅极共点后连接参考电压；第二镜像NMOS管源极和第三镜像NMOS管源极共点后连接第一镜像NMOS管漏极；第一镜像NMOS管源极接地，栅极连接调制电压；
其中，第一NMOS管、第一镜像NMOS管的尺寸相同，第二NMOS管、第二镜像NMOS管、第三NMOS管、第三镜像NMOS管的尺寸相同，第一PMOS管、第二PMOS管、第一镜像PMOS管、第二镜像PMOS管的尺寸相同。
所述一种环形振荡器集成在一块芯片中，所述共模电压跟随器与其连接的延时单元靠近且版图布局一致。
本发明中所述一种环形振荡器恒定输出共模电压的控制方法，利用一个与延时单元结构和尺寸均相同的共模电压跟随器获取所述延时单元输出的共模电压，再在负反馈环路中利用运算放大器输入端的虚短作用将所述共模电压恒定控制在参考电压；
所述的负反馈环路由运算放大器和共模电压跟随器构成。
本发明中所述一种环形振荡器及其恒定输出共模电压的控制方法，其优点在于，通过引入共模反馈环路，稳定了环形振荡器的共模电压。共模电压跟随器能够跟随延时单元输出的共模电压并转化成单端电压输出。在负反馈环路的作用下，运算放大器将延时单元输出的共模电压锁定至与参考电压相同。稳定了环形振荡器输出的共模电压，从而提高了振荡信号的质量。在对振荡器频率进行调谐时，振荡信号的摆幅能够保持恒定，波形也不会发生畸变。
附图说明
图1是本发明中所述一种环形振荡器的结构示意图。
图2是延时单元共模电压的直流仿真结果图。
图3是本发明中所述一种环形振荡器的交流增益仿真结果图。
图4是本发明中所述一种环形振荡器在调制电压为450mV时的瞬态输出波形仿真结果图。
图5是本发明中所述一种环形振荡器在调制电压为550mV时的瞬态输出波形仿真结果图。
附图标记：
U1-运算放大器；
M11-第一NMOS管、M12-第二NMOS管、M13-第三NMOS管、M14-第一PMOS管、M15-第二PMOS管；
M21-第一镜像NMOS管、M22-第二镜像NMOS管、M23-第三镜像NMOS管、M24-第一镜像PMOS管、M25-第二镜像PMOS管；
Vref-参考电压、Vtune-调谐电压、Vf-单端输出电压。
具体实施方式
如图1所示，本发明中所述一种环形振荡器，由多个延时单元反相级联构成。在本实施例中，由5级延时单元反相级联构成。
还包括一个共模反馈环路，所述共模反馈环路包括一个共模电压跟随器和一个运算放大器U1。
所述运算放大器U1的输出端连接每个延时单元的共模反馈端，相当于每个延时单元的共模反馈端共点连接。所述运算放大器U1的反相输入端连接参考电压。所述运算放大器U1的同相输入端连接所述共模电压跟随器的电压输出端。
所述共模电压跟随器的结构和尺寸与所述延时单元相同。共模电压跟随器的控制端连接所述运算放大器U1的输出端，共模输入端连接参考电压，调制端和所述延时单元的调制端共点。
所述的延时单元包括第一NMOS管M11、第二NMOS管M12、第三NMOS管M13、第一PMOS管M14和第二PMOS管M15。所述的第一PMOS管M14源极和第二PMOS管M15源极共点后连接工作电源。第一PMOS管M14漏极与第二NMOS管M12漏极共点后作为正相共模输出端连接下一级延时单元的反相共模输入端。第二PMOS管M15漏极与第三NMOS管M13漏极共点后作为反相共模输出端连接下一级延时单元的同相共模输入端。第一PMOS管M14栅极和第二PMOS管M15栅极共点后作为共模反馈端连接所述运算放大器U1的输出端。第二NMOS管M12栅极作为同相共模输入端。第三NMOS管M13栅极作为反相共模输入端。第二NMOS管M12源极和第三NMOS管M13源极共点后连接第一NMOS管M11漏极。第一NMOS管M11源极接地，栅极连接调制电压。
所述的共模电压跟随器包括第一镜像NMOS管M21、第二镜像NMOS管M22、第三镜像NMOS管M23、第一镜像PMOS管M24和第二镜像PMOS管M25。所述的第一镜像PMOS管M24源极和第二镜像PMOS管M25源极共点后连接工作电源。第一镜像PMOS管M24漏极、第二镜像NMOS管M22漏极、第二镜像PMOS管M25漏极与第三镜像NMOS管M23漏极共点后作为电压输出端连接所述运算放大器U1的同相输入端。第一镜像PMOS管M24栅极和第二镜像PMOS管M25栅极共点后作为控制端连接所述运算放大器U1的输出端。第二镜像NMOS管M22栅极和第三镜像NMOS管M23栅极共点后连接参考电压。第二镜像NMOS管M22源极和第三镜像NMOS管M23源极共点后连接第一镜像NMOS管M21漏极。第一镜像NMOS管M21源极接地，栅极连接调制电压。
其中，第一NMOS管M11、第一镜像NMOS管M21的尺寸相同，第二NMOS管M12、第二镜像NMOS管M22、第三NMOS管M13、第三镜像NMOS管M23的尺寸相同，第一PMOS管M14、第二PMOS管M15、第一镜像PMOS管M24、第二镜像PMOS管M25的尺寸相同。
所述一种环形振荡器集成在一块芯片中，为了提高共模电压跟随器的跟随准确性，所述共模电压跟随器与其连接的延时单元靠近且版图布局一致。
本发明中所述一种环形振荡器的工作原理在于：由于第一镜像PMOS管M24、第二镜像PMOS管M25的栅极与第一PMOS管M14、第二PMOS管M15的栅极短接，第一镜像NMOS管M21的栅极与第一NMOS管M11的栅极短接。因此共模电压跟随器能够产生一个大小与延时单元共模电压Vcm完全相同的单端输出电压Vf，即能够跟随延时单元的共模电压，以便于运算放大器U1采集。运算放大器U1的反相输入端接参考电压Vref，同相输入端采集单端输出电压Vf，经比较后，运算放大器U1将输出信号反馈至第一镜像PMOS管M24、第二镜像PMOS管M25、第一PMOS管M14、第二PMOS管M15的栅极。在负反馈环路的作用下，根据运算放大器U1的“虚短”效应，共模电压跟随器输出的单端电压将Vf被固定至与参考电压相同。因此有如下关系：Vref=Vf=Vcm。只要参考电压不发生改变，延时单元输出的共模电压就是恒定的。Vtune是环形振荡器的调谐电压，用于改变环形振荡器的振荡频率。
进一步优化：为了提高共模电压跟随器的跟随准确性，该模块需要尽可能靠近振荡器的延时单元，版图布局需要与延时单元一致，其中第二镜像NMOS管M22与第三镜像NMOS管M23，第一镜像PMOS管M24与第二镜像PMOS管M25需要进行晶体管配对。
本发明中所述一种环形振荡器的电学性能仿真结果如下。
直流仿真：将Vtune设置成直流电压，并从0V扫描至电源电压，然后检测延时单元共模电压的变化情况。当Vtune大于某个值使负反馈环路启动时，延时单元的共模电压将不随Vtune发生变化，而取决于参考电压Vref，仿真结果如图2所示。
交流仿真：将Vtune设置成交流电压，仿真从Vtune到延时单元输出共模电压Vcm之间的交流增益，并进行频率扫描。该增益表征在Vtune端口输入交流信号的情况下，延时单元输出共模电压的稳定程度，增益越低，延时单元共模电压越稳定，仿真结果如图3所示。
瞬态仿真：分别设置Vtune=450MV和550MV，对环形振荡器进行瞬态仿真，提取所输出的差分振荡信号波形，如图4和图5所示。在引入共模反馈电路后，当Vtune改变时，振荡信号的摆幅未发生明显变化，波形也未发生畸变。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (4)

1.一种环形振荡器，由多个延时单元反相级联构成；
其特征在于，
还包括一个共模反馈环路，所述共模反馈环路包括一个共模电压跟随器和一个运算放大器（U1）；
所述运算放大器（U1）的输出端连接每个延时单元的共模反馈端，反相输入端连接参考电压，同相输入端连接所述共模电压跟随器的电压输出端；
所述共模电压跟随器的结构和尺寸与所述延时单元相同；共模电压跟随器的控制端连接所述运算放大器（U1）的输出端，共模输入端连接参考电压，调制端和所述延时单元的调制端共点。
2.根据权利要求1所述一种环形振荡器，其特征在于，所述的延时单元包括第一NMOS管（M11）、第二NMOS管（M12）、第三NMOS管（M13）、第一PMOS管（M14）和第二PMOS管（M15）；所述的第一PMOS管（M14）源极和第二PMOS管（M15）源极共点后连接工作电源；第一PMOS管（M14）漏极与第二NMOS管（M12）漏极共点后作为正相共模输出端连接下一级延时单元的反相共模输入端；第二PMOS管（M15）漏极与第三NMOS管（M13）漏极共点后作为反相共模输出端连接下一级延时单元的同相共模输入端；第一PMOS管（M14）栅极和第二PMOS管（M15）栅极共点后作为共模反馈端连接所述运算放大器（U1）的输出端；第二NMOS管（M12）栅极作为同相共模输入端；第三NMOS管（M13）栅极作为反相共模输入端；第二NMOS管（M12）源极和第三NMOS管（M13）源极共点后连接第一NMOS管（M11）漏极；第一NMOS管（M11）源极接地，栅极连接调制电压；
所述的共模电压跟随器包括第一镜像NMOS管（M21）、第二镜像NMOS管（M22）、第三镜像NMOS管（M23）、第一镜像PMOS管（M24）和第二镜像PMOS管（M25）；所述的第一镜像PMOS管（M24）源极和第二镜像PMOS管（M25）源极共点后连接工作电源；第一镜像PMOS管（M24）漏极、第二镜像NMOS管（M22）漏极、第二镜像PMOS管（M25）漏极与第三镜像NMOS管（M23）漏极共点后作为电压输出端连接所述运算放大器（U1）的同相输入端；第一镜像PMOS管（M24）栅极和第二镜像PMOS管（M25）栅极共点后作为控制端连接所述运算放大器（U1）的输出端；第二镜像NMOS管（M22）栅极和第三镜像NMOS管（M23）栅极共点后连接参考电压；第二镜像NMOS管（M22）源极和第三镜像NMOS管（M23）源极共点后连接第一镜像NMOS管（M21）漏极；第一镜像NMOS管（M21）源极接地，栅极连接调制电压；
其中，第一NMOS管（M11）、第一镜像NMOS管（M21）的尺寸相同，第二NMOS管（M12）、第二镜像NMOS管（M22）、第三NMOS管（M13）、第三镜像NMOS管（M23）的尺寸相同，第一PMOS管（M14）、第二PMOS管（M15）、第一镜像PMOS管（M24）、第二镜像PMOS管（M25）的尺寸相同。
3.根据权利要求1所述一种环形振荡器，其特征在于，集成在一块芯片中，所述共模电压跟随器与其连接的延时单元靠近且版图布局一致。
4.一种环形振荡器恒定输出共模电压的控制方法，其特征在于，利用一个与延时单元结构和尺寸均相同的共模电压跟随器获取所有延时单元输出的共模电压，再在负反馈环路中利用运算放大器（U1）输入端的虚短作用将所述共模电压恒定控制在参考电压；
所述的负反馈环路由运算放大器（U1）和共模电压跟随器构成。
CN202211161168.1A 2022-09-23 2022-09-23 一种环形振荡器及其恒定输出共模电压的控制方法 Pending CN115276608A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211161168.1A CN115276608A (zh) 2022-09-23 2022-09-23 一种环形振荡器及其恒定输出共模电压的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211161168.1A CN115276608A (zh) 2022-09-23 2022-09-23 一种环形振荡器及其恒定输出共模电压的控制方法

Publications (1)

Publication Number Publication Date
CN115276608A true CN115276608A (zh) 2022-11-01

Family

ID=83756726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211161168.1A Pending CN115276608A (zh) 2022-09-23 2022-09-23 一种环形振荡器及其恒定输出共模电压的控制方法

Country Status (1)

Country Link
CN (1) CN115276608A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323738B1 (en) * 1999-06-30 2001-11-27 Kabushiki Kaisha Toshiba Voltage-controlled ring oscillator with level converting and amplitude control circuits
CN1787378A (zh) * 2005-11-24 2006-06-14 威盛电子股份有限公司 压控震荡器的相关方法与技术
CN101572539A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 一种用于高速窄带压控振荡器(vco)的偏置电压产生电路
US20130106515A1 (en) * 2011-10-26 2013-05-02 Realtek Semiconductor Corp. Method and apparatus of common mode compensation for voltage controlled delay circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323738B1 (en) * 1999-06-30 2001-11-27 Kabushiki Kaisha Toshiba Voltage-controlled ring oscillator with level converting and amplitude control circuits
CN1787378A (zh) * 2005-11-24 2006-06-14 威盛电子股份有限公司 压控震荡器的相关方法与技术
CN101572539A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 一种用于高速窄带压控振荡器(vco)的偏置电压产生电路
US20130106515A1 (en) * 2011-10-26 2013-05-02 Realtek Semiconductor Corp. Method and apparatus of common mode compensation for voltage controlled delay circuits

Similar Documents

Publication Publication Date Title
Annema Analog circuit performance and process scaling
CN104184452A (zh) 数据转换装置、数字传送装置与数字转换方法
CN102545806B (zh) 差动放大器
CN109995363B (zh) 一种自偏置结构的环形压控振荡器
CN114006615B (zh) 一种快速起振的晶振电路及控制方法
CN114826273A (zh) 一种基于双比较器控制的电流频率转换电路和方法
CN117214514A (zh) 过零检测电路
CN109672408A (zh) 一种低功耗快速起振可编程的晶体振荡器电路
US20080157841A1 (en) Self-correcting buffer
CN115118237A (zh) 全差分运算放大器和全差分运算放大器电路
CN117310253A (zh) 一种宽范围高精度电流检测电路及其检测方法
CN115276608A (zh) 一种环形振荡器及其恒定输出共模电压的控制方法
CN110190835B (zh) 一种零失调比较器电路
US8274320B2 (en) Signal processing circuit with improved linearity
CN217484784U (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN105425008A (zh) 物联网高灵敏度磁性传感器采样电路
CN216490450U (zh) 一种快速起振的晶振电路
CN211063592U (zh) 一种用于SoC芯片的射频开关偏置电路
CN115664384A (zh) 施密特触发器、芯片及电子设备
CN114337548A (zh) 晶体振荡电路、集成电路及电子设备
CN112436812A (zh) 一种用于运算放大器的动态尾电流源偏置电路
CN111030613A (zh) 射频信号处理电路和射频前端单元
CN217427991U (zh) 电压转换器电路及射频开关
CN112511134B (zh) 一种校正高占空比的时钟信号电路
CN220139525U (zh) 一种基于电流模式的解调电路、隔离芯片及隔离器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20221101