CN115237482B - 一种基于risc-v的soc开工启动方法 - Google Patents
一种基于risc-v的soc开工启动方法Info
- Publication number
- CN115237482B CN115237482B CN202210966944.9A CN202210966944A CN115237482B CN 115237482 B CN115237482 B CN 115237482B CN 202210966944 A CN202210966944 A CN 202210966944A CN 115237482 B CN115237482 B CN 115237482B
- Authority
- CN
- China
- Prior art keywords
- program
- itim
- fsbl
- ddr
- spi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本发明涉及微电子技术领域，具体涉及一种基于RISC‑V的SOC开工启动方法，包括以下步骤：通过设置芯片引脚电平设置启动模式；将ZSBL程序存储于BootRom中，芯片上电复位后执行ZSBL程序；ZSBL程序执行打通SPI控制器，并根据启动模式，从SPI SD Card或SPI FLASH将FSBL程序搬运至ITIM；跳转至ITIM执行FSBL程序；FSBL程序执行配置PLL升频、撤销DDR控制器复位并进行DDR存控训练，而后将BBL及OS搬运至DDR中；跳转至DDR中的BBL程序及OS程序，即完成系统的启动。本发明的有益效果包括：借助ITIM进行开工启动流程，提高SOC开工启动的效率。
Description
技术领域
本发明涉及微电子技术领域，具体涉及一种基于RISC-V的SOC开工启动方法。
背景技术
目前应用较为广泛的SOC上电流程可以从两个不同的地址进行执行程序，分别为：外部Flash开始执行和从内部ROM开始执行。可以通过芯片引脚的值选择不同的上电地址。从外部Flash开始执行时，软件设置上电启动引导程序，将Flash中代码和数据搬运到ITCM和DTCM中，然后跳转到ITCM中开始执行。从ROM开始执行时，在ROM中存放固定代码，其直接跳转至ITCM中继续执行。从内部ROM，继而从ITCM开始执行的方式，只有在调试阶段，由调试器初始化ITCM，才有意义。否则由于ITCM中没有初始化程序，将无法正常执行。由上可见，使用ITCM和DTCM作为指令存储器和数据存储器，但本身没有Cache和DDR，所以没有充分发挥TCM与Cache切换的分时复用优势。除此之外，只支持Flash和ROM两种开工启动模式。另一种SOC启动流程包括：上电复位后PC指向Reset Vector ROM用来确定哪种开工启动模式；ZSBL：根据引脚选择将FSBL从哪里搬运到L2 LIM；FSBL：配置PLL进行升频；配置DDR PLL，PHY和控制器；下载BBL到DDR Memory中；使能L2 LIM配置成L2 Cache模式；跳转到DDRMemory执行BBL。由上可见，虽然其使用L2 Cache复用为LIM当作开工启动的Memory，提高了开工启动的效率。但目前在多数单核SOC中，并没有使用L2 Cache，因此其方案不能在较广泛的SOC上使用。因此有必要研究SOC开工启动的技术，以提高SOC开工启动的效率，并尽可能提供更为丰富的启动模式。
申请人经过检索，发现如中国专利CN102467472A，为与本申请最为接近的现有技术。其公开日为2012年5月23日，公开了一种SOC芯片的BOOT启动装置，包括：存储器接口模块，设有存储器总线接口，用于与外部存储器连接；DMA总线接口模块，设有DMA总线接口，用于将外部存储器中的数据搬运到目标地址对应的存储空间；BOOT处理模块，分别与存储器接口模块和DMA总线接口模块相连，用于通过存储器接口模块向外部存储器发送数据读写命令，并将外部存储器传输的数据转换为与DMA总线接口模块适配的数据；参数配置模块，用于配置DMA总线接口模块、存储器接口模块和BOOT处理模块的参数。其通过增设硬件的方式提高SOC的启动效率，引入了新的硬件，提高了SOC的成本，仍然不能解决目前SOC启动效率低的问题。
发明内容
本发明所要解决的技术问题：目前缺乏适合常用SOC的高效率开工启动方案的技术问题。提出了一种基于RISC-V的SOC开工启动方法，能够提高支持RISC-V架构的SOC的开工启动效率。
解决上述技术问题，本发明采用如下技术方案：一种基于RISC-V的SOC开工启动方法，包括以下步骤：
通过设置芯片引脚电平设置启动模式，所述启动模式包括维护开工启动模式和自引导开工启动模式，在所述维护开工启动模式下FSBL程序、BBL程序及OS程序存储于SPI SDCard，在所述自引导开工启动模式下FSBL程序、BBL程序及OS程序存储于SPI FLASH；
将ZSBL程序存储于BootRom中，芯片上电复位后从BootRom执行ZSBL程序；
所述ZSBL程序执行打通SPI控制器，并根据启动模式，从SPI SD Card或SPI FLASH中，将FSBL程序搬运至ITIM；
所述ZSBL程序执行完毕后，跳转至ITIM执行FSBL程序；
所述FSBL程序执行配置PLL升频、撤销DDR控制器复位并进行DDR存控训练，而后将BBL及OS从SPI SD Card或SPI FLASH中搬运至DDR中；
所述FSBL程序执行完毕后，跳转至DDR中的BBL程序及OS程序，即完成系统的启动。
作为优选，从BootRom执行ZSBL程序的方法包括：
芯片上电复位后核心PC指向Modelsel ROM的MSEL寄存器并取值，根据MSEL寄存器的值进行跳转，Modelsel ROM的MSEL寄存器的值由芯片引脚确定；
MSEL寄存器的值为00B时，以Debug方式启动，PC跳转到debugger模块的中断服务程序，MSEL寄存器的值不为00B时，以BootRom方式启动，PC跳转到BootRom中的ZSBL程序。
作为优选，所述ZSBL程序具体执行以下步骤：
根据MSEL寄存器的值选择从SPI FLASH或SPI SD card搬运FSBL程序，若MSEL寄存器的值为01B或者11B，则从SPI FLASH搬运FSBL程序至ITIM，若MSEL寄存器的值为10B，则从SPI SD card搬运FSBL程序至ITIM；
将PC跳转至FSBL程序在ITIM的起始地址，完成ZSBL程序的执行。
作为优选，配置ITIM的方法包括：
将ICache配置为ITIM模式，具体包括：
在ICache中开辟ITIM条目，最后一行ITIM条目用于退出ITIM模式；
芯片上电复位后，向ITIM条目写操作时，直接申请ITIM的空条目使用，当写至最后一行ITIM条目时，退出ITIM模式。
作为优选，将FSBL程序搬运至ITIM的方法包括：
向ITIM的行地址写操作即同时获得了ITIM空间的分配；
依次读取FSBL程序段，并从ITIM的第0行地址开始依次写操作；
全部FSBL程序被写入到ITIM后，向下一行ITIM地址写0表示释放ITIM空间并退出ITIM模式。
核心执行完FSBL程序将读取到最后一行ITIM地址的0，随后释放ITIM空间并退出ITIM模式。
作为优选，所述FSBL程序具体执行以下步骤：
配置PLL参数，所述PLL参数存储在SCU部件中，并使能升频；
查询PLL锁定后，切换核心至目标频率；
撤销设备复位，撤销DDR的复位；
进行DDR的存控训练；
将BBL程序及OS程序从SPI FLASH或SPI SD card加载到DDR中，并以DDR的0x8000_0000地址为起始地址；
PC跳转至0x8000_0000执行BBL程序和OS程序，完成系统启动。
作为优选，所述PLL包括Core PLL和DDR PLL，查询Core PLL和DDR PLL均锁定后，切换核心至目标频率。
本发明的有益效果包括：借助ITIM进行开工启动流程，提高SOC开工启动的效率；对SOC硬件要求低，适用更广泛的SOC的开工启动；提供了多种开工启动模式，方便对SOC的不同用途的开工启动。
本发明的其他特点和优点将会在下面的具体实施方式、附图中详细的揭露。
附图说明
下面结合附图对本发明做进一步的说明：
图1为本发明实施例基于RISC-V的SOC开工启动方法流程示意图。
图2为本发明实施例从BootRom执行ZSBL程序方法流程示意图。
图3为本发明实施例ZSBL程序执行方法流程示意图。
图4为本发明实施例配置ITIM方法流程示意图。
图5为本发明实施例将FSBL程序搬运至ITIM方法流程示意图。
图6为本发明实施例FSBL程序执行方法流程示意图。
具体实施方式
下面结合本发明实施例的附图对本发明实施例的技术方案进行解释和说明，但下述实施例仅为本发明的优选实施例，并非全部。基于实施方式中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得其他实施例，都属于本发明的保护范围。
在下文描述中，出现诸如术语“内”、“外”、“上”、“下”、“左”、“右”等指示方位或者位置关系仅是为了方便描述实施例和简化描述，而不是指示或暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
名词解释：ZSBL(Zero Stage Bootloader)，初始阶段加载程序。FSBL(firststage boot loader)，第一阶段加载程序。SOC(system on chip)，系统级芯片。RISC-V是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC。RISC(Reduced Instruction Set Computer RISC)精简指令集计算机。ITIM(InstructionTightly Integrated Memory)指令紧耦合内存，iCache(Instruction Cache)，指令高速缓存。PLL(Phase-Locked Loops)，锁相环或者倍频器。OS(Operating System)操作系统。BBL(bios boot loader)第二阶段引导程序。
一种基于RISC-V的SOC开工启动方法，请参阅附图1，包括以下步骤：
步骤A01)通过设置芯片引脚电平设置启动模式，启动模式包括维护开工启动模式和自引导开工启动模式，在维护开工启动模式下FSBL程序、BBL程序及OS程序存储于SPI SDCard，在自引导开工启动模式下FSBL程序、BBL程序及OS程序存储于SPI FLASH；
步骤A02)将ZSBL程序存储于BootRom中，芯片上电复位后从BootRom执行ZSBL程序；
步骤A03)ZSBL程序执行打通SPI控制器，并根据启动模式，从SPI SD Card或SPIFLASH中，将FSBL程序搬运至ITIM；
步骤A04)ZSBL程序执行完毕后，跳转至ITIM执行FSBL程序；
步骤A05)FSBL程序执行配置PLL升频、撤销DDR控制器复位并进行DDR存控训练，而后将BBL及OS从SPI SD Card或SPI FLASH中搬运至DDR中；
步骤A06)FSBL程序执行完毕后，跳转至DDR中的BBL程序及OS程序，即完成系统的启动。采用ITIM模式的存储空间，能够提高开工启动的效率。
请参阅附图2，从BootRom执行ZSBL程序的方法包括：
步骤B01)芯片上电复位后核心PC指向Modelsel ROM的MSEL寄存器并取值，根据MSEL寄存器的值进行跳转，Modelsel ROM的MSEL寄存器的值由芯片引脚确定；
步骤B02)MSEL寄存器的值为00B时，以Debug方式启动，PC跳转到debugger模块的中断服务程序，MSEL寄存器的值不为00B时，以BootRom方式启动，PC跳转到BootRom中的ZSBL程序。上电复位后，核心、S_Bus、Modelsel ROM等工作在外部晶振50Mhz下。核心的PC指向0x1004取值，PC根据MSEL[1:0]进行跳转，Modelsel ROM的内容如表1所示。其中0x1004即为MSEL寄存器地址。
表1 Modelsel ROM内容
| Address | Contents |
| 0x1000 | The MSEL pin state |
| 0x1004 | auipc t0,0 |
| 0x1008 | lw t1,-4(t0) |
| 0x100c | slli t1,t1,0x3 |
| 0x1010 | add t0，t0，t1 |
| 0x1014 | lw t0,252(t0) |
| 0x1018 | jr,t0 |
根据MSEL[1:0]选择Debug方式启动还是Boot Rom方式启动。如表2所示，记载了MSEL寄存器内容与启动方式映射表，按照MSEL寄存器内容完成相应的启动方式。MSEL寄存器存储两个位的数据。
表2 MSEL寄存器内容与启动方式映射表
请参阅附图3，ZSBL程序具体执行以下步骤：
步骤C01)根据MSEL寄存器的值选择从SPI FLASH或SPI SD card搬运FSBL程序，如表3所示，若MSEL寄存器的值为01B或者11B，则从SPI FLASH搬运FSBL程序至ITIM，若MSEL寄存器的值为10B，则从SPI SD card搬运FSBL程序至ITIM；
步骤C02)将PC跳转至FSBL程序在ITIM的起始地址，完成ZSBL程序的执行。
表3 MSEL寄存器内容与FSBL程序存储位置映射表
| MSEL | FSBL位置 |
| 01 | SPI FLASH |
| 10 | SPI SD card |
| 11 | SPI FLASH |
请参阅附图4，配置ITIM的方法包括：
将ICache配置为ITIM模式，具体包括：
步骤D01)在ICache中开辟ITIM条目，最后一行ITIM条目用于退出ITIM模式；
步骤D02)芯片上电复位后，向ITIM条目写操作时，直接申请ITIM的空条目使用，当写至最后一行ITIM条目时，退出ITIM模式。
请参阅附图5，将FSBL程序搬运至ITIM的方法包括：
步骤E01)向ITIM的行地址写操作即同时获得了ITIM空间的分配；
步骤E02)依次读取FSBL程序段，并从ITIM的第0行地址开始依次写操作；
步骤E03)全部FSBL程序被写入到ITIM后，向下一行ITIM地址写0表示释放ITIM空间并退出ITIM模式。
核心执行完FSBL程序将读取到最后一行ITIM地址的0，随后释放ITIM空间并退出ITIM模式。
请参阅附图6，FSBL程序具体执行以下步骤：
步骤F01)配置PLL参数，PLL参数存储在SCU部件中，并使能升频；
步骤F02)查询PLL锁定后，切换核心至目标频率；
步骤F03)撤销设备复位，撤销DDR的复位；
步骤F04)进行DDR的存控训练；
步骤F05)将BBL程序及OS程序从SPI FLASH或SPI SD card加载到DDR中，并以DDR的0x8000_0000地址为起始地址；
步骤F06)PC跳转至0x8000_0000执行BBL程序和OS程序，完成系统启动。
PLL包括Core PLL和DDR PLL，查询Core PLL和DDR PLL均锁定后，切换核心至目标频率。
本实施例的有益效果包括：借助ITIM进行开工启动流程，提高SOC开工启动的效率；对SOC硬件要求低，适用更广泛的SOC的开工启动；提供了多种开工启动模式，方便对SOC的不同用途的开工启动。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，熟悉该本领域的技术人员应该明白本发明包括但不限于附图和上面具体实施方式中描述的内容。任何不偏离本发明的功能和结构原理的修改都将包括在权利要求书的范围中。
Claims (7)
1.一种基于RISC-V的SOC开工启动方法，其特征在于，
包括以下步骤：
通过设置芯片引脚电平设置启动模式，所述启动模式包括维护开工启动模式和自引导开工启动模式，在所述维护开工启动模式下FSBL程序、BBL程序及OS程序存储于SPI SDCard，在所述自引导开工启动模式下FSBL程序、BBL程序及OS程序存储于SPI FLASH；
将ZSBL程序存储于BootRom中，芯片上电复位后从BootRom执行ZSBL程序；
所述ZSBL程序执行打通SPI控制器，并根据启动模式，从SPI SD Card或SPI FLASH中，将FSBL程序搬运至ITIM；
所述ZSBL程序执行完毕后，跳转至ITIM执行FSBL程序；
所述FSBL程序执行配置PLL升频、撤销DDR控制器复位并进行DDR存控训练，而后将BBL及OS从SPI SD Card或SPI FLASH中搬运至DDR中；
所述FSBL程序执行完毕后，跳转至DDR中的BBL程序及OS程序，即完成系统的启动。
2.根据权利要求1所述的一种基于RISC-V的SOC开工启动方法，其特征在于，
从BootRom执行ZSBL程序的方法包括：
芯片上电复位后核心PC指向Modelsel ROM的MSEL寄存器并取值，根据MSEL寄存器的值进行跳转，Modelsel ROM的MSEL寄存器的值由芯片引脚确定；
MSEL寄存器的值为00B时，以Debug方式启动，PC跳转到debugger模块的中断服务程序，MSEL寄存器的值不为00B时，以BootRom方式启动，PC跳转到BootRom中的ZSBL程序。
3.根据权利要求2所述的一种基于RISC-V的SOC开工启动方法，其特征在于，
所述ZSBL程序具体执行以下步骤：
根据MSEL寄存器的值选择从SPI FLASH或SPI SD card搬运FSBL程序，若MSEL寄存器的值为01B或者11B，则从SPI FLASH搬运FSBL程序至ITIM，若MSEL寄存器的值为10B，则从SPISD card搬运FSBL程序至ITIM；
将PC跳转至FSBL程序在ITIM的起始地址，完成ZSBL程序的执行。
4.根据权利要求1至3任一项所述的一种基于RISC-V的SOC开工启动方法，其特征在于，配置ITIM的方法包括：
将ICache配置为ITIM模式，具体包括：
在ICache中开辟ITIM条目，最后一行ITIM条目用于退出ITIM模式；
芯片上电复位后，向ITIM条目写操作时，直接申请ITIM的空条目使用，当写至最后一行ITIM条目时，退出ITIM模式。
5.根据权利要求4所述的一种基于RISC-V的SOC开工启动方法，其特征在于，
将FSBL程序搬运至ITIM的方法包括：
向ITIM的行地址写操作即同时获得了ITIM空间的分配；
依次读取FSBL程序段，并从ITIM的第0行地址开始依次写操作；
全部FSBL程序被写入到ITIM后，向下一行ITIM地址写0表示释放ITIM空间并退出ITIM模式。
6.根据权利要求1至3任一项所述的一种基于RISC-V的SOC开工启动方法，其特征在于，所述FSBL程序具体执行以下步骤：
配置PLL参数，所述PLL参数存储在SCU部件中，并使能升频；
查询PLL锁定后，切换核心至目标频率；
撤销设备复位，撤销DDR的复位；
进行DDR的存控训练；
将BBL程序及OS程序从SPI FLASH或SPI SD card加载到DDR中，并以DDR的0x8000_0000地址为起始地址；
PC跳转至0x8000_0000执行BBL程序和OS程序，完成系统启动。
7.根据权利要求1至3任一项所述的一种基于RISC-V的SOC开工启动方法，其特征在于，所述PLL包括Core PLL和DDR PLL，查询Core PLL和DDR PLL均锁定后，切换核心至目标频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210966944.9A CN115237482B (zh) | 2022-08-11 | 2022-08-11 | 一种基于risc-v的soc开工启动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210966944.9A CN115237482B (zh) | 2022-08-11 | 2022-08-11 | 一种基于risc-v的soc开工启动方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115237482A CN115237482A (zh) | 2022-10-25 |
| CN115237482B true CN115237482B (zh) | 2025-08-15 |
Family
ID=83679772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210966944.9A Active CN115237482B (zh) | 2022-08-11 | 2022-08-11 | 一种基于risc-v的soc开工启动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115237482B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115686974A (zh) * | 2022-11-16 | 2023-02-03 | 无锡先进技术研究院 | 以片内安全验证模块为基础的jtag接口安全管理模块及方法 |
| CN118276985B (zh) * | 2024-06-04 | 2024-08-06 | 山东浪潮科学研究院有限公司 | Risc-v芯片启动方法、设备及介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108279935A (zh) * | 2016-12-30 | 2018-07-13 | 北京中科晶上科技股份有限公司 | 一种针对片上系统的操作系统启动引导方法 |
| CN111008101A (zh) * | 2019-10-18 | 2020-04-14 | 苏州浪潮智能科技有限公司 | 一种risc-v处理器系统的调试验证平台及测试方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112631663B (zh) * | 2020-12-24 | 2024-07-23 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于ARMv7 SoC的一体化映像引导启动方法 |
-
2022
- 2022-08-11 CN CN202210966944.9A patent/CN115237482B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108279935A (zh) * | 2016-12-30 | 2018-07-13 | 北京中科晶上科技股份有限公司 | 一种针对片上系统的操作系统启动引导方法 |
| CN111008101A (zh) * | 2019-10-18 | 2020-04-14 | 苏州浪潮智能科技有限公司 | 一种risc-v处理器系统的调试验证平台及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115237482A (zh) | 2022-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7039776B2 (en) | Patch memory system for a ROM-based processor | |
| US7296143B2 (en) | Method and system for loading processor boot code from serial flash memory | |
| US9189248B2 (en) | Specialized boot path for speeding up resume from sleep state | |
| US20070180223A1 (en) | Computer system and method of booting the system | |
| TWI710952B (zh) | 韌體更新方法及電腦系統 | |
| US20090113196A1 (en) | Method and systems for advanced reprogrammable boot codes and in-application programming of embedded microprocessor systems | |
| CN101930373B (zh) | 一种片上系统启动的方法和装置 | |
| CN115237482B (zh) | 一种基于risc-v的soc开工启动方法 | |
| WO2011116621A1 (zh) | 电子设备、可配置的部件及其配置信息存储方法 | |
| US12287686B2 (en) | Power management circuit, chip and upgrade method therefor, and server | |
| US8301858B2 (en) | Control device | |
| US20110055540A1 (en) | Pre-Boot Loader for Reducing System Boot Time | |
| US20120254831A1 (en) | Supporting hardware configuration changes in a uefi firmware component | |
| US20130103935A1 (en) | Method and system for programmable power state change in a system-on-a-chip device | |
| US20030126424A1 (en) | Method and apparatus for booting a microprocessor | |
| CN118312226A (zh) | 一种基于riscv服务器cpu的uefi固件启动方法及系统 | |
| KR101197152B1 (ko) | 전자장치와 이를 포함하는 전자장치 시스템 및 그 제어방법 | |
| CN112905395B (zh) | 一种面向异构多核/众核微处理器的自纠错启动系统 | |
| JP2020030812A (ja) | 更新されたファームウェアコードの検索 | |
| CN101739272A (zh) | 一种电子装置、一种基本输入输出系统的启动方法和系统 | |
| US7114064B2 (en) | System and method for accessing an advanced configuration and power interface (ACPI) namespace nodal tree | |
| CN101101559A (zh) | 使用双Bootrom启动引导CPU的工程应用方法和装置 | |
| US7519802B2 (en) | System and method for configuring a computer system | |
| US20080256348A1 (en) | Method for configuration of a processing unit | |
| CN118897699A (zh) | 一种基于符号表动态执行的芯片启动固件装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |