CN115201620A - 可靠性检测方法及装置 - Google Patents

可靠性检测方法及装置 Download PDF

Info

Publication number
CN115201620A
CN115201620A CN202211049774.4A CN202211049774A CN115201620A CN 115201620 A CN115201620 A CN 115201620A CN 202211049774 A CN202211049774 A CN 202211049774A CN 115201620 A CN115201620 A CN 115201620A
Authority
CN
China
Prior art keywords
detected
voltage
semiconductor structure
semiconductor
semiconductor structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211049774.4A
Other languages
English (en)
Inventor
蒋昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202211049774.4A priority Critical patent/CN115201620A/zh
Publication of CN115201620A publication Critical patent/CN115201620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/003—Environmental or reliability tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/013—Testing passive components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/013—Testing passive components
    • G01R31/016—Testing of capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供的一种可靠性检测方法及装置中，由于同时给所有待检测半导体结构同时施加持续增大的第一电压，总电流发生突变时，说明至少一个待检测半导体结构被击穿；之后对每个待检测半导体结构施加固定的第二电压并检测流经每个待检测半导体结构的子电流，并根据该子电流的大小挑出击穿的待检测半导体结构，并对剩下的待检测半导体结构重复进行上述检测直至所有所述待检测半导体结构均被击穿完成所有检测。如此，可只采用一个所述供电设备和一个电流检测设备进行检测，节省了成本且减小了检测设备的体积。

Description

可靠性检测方法及装置
技术领域
本发明涉及半导体技术领域，特别涉及一种可靠性检测方法及装置。
背景技术
并行TDDB(Parallel Time Dependent Dielectric Breakdown Test)是一种广泛应用于现有半导体技术领域的可靠性检测方法。相比于传统TDDB检测，并行TDDB检测可以在同一时间检测多个电容结构样品，具有高效快速的优点。
传统的并行TDDB检测，一般是用SMU(Source Measurement Unit)作为检测机台，通过SMU给电容组件长时间施加高电压直到电介质发生击穿从而记录失效时间TBD(Timeto Breakdown)，以此判断样品的品质。
如果需要对多个样品进行检测，则同时需要多个SMU检测机台。但SMU造价昂贵，现有技术中的并行TDDB检测机台相比于单个TDDB检测机台价格要高上很多，且检测样品数也受限于已有机台的SMU数量。这将导致在采用现有技术的并行TDDB检测设备进行检测时，成本高昂且占用大量空间。
发明内容
本发明的目的在于提供一种可靠性检测方法及装置，以解决现有技术中检测成本高昂，检测结构占用空间大的问题。
为解决上述问题，本发明公开一种可靠性检测方法，包括：
第一步骤：将多个待检测半导体结构并联，并对所有所述待检测半导体结构同时施加持续增大的第一电压，并检测流经所有所述待检测半导体结构的总电流，直至所述总电流按照第一预设条件发生突变；
第二步骤：对每个所述待检测半导体结构单独施加固定的第二电压，并检测流经每个所述待检测半导体结构的子电流，并将满足第二预设条件的所述子电流对应的所述待检测半导体结构标记为已测半导体结构；
剔除所述已测半导体结构，并对剩余的所述待检测半导体结构重复执行上述第一步骤到第二步骤直至所有所述待检测半导体结构均被标记为已测半导体结构。
可选的，所述第一预设条件为：突变后的所述总电流大于等于突变前的所述总电流的1000倍。
可选的，所述第二预设条件为：流经被标记为所述已测半导体结构的所述子电流大于等于流经未被标记为已测半导体结构的所述子电流的1000倍。
可选的，第N次施加的第二电压小于等于，所述总电流第N次按照第一预设条件发生突变时对应的所述第一电压，其中，N大于等于1。
可选的，第N+1次施加的持续增大的所述第一电压，从所述总电流第N次按照第一预设条件发生突变时对应的所述第一电压开始递增，其中，N大于等于1。
可选的，对每个所述待检测半导体结构施加所述第二电压的时间小于等于1s。
可选的，用于实施如上述任意一项所述的可靠性检测方法，所述可靠性检测装置包括：
供电装置，所述供电装置给并联的多个待检测半导体结构供电，以对所有所述待检测半导体结构同时施加持续增加的第一电压，并可对每个所述待检测半导体结构单独施加固定的第二电压；
电流检测装置，所述电流检测装置在所述供电装置对所有所述待检测半导体结构同时施加持续增大的第一电压时，检测流经所有所述待检测半导体结构的总电流，并在所述供电装置对每个所述待检测半导体结构单独施加固定的第二电压时，检测流经每个所述待检测半导体结构的子电流。
可选的，所述可靠性检测装置还包括多个电控开关，所述电控开关与所述待检测半导体结构一一对应串联。
可选的，所述电控开关包括：继电器。
可选的，所述供电装置和所述电流检测装置集成在同一设备中，所述设备包括：SMU或电压电流计。
本发明提供的一种可靠性检测方法及装置中，由于同时给所有待检测半导体结构同时施加持续增大的第一电压，总电流发生突变时，说明至少一个待检测半导体结构被击穿；之后对每个待检测半导体结构施加固定的第二电压并检测流经每个待检测半导体结构的子电流，并根据该子电流的大小挑出击穿的待检测半导体结构结构，并对剩下的待检测半导体结构重复进行上述检测直至所有所述待检测半导体结构均被击穿完成所有检测。如此，可只采用一个所述供电设备和一个电流检测设备进行检测，节省了成本且减小了设备体积。
附图说明
图1是本发明一实施例中的可靠性检测方法的流程图；
图2是本发明一实施例中的可靠性检测装置对待检测半导体进行检测时的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的可靠性检测方法及装置作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
图1是本发明一实施例中的可靠性检测方法的流程图；图2是本发明一实施例中的可靠性检测装置对待检测半导体进行检测时的结构示意图。如图1和图2所示，本实施例的可靠性检测方法包括。
第一步骤S10：将多个待检测半导体结构4并联，并对所有所述待检测半导体结构4同时施加持续增大的第一电压，并检测流经所有所述待检测半导体结构4的总电流，直至所述总电流按照第一预设条件发生突变。
参图2所示，在本实施例中，所述待检测半导体结构4为N个，即N个待所述的所述待检测半导体结构4例如为：第一待检测半导体结构、第二待检测半导体结构、第三待检测半导体结构等直至第N待检测半导体结构，其中，N大于等于2。将N个所述待检测半导体结构4全部并联后与供电装置1和电流检测装置2电连接。
其中，所述供电装置1给并联的多个所述待检测半导体结构4供电，以对所有所述待检测半导体结构4同时施加持续增加的第一电压。此外，所述电流检测装置2在所述供电装置1对所有所述待检测半导体结构4同时施加持续增加的第一电压时，检测流经所有所述待检测半导体结构4的总电流。在本实施例中，所述供电装置1和所述电流检测装置2为集成在一起的设备，该设备例如为：SMU(有源分路源测量单元)在本实施例中，SMU为可靠性检测装置提供恒定的电流源，并用于检测电流。在其它实施例中，若所述待检测半导体结构4对电流精度要求不高的情况下，还可以将SMU替换为电压电流计。
由于将所有所述待检测半导体结构4全部并联，并且给所有所述的待检测半导体结构4同时施加相同的持续增大的所述第一电压，则当所述第一电压持续增大达到到其中任意一个所述待检测半导体结构4的击穿电压时，该待检测半导体结构1被击穿，流经该被击穿的所述待检测半导体结构4的电流将瞬间增大。如此则使检测到的总电流突变，当检测到总电流突变时，可知其中至少一个所述待检测半导体结构4被击穿。由于待检测的所述待检测半导体结构4被击穿后，该被击穿的所述待检测半导体结构4相当于一个导体，则流经该被击穿的所述待检测半导体结构4的电流突然增大很多倍。在本实施例中，所述第一预设条件为：突变后的所述总电流大于等于突变前的所述总电流的1000倍。即当检测到总电流突然大于突变前的总电流的1000倍以上时，说明至少一个所述待检测半导体结构4被击穿，此时，停止对所有所述待检测半导体结构4施加第一电压，并进入下个步骤。
第二步骤S20：对每个所述待检测半导体结构4单独施加固定的第二电压，并检测流经每个所述待检测半导体结构4的子电流，并将满足第二预设条件的所述子电流对应的所述待检测半导体结构标4记为已测半导体结构。
第三步骤S30，剔除所述已测半导体结构，并对剩余所述待检测半导体结构4重复执行上述第一到第二步骤，直至所有所述待检测半导体结构4均被标记为已测半导体结构。
在本实施例中，由于同时给所有待检测的所述待检测半导体结构4同时施加持续增大的第一电压，当所述总电流按照所述第一预设条件发生突变时，则说明至少一个所述待检测半导体结构4被击穿。此时，停止施加所述第一电压，并对每个所述待检测半导体结构4施加固定的第二电压并检测流经每个所述待检测半导体结构4的子电流，根据所述子电流挑出该击穿的所述待检测半导体结构4，并对剩下的所述待检测半导体结构4重复进行上述检测直至所有所述待检测半导体结构4均被击穿完成所有检测。如此，可只采用一个所述供电设备1和一个电流检测设备2进行检测；在本实施例中，上述两个设备集成设置，例如为SMU，则在本实施例中，通过一个SMU设备即可完成所有样品的检测，节省了成本且减小了设备体积。此外，在本实施例中，所述第二预设条件为：流经被标记为所述已测半导体结构的所述子电流大于等于流经未被标记为已测半导体结构的所述子电流的1000倍。
进一步的，继续参图2所示，在本实施例中，所述供电装置1还可对每个所述待检测半导体结构4单独施加固定的第二电压，以及本实施例的电流检测装置2还在所述供电装置1对每个所述待检测半导体结构4单独施加第二固定电压时，检测流经每个所述待检测半导体结构4的子电流。
此外，本实施例的可靠性检测装置还包括多个电控开关3，所述电控开关3与所述待检测半导体结构4一一对应串联，且均与所述供电装置1和所述电流检测装置2电连接。如此则在闭合所有所述电控开关3时，对所有所述待检测半导体结构4施加相同的持续增大的所述第一电压以进行检测。待总电流以第一预设条件突变后，则将与第一个所述待检测半导体结构4串联的所述电控开关3闭合，其余所有所述电控开关3断开，以对所述第一待检测半导体结构4施加第二电压进行检测，依次类推完成所有检测，在本实施例中，所述电控开关为继电器。
进一步的，第N次施加的第二电压小于等于，所述总电流第N次按照第一预设条件发生突变时对应的所述第一电压，其中N大于等于1。例如当第一次对所有所述待检测半导体结构4施加持续增大的第一电压直至总电流发生突变时，此时则说明至少一个所述待检测半导体结构4被击穿，则该半导体结构4变为导体，则在第一次对每个所述待检测半导体结构4施加固定的所述第二电压，以找出该被击穿的所述待检测半导体结构4时，只需要施加很小的电压将会产生较大的子电流。但为了方便起见该第二电压大小等于总电流按照第一预设条件第一次发生突变时对应的第一电压，如此则不用再调整施加的电压量即可完成检测。第二次施加的第二电压等于所述总电流按照第一预设条件发生突变时对应的第一电压，依次类推，第N次施加的第二电压等于所述总电流按照第一预设条件发生第N次突变时对应的第一电压。
进一步的，第N+1次施加的持续增大的所述第一电压，所述总电流第N次按照第一预设条件发生突变时对应的所述第一电压开始递增，其中，N大于等于1。例如当第一次对所有所述待检测半导体结构4施加持续增大的第一电压直至总电流发生突变时，此时则说明至少一个所述待检测半导体结构4被击穿，停止施加所述第一电压，并对每个所述待检测半导体结构4施加固定的第二电压后挑出被击穿的所述待检测半导体结构4，而未被击穿的所述待检测半导体结构4其被击穿时的电压肯定大于等于，所述总电流第一次按照第一预设条件发生突变时对应的所述第一电压。故在对未被击穿的所述待检测半导体结构4施加持续增大的第一电压时，无需从0开始施加，从第一次施加的持续增大的所述第一电压按照第一预设条件发生突变时所对应的电压开始递增即可，如此能够节省检测时间。
进一步的，对每个所述待检测半导体结构施加所述第二电压的时间小于等于1s。由于单独的对每个待检测半导体结构4进行检测时的时间非常短，一般小于1s，这个时间相对于传统的并行检测时对所述待检测半导体结构4加压的时间可以忽略不计，因此本实施例的可靠性检测方法其使用的总时间相对于传统的并行检测方法来说，时间上几乎相当，因此应用本实施例的可靠性检测设备进行可靠性检测时，不仅节省成本，节省空间，检测时间也未增加。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种可靠性检测方法，其特征在于，包括：
第一步骤：将多个待检测半导体结构并联，并对所有所述待检测半导体结构同时施加持续增大的第一电压，并检测流经所有所述待检测半导体结构的总电流，直至所述总电流按照第一预设条件发生突变；
第二步骤：对每个所述待检测半导体结构单独施加固定的第二电压，并检测流经每个所述待检测半导体结构的子电流，并将满足第二预设条件的所述子电流对应的所述待检测半导体结构标记为已测半导体结构；
剔除所述已测半导体结构，并对剩余的所述待检测半导体结构重复执行上述第一步骤到第二步骤直至所有所述待检测半导体结构均被标记为已测半导体结构。
2.如权利要求1所述的可靠性检测方法，其特征在于，所述第一预设条件为：突变后的所述总电流大于等于突变前的所述总电流的1000倍。
3.如权利要求1所述的可靠性检测方法，其特征在于，所述第二预设条件为：流经被标记为所述已测半导体结构的所述子电流，大于等于流经未被标记为所述已测半导体结构的所述子电流的1000倍。
4.如权利要求1所述的可靠性检测方法，其特征在于，第N次施加的第二电压小于等于，所述总电流第N次按照第一预设条件发生突变时对应的所述第一电压，其中，N大于等于1。
5.如权利要求1所述的可靠性检测方法，其特征在于，第N+1次施加的持续增大的所述第一电压，从所述总电流第N次按照第一预设条件发生突变时对应的所述第一电压开始递增，其中，N大于等于1。
6.如权利要求1所述的可靠性检测方法，其特征在于，对每个所述待检测半导体结构施加所述第二电压的时间小于等于1s。
7.一种可靠性检测装置，其特征在于，用于实施如权利要求1～6任意一项所述的可靠性检测方法，所述可靠性检测装置包括：
供电装置，所述供电装置给并联的多个待检测半导体结构供电，以对所有所述待检测半导体结构同时施加持续增加的第一电压，并可对每个所述待检测半导体结构单独施加固定的第二电压；
电流检测装置，所述电流检测装置在所述供电装置对所有所述待检测半导体结构同时施加持续增大的第一电压时，检测流经所有所述待检测半导体结构的总电流，并在所述供电装置对每个所述待检测半导体结构单独施加固定的第二电压时，检测流经每个所述待检测半导体结构的子电流。
8.如权利要求7所述的可靠性检测装置，其特征在于：还包括多个电控开关，所述电控开关与所述待检测半导体结构一一对应串联。
9.如权利要求8所述的可靠性检测装置，其特征在于：所述电控开关包括：继电器。
10.如权利要求7所述的可靠性检测装置，其特征在于，所述供电装置和所述电流检测装置集成在同一设备中，所述设备包括：SMU或电压电流计。
CN202211049774.4A 2022-08-30 2022-08-30 可靠性检测方法及装置 Pending CN115201620A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211049774.4A CN115201620A (zh) 2022-08-30 2022-08-30 可靠性检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211049774.4A CN115201620A (zh) 2022-08-30 2022-08-30 可靠性检测方法及装置

Publications (1)

Publication Number Publication Date
CN115201620A true CN115201620A (zh) 2022-10-18

Family

ID=83573607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211049774.4A Pending CN115201620A (zh) 2022-08-30 2022-08-30 可靠性检测方法及装置

Country Status (1)

Country Link
CN (1) CN115201620A (zh)

Similar Documents

Publication Publication Date Title
EP1574866B1 (en) Inspection method and inspection equipment
US20060208754A1 (en) Method and apparatus for a reliability testing
WO2009123845A9 (en) Programmable gain trans-impedance amplifier overload recovery circuit
US10444278B2 (en) Testing system and method
CN104597364A (zh) 接触端子的维修方法及检测装置
WO2008041678A1 (fr) Appareil de test de carte et procédé de test de carte
JP2008203077A (ja) 回路検査装置及び回路検査方法
EP1978370B1 (en) Processing tantalum capacitors on assembled PWAs to yield low failure rate
CN112014604A (zh) 一种晶圆测试装置、测试系统及测试方法
CN110857953A (zh) 一种测量通电回路中导体连接点电阻的测试仪及测量方法
CN115201620A (zh) 可靠性检测方法及装置
CN112595999A (zh) 一种用于电容批量老化的电容状态在线测试装置
JP2004177514A (ja) 表示駆動回路
KR101553206B1 (ko) 프로브 카드 검사 시스템 및 프로브 카드의 릴레이 구동 검사 방법
CN116183985A (zh) 用于晶圆测试的探针卡、测试系统及测试方法
JP2007155640A (ja) 集積回路の検査方法と検査装置
US5990698A (en) Test method and apparatus for semiconductor element
KR101471802B1 (ko) 검사 지그의 검사 방법
JP5663943B2 (ja) 試験装置
KR100356578B1 (ko) 발전기 회전자 접지검출기 검사장치
US20240264104A1 (en) Test apparatus and method
CN212459794U (zh) 一种具有通道测试功能的探针卡
JPH07174813A (ja) 素子試験方法
US20230213567A1 (en) Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination