CN114764553A - 设计支持装置、设计支持系统、电气装置、设计支持方法以及存储介质 - Google Patents

Abstract

提供能够更高效地搜索控制值的设计支持装置、设计支持系统、电气装置、设计支持方法以及存储介质。设计支持装置执行第1处理。设计支持装置在第1处理中，针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向第1栅极施加电压的第1定时与向第2栅极施加电压的第2定时的第1时间差的控制值组。设计支持装置在第1处理中，根据与控制值组对应的电信号被输入到半导体元件时的输出结果，计算表示半导体元件的特性的特性值。设计支持装置在第1处理中，根据包括基于特性值的得分与控制值组的1个以上的数据集的历史数据来计算第1函数。设计支持装置使用第1函数来设定新的控制值组。

Description

设计支持装置、设计支持系统、电气装置、设计支持方法以及 存储介质

本申请以日本专利申请2021-004501(申请日2021年1月14日)为基础并从该申请享有优先权。本申请通过参照该申请而包括该申请的全部内容。

技术领域

本发明的实施方式一般涉及设计支持装置、设计支持系统、电气装置、设计支持方法以及存储介质。

背景技术

关于包括多个栅极的半导体元件，需要能够更高效地搜索与栅极有关的控制值的技术。

发明内容

本发明的实施方式提供能够更高效地搜索控制值的设计支持装置、设计支持系统、电气装置、设计支持方法以及存储介质。

根据本发明的实施方式，设计支持装置执行第1处理。所述设计支持装置在所述第1处理中，针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组。所述设计支持装置在所述第1处理中，根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示所述半导体元件的特性的特性值。所述设计支持装置在所述第1处理中，根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据来计算第1函数。所述设计支持装置使用所述第1函数来设定新的所述控制值组。

根据上述实施方式，能够提供能够更高效地搜索控制值的设计支持装置、设计支持系统、电气装置、设计支持方法以及存储介质。

附图说明

图1是示出实施方式所涉及的设计支持系统的功能结构的框图。

图2是示出实施方式所涉及的设计支持方法的流程图。

图3是示出实施方式所涉及的设计支持方法的流程图。

图4是示出半导体元件的一个例子的示意性剖视图。

图5是示出半导体元件的一个例子的示意性剖视图。

图6是示出半导体元件的一个例子的示意性剖视图。

图7是示出半导体元件的一个例子的示意性剖视图。

图8是示出半导体元件的一个例子的示意性剖视图。

图9是示出半导体元件的一个例子的示意性剖视图。

图10是示出半导体元件的一个例子的示意性剖视图。

图11是例示硬件结构的示意图。

图12是示出实施方式的第1变形例所涉及的设计支持方法的流程图。

图13是示出实施方式的第2变形例所涉及的设计支持系统的功能结构的框图。

图14是示出实施方式的第3变形例所涉及的电气装置的功能结构的框图。

图15是示出实施方式的第3变形例所涉及的电气装置的动作的流程图。

图16是示出实施方式的第4变形例所涉及的电气装置的功能结构的框图。

符号说明

1、1b：设计支持系统；2、2a、2b：电气装置；10：设计支持装置；10a、10b：控制电路；11：设定部；12：特性值计算部；13：得分计算部；14：函数计算部；15：存储部；18：输入部；19：输出部；20：驱动电路；21：脉冲生成部；22：驱动器；30：半导体元件；31：电气部件；40：检测电路；90：处理装置；91：CPU；92：ROM；93：RAM；94：存储装置；95：输入接口；95a：输入装置；96：输出接口；96a：输出装置；97：通信接口；97a：服务器；98：系统总线；100、100a～100f：半导体元件；101：第1半导体区域；101a：第1子区域；101b：第2子区域；102：第2半导体区域；103：第3半导体区域；104：第4半导体区域；105～107：半导体区域；111：集电极；112：发射极；121：第1栅极；121a：第1绝缘层；121t：第1栅极端子；122：第2栅极；122a：第2绝缘层；122t：第2栅极端子；123：第3栅极；123a：第3绝缘层；123t：第3栅极端子；124：第4栅极；124a：第4绝缘层；124t：第4栅极端子；125：第5栅极；125a：第5绝缘层；125t：第5栅极端子；DM0、DM1、DM1a：设计支持方法

具体实施方式

以下，参照附图来说明本发明的各实施方式。在本申请说明书和各图中，对与已经说明的元素同样的元素附加相同的符号，适当地省略详细的说明。

图1是示出实施方式所涉及的设计支持系统的功能结构的框图。

如图1所示，设计支持系统1包括设计支持装置10、驱动电路20、半导体元件30以及检测电路40。

设计支持系统1以及设计支持装置10用于设定与半导体元件30有关的控制值组。在半导体元件30中，设置包括第1栅极以及第2栅极的多个栅极。半导体元件30包括绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor(IGBT))。半导体元件30也可以包括具有二极管以及IGBT的反向导通IGBT(Reverse-Conducting IGBT(RC-IGBT))。控制值组包括向第1栅极施加电压的第1定时与向第2栅极施加电压的第2定时的第1时间差。设计支持装置10搜索控制值组。

设计支持装置10设定控制值组。驱动电路20将与控制值组对应的电信号输入到半导体元件30。检测电路40检测电信号被输入到半导体元件30时的半导体元件30的输出。检测电路40将检测到的输出结果发送到设计支持装置10。设计支持装置10根据输出结果来设定新的控制值组。

说明设计支持系统1的具体的动作。

设计支持装置10包括设定部11、特性值计算部12、得分计算部13、函数计算部14、存储部15、输入部18以及输出部19。

设定部11设定控制值组并将其发送到驱动电路20。当设计支持装置10接收到从检测电路40发送的输出结果时，特性值计算部12根据输出结果来计算表示半导体元件30的特性的特性值。例如，输出结果包括电流相对于时间的变化以及电压相对于时间的变化。特性值包括从由功率损耗、电流的开关速度、电压的开关速度以及开关时间构成的组中选择的至少1个。作为功率损耗，也可以计算使半导体元件30开通或关断时的开关损耗以及半导体元件30为接通状态时的导通损耗。电流的开关速度是电流(i)相对于时间(t)的变化(di/dt)。电压的开关速度是电压(V)相对于时间(t)的变化(dV/dt)。特性值也可以包括使用从所述组中选择的至少1个而计算的值。例如，特性值也可以包括包含功率损耗以及电压的开关速度的向量空间中的功率损耗以及电压的开关速度的大小。特性值计算部12将特性值发送到得分计算部13。

得分计算部13根据特性值来计算得分。得分表示对特性值所基于的控制值组的评价。高的评价表示对于用户而言优选的特性值可以通过该控制值组得到。得分计算部13通过将特性值输入到目标函数来计算得分。目标函数是用于根据特性值来计算得分的函数，由用户预先设定。例如，以特性值越优选则得分被计算得越高的方式设定目标函数。得分计算部13将得分发送到函数计算部14。得分计算部13将计算出的得分与输入到目标函数的特性值和该特性值所基于的控制值组关联起来保存到存储部15。

存储部15保存历史数据。历史数据包括1个以上的数据集。各个数据集包括控制值组与得分的组合。当新的数据集被保存到存储部15时，函数计算部14访问存储部15，获取此前得到的历史数据。函数计算部14根据历史数据来计算第1函数。第1函数用于新的控制值组的设定。

对于第1函数的计算，能够应用最优化方法。作为最优化方法，能够使用从由贝叶斯最优化、响应曲面法以及模拟退火法构成的组中选择的至少1个。例如，在使用响应曲面法的情况下，作为第1函数，计算响应曲面。在使用贝叶斯最优化的情况下，作为第1函数，计算获得函数。函数计算部14将第1函数发送到设定部11。函数计算部14将第1函数保存到存储部15。

设定部11当接收到第1函数时，设定新的控制值组。例如，设定部11在第1函数中采用预计能够得到最佳的特性值的第1时间差。设定部11设定包括所采用的第1时间差的新的控制值组。

设计支持装置10执行包括上述的控制值组的设定、特性值的计算、得分的计算以及第1函数的计算的第1处理。设计支持装置10重复进行第1处理。由此，搜索更优选的控制值组。

输入部18用于用户输入数据。用户使用输入部18将设计支持装置10的处理所需的数据保存到存储部15。

输出部19向用户输出通过设计支持装置10的处理得到的数据。例如，输出部19输出通过重复第1处理得到的最佳的特性值。输出部19也可以输出得到最佳的得分的控制值组。输出部19也可以输出第1处理的重复次数与特性值的关系。

驱动电路20包括脉冲生成部21以及驱动器22。脉冲生成部21生成与控制值组对应的脉冲信号，将该脉冲信号发送到驱动器22。脉冲生成部21也可以生成与控制值组以及其他控制信号对应的脉冲信号。例如，脉冲生成部21接收从其他电路发送的表示第1定时的数据。脉冲生成部21根据第1定时来生成用于向半导体元件30的第1栅极施加电压的第1脉冲。脉冲生成部21根据第1定时和控制值组所包括的第1时间差，生成用于向半导体元件30的第2栅极施加电压的第2脉冲。驱动器22与多个栅极电连接。驱动器22生成与脉冲信号对应的电信号，并将该电信号发送到多个栅极。

例如，脉冲生成部21包括脉冲生成器以及电平转换器。脉冲生成部21也可以包括集成电路。驱动器22包括集成电路。也可以通过1个集成电路实现脉冲生成部21以及驱动器22的功能。

检测电路40与半导体元件30的例如集电极111以及发射极112电连接。检测电路40检测集电极111与发射极112之间的电压以及在集电极111与发射极112之间流过的电流。

图2是示出实施方式所涉及的设计支持方法的流程图。

例如，设计支持装置10执行图2所示的设计支持方法DM0。设定部11设定控制值组(步骤S1)。特性值计算部12根据半导体元件30的输出结果来计算特性值(步骤S2)。得分计算部13根据特性值来计算得分(步骤S3)。函数计算部14根据历史数据来计算第1函数(步骤S4)。设计支持装置10重复进行步骤S1～S4。步骤S1～S4对应于第1处理。

图3是示出实施方式所涉及的设计支持方法的流程图。

例如，设计支持系统1执行图3所示的设计支持方法DM1。执行初始采样(步骤S11)。在初始采样中，设定部11随机地设定控制值组。特性值计算部12根据输出结果来计算特性值。得分计算部13根据特性值来计算得分。在初始采样中，重复进行控制值组的设定、特性值的计算以及得分的计算。例如，初始采样重复2次～5次。通过初始采样的重复，控制值组与得分的数据集重复保存到存储部15。

函数计算部14根据保存于存储部15的多个数据集来计算第1函数(步骤S12)。设定部11根据第1函数来生成新的控制值组(步骤S13)。驱动电路20将与控制值组对应的电信号输入到半导体元件30(步骤S14)。检测电路40检测来自半导体元件30的输出(步骤S15)。特性值计算部12根据半导体元件30的输出结果来计算特性值(步骤S16)。得分计算部13根据特性值来计算得分(步骤S17)。步骤S13、S16、S17以及S12对应于第1处理。

函数计算部14判定是否满足结束条件(步骤S18)。在满足结束条件之前，重复进行步骤S12～S17。作为结束条件的一个例子，设定步骤S12～S17的重复次数达到规定次数这一条件或者得分达到预先设定的目标值这一条件。通过步骤S12～S17的重复，搜索与半导体元件有关的优选的控制值组。

图4～图10是示出半导体元件的一个例子的示意性剖视图。

例如，能够将图4～图10所示的半导体元件100以及100a～100f中的任意半导体元件用作半导体元件30。

图4所示的半导体元件100包括第1半导体区域101、第2半导体区域102、第3半导体区域103、第4半导体区域104、半导体区域105、集电极111、发射极112、第1栅极121、第1绝缘层121a、第2栅极122以及第2绝缘层122a。半导体元件100包括IGBT。以下说明的各半导体区域的导电类型也可以反过来。

将从集电极111朝向发射极112的方向设为Z方向。第1半导体区域101在Z方向上设置于集电极111与发射极112之间。第1半导体区域101的导电类型是p型。第1半导体区域101与集电极111电连接。第2半导体区域102在Z方向上设置于第1半导体区域101与发射极112之间。第2半导体区域102的导电类型是n型。第3半导体区域103在Z方向上设置于第2半导体区域102的一部分与发射极112之间。第3半导体区域103的导电类型是p型。第4半导体区域104在Z方向上设置于第3半导体区域103的一部分与发射极112之间。第4半导体区域104的导电类型是n型。第3半导体区域103以及第4半导体区域104与发射极112电连接。

在第1半导体区域101与第2半导体区域102之间，也可以设置半导体区域105。半导体区域105的导电类型是n型。半导体区域105中的n型杂质浓度比第2半导体区域102中的n型杂质浓度高。

第1栅极121以及第2栅极122在Z方向上设置于第2半导体区域102的另一部分与发射极112之间。多个第1栅极121沿着与Z方向交叉的X方向排列。多个第2栅极122沿着X方向排列。X方向例如与Z方向垂直。在图4所示的例子中，多个第1栅极121和多个第2栅极122在X方向上交替地设置。

在各个第1栅极121与第2半导体区域102之间设置第1绝缘层121a。在各个第2栅极122与第2半导体区域102之间设置第2绝缘层122a。第1栅极121以及第2栅极122与发射极112电隔离。

第1栅极端子121t电连接到第1栅极121。第2栅极端子122t电连接到第2栅极122。驱动电路20与第1栅极端子121t以及第2栅极端子122t电连接。

在将相对于发射极112的正的电压施加到集电极111的状态下，阈值以上的电压被施加到第1栅极121以及第2栅极122中的一方或两方。由此，在第3半导体区域103形成沟道(反转层)。电子经由沟道从发射极112注入到第2半导体区域102。当由于电子的注入而集电极111与第2半导体区域102之间的电位差变小时，空穴经由第1半导体区域101从集电极111注入到第2半导体区域102。在第2半导体区域102发生电导调制，第2半导体区域102的电阻减小。由此，半导体元件100切换到接通状态。

之后，当被施加到第1栅极121以及第2栅极122这两方的电压比阈值低时，电子从发射极向第2半导体区域102的注入停止。由此，空穴从集电极111向第2半导体区域102的注入也停止。其结果，半导体元件100切换到截止状态。

在半导体元件100从截止状态切换到接通状态时，在直至载流子(电子以及空穴)积蓄到第2半导体区域102为止的期间，产生开关损耗。另外，在半导体元件100从接通状态切换到截止状态时，积蓄于第2半导体区域102的电子以及空穴分别被排出到集电极111以及发射极112。在直至从第2半导体区域102排出载流子为止的期间，产生开关损耗。导通损耗是半导体元件100为接通状态的期间的功率损耗。

图5所示的半导体元件100a在第1半导体区域101的构造方面与半导体元件100具有差异。半导体元件100a包括RC-IGBT。

第1半导体区域101包括第1子区域101a以及第2子区域101b。第1子区域101a的导电类型是p型。第2子区域101b的导电类型是n型。在图5所示的例子中，多个第1子区域101a和多个第2子区域101b在X方向上交替地设置。

半导体元件100a包括包含第1子区域101a、第2半导体区域102、第3半导体区域103、第4半导体区域104、第1栅极121以及第2栅极122的IGBT。半导体元件100a包括包含第2子区域101b、第2半导体区域102以及第3半导体区域103的二极管。

在利用感应电动势等将相对于集电极111的正的电压施加到发射极112时，半导体元件100a的二极管进行动作。电流从第3半导体区域103流到第2半导体区域102以及第2子区域101b。

图6所示的半导体元件100b还包括第3栅极123。第3栅极123在Z方向上设置于第2半导体区域102与发射极112之间。多个第3栅极123沿着X方向排列。在图6所示的例子中，1个第1栅极121、1个第2栅极122以及1个第3栅极123在X方向上交替地设置。

在各个第3栅极123与第2半导体区域102之间设置第3绝缘层123a。第3栅极123与发射极112电隔离。第3栅极端子123t电连接到第3栅极123。驱动电路20与第3栅极端子123t电连接。

图7所示的半导体元件100c包括第1半导体区域101、第2半导体区域102、第3半导体区域103、第4半导体区域104、半导体区域105～107、集电极111、发射极112、第1栅极121、第1绝缘层121a、第2栅极122以及第2绝缘层122a。

从集电极111向第2栅极122的方向沿着X方向。第2栅极122与集电极111分离，与集电极111电隔离。第1半导体区域101在Z方向上设置于集电极111与发射极112之间。半导体区域107在Z方向上设置于第2栅极122与发射极112之间。从第1半导体区域101向半导体区域107的方向沿着X方向。半导体区域106以及107的导电类型是n型。

半导体区域106在X方向上与半导体区域107分离。从集电极111的一部分向半导体区域106的方向沿着Z方向。从第2栅极122的一部分向半导体区域106的方向沿着Z方向。第2绝缘层122a设置于第2栅极122与第1半导体区域101之间、第2栅极122与半导体区域106之间以及第2栅极122与半导体区域107之间。

第2半导体区域102在Z方向上设置于第1半导体区域101与发射极112之间以及半导体区域107与发射极112之间。第3半导体区域103在Z方向上设置于第2半导体区域102的一部分与发射极112之间。第4半导体区域104在Z方向上设置于第3半导体区域103的一部分与发射极112之间。

第1栅极121在Z方向上设置于第2半导体区域102的另一部分与发射极112之间。多个第1栅极121沿着与Z方向交叉的X方向排列。

在将相对于发射极112的正的电压施加到集电极111的状态下，阈值以上的电压被施加到第1栅极121。其结果，半导体元件100c切换到接通状态。在向第1栅极121的施加电压比阈值大时，阈值以上的电压被施加到第2栅极122。在半导体区域107形成沟道，经由该沟道从第2半导体区域102向集电极111排出电子。在阈值以上的电压被施加到第2栅极122的状态下，当向第1栅极121的施加电压下降到小于阈值时，能够加速从第2半导体区域102排出电子。由此，能够降低关断时的开关损耗。

图8所示的半导体元件100d与半导体元件100相比，还包括半导体区域107、第3栅极123、第3绝缘层123a、第4栅极124、第4绝缘层124a。

第1半导体区域101、第3栅极123以及第4栅极124在Z方向上设置于集电极111与第2半导体区域102之间。第3栅极端子123t电连接到第3栅极123。第4栅极端子124t电连接到第4栅极124。驱动电路20与第3栅极端子123t以及第4栅极端子124t电连接。多个第3栅极123沿着X方向排列。多个第4栅极124沿着X方向排列。在图8所示的例子中，多个第3栅极123和多个第4栅极124在X方向上交替地设置。

在各个第3栅极123与第2半导体区域102之间设置第3绝缘层123a。在各个第4栅极124与第2半导体区域102之间设置第4绝缘层124a。第3栅极123以及第4栅极124与集电极111电隔离。

第1半导体区域101以及半导体区域107设置于在X方向上相邻的第3栅极123与第4栅极124之间。半导体区域107的导电类型是n型。也可以在X方向上相邻的第3栅极123与第4栅极124之间设置相互分离的多个半导体区域107。半导体区域107在Z方向上设置于集电极111与第1半导体区域101的一部分之间。

在将相对于发射极112的正的电压施加到集电极111的状态下，阈值以上的电压被施加到第1栅极121。由此，电子从发射极112注入到第2半导体区域102。另外，阈值以上的电压被施加到第2栅极122。由此，空穴从集电极111注入到第2半导体区域102。通过电子以及空穴向第2半导体区域102的注入，半导体元件100d切换到接通状态。

在半导体元件100d被关断之前，阈值以上的电压被施加到第2栅极122。由此，第2半导体区域102中的发射极112侧的空穴被排出到发射极112。另外，阈值以上的电压被施加到第4栅极124。由此，第2半导体区域102中的集电极111侧的电子被排出到集电极111。在关断前，积蓄于第2半导体区域102的载流子被排出，从而能够降低关断时的开关损耗。

图9所示的半导体元件100e与半导体元件100d相比，还包括第5栅极125。第1栅极121、第2栅极122以及第5栅极125在Z方向上设置于第2半导体区域102与发射极112之间。在第5栅极125与第2半导体区域102之间设置第5绝缘层125a。第5栅极端子125t电连接到第5栅极125。驱动电路20与第1栅极端子121t以及第2栅极端子122t电连接。在图9所示的例子中，1个第1栅极121、1个第2栅极122以及1个第5栅极125在X方向上交替地设置。

第1栅极121～第4栅极124的动作与半导体元件100d相同。在半导体元件100e中，在开通时，阈值以上的电压被施加到第5栅极125。由此，促进了电子向第2半导体区域102的注入，降低了开通时的开关损耗。另外，在半导体元件100e为接通状态时，向第5栅极125的施加电压小于阈值。空穴从第2半导体区域102向发射极112的排出被抑制，能够增大第2半导体区域102中的载流子密度。由此，能够降低半导体元件100e中的导通损耗。

图10所示的半导体元件100f在第1半导体区域101包括第1子区域101a以及第2子区域101b这点上与半导体元件100d不同。半导体元件100f包括RC-IGBT。

半导体元件100f作为IGBT的动作与半导体元件100d相同。在半导体元件100f作为二极管进行动作时，在二极管动作的结束前，阈值以上的电压被施加到第1栅极121以及第2栅极122中的至少一方。由此，促进了电子向发射极112的排出。另外，阈值以上的电压被施加到第3栅极123以及第4栅极124中的至少一方。由此，促进了空穴向集电极111的排出。其结果，降低了二极管动作时的恢复损耗。

在使用半导体元件100b的情况下，控制值组也可以还包括向第1栅极施加电压的第1定时与向第3栅极施加电压的第3定时的第2时间差。控制值组也可以包括从由被施加到第3栅极123的第3电压值以及第3栅极123的第3电阻构成的组中选择的至少1个。

在使用半导体元件100d的情况下，控制值组也可以还包括第2时间差。控制值组也可以还包括向第1栅极施加电压的第1定时与向第4栅极施加电压的第4定时的第3时间差。控制值组也可以包括从由被施加到第3栅极123的第3电压值、第3栅极123的第3电阻、被施加到第4栅极124的第4电压值以及第4栅极124的第4电阻构成的组中选择的至少1个。

图11是例示硬件结构的示意图。

实施方式所涉及的设计支持装置10能够通过图11所示的硬件结构来实现。图11所示的处理装置90包括CPU 91、ROM 92、RAM 93、存储装置94、输入接口95、输出接口96以及通信接口97。

ROM 92储存有控制计算机的动作的程序。在ROM 92中，储存有使计算机实现上述各处理所需的程序。RAM 93作为储存于ROM 92的程序被展开的存储区域发挥功能。

CPU 91包括处理电路。CPU 91将RAM 93作为工作存储器，执行存储在ROM 92或存储装置94中的至少任意一个中的程序。在程序的执行过程中，CPU 91经由系统总线98控制各结构，执行各种处理。

存储装置94存储程序的执行所需的数据、通过程序的执行得到的数据。

输入接口(I/F)95将处理装置90与输入装置95a进行连接。输入I/F 95例如是USB等串行总线接口。CPU 91能够经由输入I/F 95从输入装置95a读入各种数据。

输出接口(I/F)96将处理装置90与输出装置96a进行连接。输出I/F 96例如是数字视觉界面(Digital Visual Interface(DVI))、高清多媒体接口(High-DefinitionMultimedia Interface(HDMI：注册商标))等影像输出接口。CPU 91经由输出I/F 96将数据发送到输出装置96a。输出装置96a输出数据。

通信接口(I/F)97将处理装置90外部的服务器97a与处理装置90进行连接。通信I/F 97例如是LAN卡等网卡。CPU 91能够经由通信I/F 97从服务器97a读入各种数据。

存储装置94包括从硬盘驱动器(Hard Disk Drive(HDD))以及固态驱动器(SolidState Drive(SSD))中选择的1个以上。输入装置95a包括从鼠标、键盘、麦克风(声音输入)以及触摸板中选择的1个以上。输出装置96a包括从监视器、打印机、扬声器以及投影仪中选择的1个以上。也可以使用如触摸面板那样具备输入装置95a和输出装置96a这两方的功能的设备。

处理装置90作为设定部11、特性值计算部12、得分计算部13以及函数计算部14发挥功能。设定部11、特性值计算部12、得分计算部13以及函数计算部14的功能也可以通过多个处理装置的协作来实现。在实现设定部11、特性值计算部12、得分计算部13以及函数计算部14的功能时，也可以经由网络连接与一部分的处理装置不同的处理装置。例如，也可以由云服务器提供设定部11、特性值计算部12、得分计算部13以及函数计算部14的功能的一部分。

存储装置94作为存储部15发挥功能。输入装置95a作为输入部18发挥功能。输出装置96a作为输出部19发挥功能。

说明实施方式的优点。

关于包括多个栅极的半导体元件，存在在栅极彼此之间错开向栅极施加电压的定时的方法。由此，能够改善半导体元件的特性。例如，能够降低功率损耗。为了有效地改善特性，期望根据半导体元件的结构来设定栅极彼此之间的电压施加的时间差。以往，人一边使时间差变化一边确认半导体元件的特性，搜索时间差。

根据实施方式，包括第1时间差的控制值组使用根据历史数据计算出的第1函数来设定。例如，相比于人根据经验、直觉等来设定控制值组的情况，能够高效地搜索更好的控制值组。根据实施方式所涉及的设计支持装置10，自动地搜索控制值组。不需要由人进行的控制值组的搜索，能够提高设计效率。

第1函数优选通过贝叶斯推测来计算。例如，在图3所示的设计支持方法DM1的步骤S12中，函数计算部14根据历史数据来推测得分的代理模型。函数计算部14根据得分的代理模型，计算作为第1函数的获得函数。设定部11使用获得函数来设定新的控制值组。

根据贝叶斯推测，相比于响应曲面法，能够以更少的处理时间得到优选的控制值组的可能性高。或者，根据贝叶斯推测，相比于响应曲面法，能够提高搜索更优选的控制值组的可能性。更优选的控制值组是指能够得到更好的特性值的控制值组。

使用第1函数设定的控制值组也可以代替包括第1时间差而包括从由被施加到第1栅极121的第1电压值、被施加到第2栅极122的第2电压值、第1栅极121的第1电阻以及第2栅极122的第2电阻构成的组中选择的至少1个。控制值组也可以除了包括第1时间差之外还包括从所述组中选择的至少1个。

例如，第1栅极121以及第2栅极122分别包括与设置于第2半导体区域102中的电极部分串联地连接的栅极电阻。第1栅极电阻以及第2栅极电阻包括可变电阻。第1栅极121的第1栅极电阻以及第2栅极122的第2栅极电阻能够独立地分别调整。

关于从所述组中选择的至少1个控制值，能够通过搜索得到更优选的值。例如，能够通过搜索得到消耗功率更小的控制值。

(第1变形例)

图12是示出实施方式的第1变形例所涉及的设计支持方法的流程图。

设计支持装置10也可以在第1子处理的执行过程中执行第2子处理。第1子处理包括步骤S12。第2子处理包括图3所示的流程图的步骤S13～S17。即，在1个第1处理中，执行第1子处理以及第2子处理。

在图12所示的第1变形例所涉及的设计支持方法DM1a中，执行初始采样(步骤S11)。函数计算部14计算第1函数(步骤S12)。在第1函数的计算中，设定部11设定控制值组(步骤S13)。驱动电路20将电信号输入到半导体元件30(步骤S14)。检测电路40检测来自半导体元件30的输出(步骤S15)。特性值计算部12计算特性值(步骤S16)。得分计算部13计算得分(步骤S17)。在第1次步骤S12的执行过程中，随机地设定控制值组。

在步骤S17之后，设定部11判定是否满足第2子处理的结束条件(步骤S21)。作为结束条件，设定第1函数的计算完成这一条件。作为结束条件，也可以设定步骤S12～S17的重复次数达到规定次数这一条件。

在步骤S12完成、在步骤S21中判定为满足结束条件之后，设定部11判定是否满足第1子处理以及第2子处理的重复的结束条件(步骤S18)。在不满足结束条件的情况下，再次执行步骤S12以及S13。此时，在步骤S13中，使用通过紧接在前的步骤S12得到的第1函数来设定控制值组。

第1函数的计算所需的时间比来自半导体元件30的输出的检测、特性值的计算、得分的计算等所需的时间长。通过在第1子处理的执行过程中执行第2子处理，能够缩短控制值组的搜索所需的处理时间。通过与第1子处理的完成相应地停止第2子处理的重复，能够缩短1次的第1处理的时间。根据设计支持方法DM1a，相比于设计支持方法DM1，能够增加相同的时间下的第2子处理的执行次数。能够提高能够更迅速地搜索优选的控制值组的可能性。

(第2变形例)

图13是示出实施方式的第2变形例所涉及的设计支持系统的功能结构的框图。

如图13所示，第2变形例所涉及的设计支持系统1b包括电气装置2、设计支持装置10以及检测电路40。电气装置2包括控制电路10a、驱动电路20以及半导体元件30。

设定部11将所设定的控制值组发送到控制电路10a。控制电路10a以将与控制值组对应的电信号发送到半导体元件30的方式控制驱动电路20。

控制电路10a包括存储部。通过搜索得到的控制值组存储于存储部。例如，在第2变形例所涉及的设计支持系统1b中，在电气装置2被组装到其他产品之前，执行控制值组的搜索。在电气装置2被组装到其他产品之后，控制电路10a根据存储于存储部的控制值组来使驱动电路20进行动作。

根据第2变形例，能够提供发挥更优选的特性的电气装置2。

(第3变形例)

图14是示出实施方式的第3变形例所涉及的电气装置的功能结构的框图。

如图14所示，第3变形例所涉及的电气装置2a包括控制电路10b、驱动电路20、半导体元件30以及检测电路40。

控制电路10b作为设计支持系统1中的设计支持装置10发挥功能。控制电路10b设定控制值组。控制电路10b以将与控制值组对应的电信号发送到半导体元件30的方式控制驱动电路20。例如，第3变形例所涉及的电气装置2a在被组装到其他产品之后搜索控制值组。

例如，电气装置2a执行图3所示的设计支持方法DM1。电气装置2a每当得到来自半导体元件30的输出结果时，执行第1函数的计算、新的控制值组的设定等。由此，在电气装置2a的动作过程中，能够实时地改善控制值组。

图15是示出实施方式的第3变形例所涉及的电气装置的其他动作的流程图。

电气装置2a也可以执行图15所示的设计支持方法DM2。在设计支持方法DM2中，执行初始采样(步骤S11)。函数计算部14计算第1函数(步骤S12)。设定部11根据计算出的第1函数来设定控制值组(步骤S13)。电气装置2a使用所设定的控制值组来执行采样(步骤S31)。在采样中，重复进行向半导体元件30的输入、检测、特性值的计算以及得分的计算。控制值组与得分的数据集重复保存到存储部15。

电气装置2a在满足结束条件之前积蓄数据集。例如，结束条件是经过电气装置2a的运行时间这一条件。当满足结束条件时，函数计算部14根据历史数据来计算第1函数。

例如，根据设计支持方法DM2，在电气装置2a的运行时间段，积蓄数据集，不改变设计值组。在电气装置2a的非运行时间段，改变设计值组。根据设计支持方法DM2，例如，能够使电气装置2a的动作更加稳定。

(第4变形例)

图16是示出实施方式的第4变形例所涉及的电气装置的功能结构的框图。

第4变形例所涉及的电气装置2b在包括电气部件31这点上与电气装置2a不同。电气部件31包括半导体元件30。电气部件31例如是马达。

检测电路40检测电气部件31的输出。特性值计算部12根据输出结果来计算表示电气部件31的特性的特性值。在电气部件31是马达的情况下，检测电路40检测流过马达的电流值。在该情况下，检测电路40例如包括电流检测电阻器(分流电阻)。或者，检测电路40也可以检测马达的位置(角度)。在该情况下，检测电路40包括旋转角传感器(例如霍尔传感器或解析器)。特性值计算部12根据输出结果来计算表示电气部件31的特性的特性值。在任意的情况下，特性值例如是马达的转速。

根据设计支持系统1，搜索控制值组时的半导体元件30的动作条件与实际地使用半导体元件30时的动作条件可能不同。即，在搜索时得到的特性与在实际地使用半导体元件30时得到的特性可能不同。根据第3变形例，能够根据实际地使用半导体元件30时的输出来设定控制值组。因此，能够将在实际地使用半导体元件30时得到的特性设定为更优选的值。

上述各种数据的处理也可以作为能够使计算机执行的程序而记录于磁盘(柔性盘以及硬盘等)、光盘(CD-ROM、CD-R、CD-RW、DVD-ROM、DVD±R、DVD±RW等)、半导体存储器或者其他非暂时性计算机可读取记录介质(non-transitory computer-readable storagemedium)。

例如，记录于记录介质的信息能够由计算机(或者嵌入式系统)读出。在记录介质中，记录形式(存储形式)是任意的。例如，计算机从记录介质读出程序，由CPU根据该程序来执行记述于程序的指示。在计算机中，程序的获取(或者读出)也可以经由网络进行。

实施方式也可以包括以下的技术方案。

(技术方案1)

一种设计支持装置，执行第1处理，在该第1处理中：

针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示所述半导体元件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据，计算第1函数，

所述设计支持装置使用所述第1函数来设定新的所述控制值组。

(技术方案2)

根据技术方案1所记载的设计支持装置，其中，

重复执行所述第1处理。

(技术方案3)

根据技术方案2所记载的设计支持装置，其中，

1个所述第1处理包括：

第1子处理，包括所述第1函数的计算；以及

第2子处理，包括所述控制值组的设定以及所述特性值的计算，

所述设计支持装置在所述第1子处理的执行过程中，执行所述第2子处理。

(技术方案4)

根据技术方案3所记载的设计支持装置，其中，

在所述1个第1处理中，在所述第1子处理的执行过程中重复进行所述第2子处理，与所述第1子处理的完成相应地停止所述第2子处理的重复。

(技术方案5)

根据技术方案1～4中的任意一项所记载的设计支持装置，其中，

所述得分通过所述特性值输入到目标函数来计算，

所述第1函数通过基于所述历史数据的贝叶斯推测来计算，

所述新的控制值组根据所述第1函数来设定。

(技术方案6)

根据技术方案1～5中的任意一项所记载的设计支持装置，其中，

所述控制值组还包括从由被施加到所述第1栅极的第1电压值、被施加到所述第2栅极的第2电压值、所述第1栅极的第1电阻以及所述第2栅极的第2电阻构成的组中选择的至少1个。

(技术方案7)

根据技术方案1～6中的任意一项所记载的设计支持装置，其中，

所述输出结果包括电流相对于时间的变化以及电压相对于时间的变化，

所述特性值包括功率损耗。

(技术方案8)

根据技术方案1～7中的任意一项所记载的设计支持装置，其中，

所述多个栅极还包括第3栅极，

所述控制值组还包括所述第1定时与向所述第3栅极施加电压的第3定时的第2时间差。

(技术方案9)

根据技术方案1～8中的任意一项所记载的设计支持装置，其中，

所述半导体元件包括IGBT。

(技术方案10)

一种设计支持系统，具备：

技术方案1～9中的任意一项所记载的设计支持装置；

驱动电路，向所述半导体元件输入所述电信号；以及

检测电路，检测来自所述半导体元件的输出，生成所述输出结果。

(技术方案11)

一种电气装置，具备：

半导体元件，设置有包括第1栅极以及第2栅极的多个栅极；以及

控制电路，与所述多个栅极电连接，所述控制电路：

设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示包括所述半导体元件的电气部件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据来计算第1函数，新的所述控制值组使用所述第1函数来设定。

(技术方案12)

一种设计支持方法，其中执行第1处理，在该第1处理中：

针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示所述半导体元件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据，计算第1函数，

在所述设计支持方法中，使用所述第1函数来设定新的所述控制值组。

(技术方案13)

根据技术方案12所记载的设计支持方法，其中，

重复执行所述第1处理。

(技术方案14)

根据技术方案13所记载的设计支持方法，其中，

1个所述第1处理包括：

第1子处理，包括所述第1函数的计算；以及

第2子处理，包括所述控制值组的设定以及所述特性值的计算，

在所述第1子处理的执行过程中，执行所述第2子处理。

(技术方案15)

根据技术方案14所记载的设计支持方法，其中，

在所述1个第1处理中，在所述第1子处理的执行过程中重复进行所述第2子处理，与所述第1子处理的完成相应地停止所述第2子处理的重复。

(技术方案16)

一种程序，使处理装置执行第1处理，在该第1处理中：

针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示所述半导体元件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据，计算第1函数，

所述程序使所述处理装置使用所述第1函数来设定新的所述控制值组。

(技术方案17)

根据技术方案16所记载的程序，其中，

使所述处理装置重复执行所述第1处理。

(技术方案18)

根据技术方案17所记载的程序，其中，

1个所述第1处理包括：

第1子处理，包括所述第1函数的计算；以及

第2子处理，包括所述控制值组的设定以及所述特性值的计算，

所述程序使所述处理装置在所述第1子处理的执行过程中，执行所述第2子处理。

(技术方案19)

根据技术方案18所记载的程序，其中，

使所述处理装置在所述1个第1处理中，在所述第1子处理的执行过程中重复进行所述第2子处理，与所述第1子处理的完成相应地停止所述第2子处理的重复。

(技术方案20)

一种存储介质，存储有技术方案16～19中的任意一项所记载的程序。

根据以上说明的各实施方式，能够提供能够更高效地搜索控制值组的设计支持装置、设计支持系统、电气装置、设计支持方法、程序以及存储介质。

在本申请说明书中，“垂直”不是严格的垂直，例如包括制造工序中的偏差等，只要实质上是垂直的即可。

以上，参照具体例说明了本发明的实施方式。然而，本发明的实施方式并不限定于这些具体例。例如，在设计支持装置、控制电路、驱动电路、半导体元件、检测电路等各元素的具体的结构方面，本领域技术人员从公知的范围适当地选择，从而同样地实施本发明，只要能够得到同样的效果，就包含于本发明的范围。

另外，在技术上可能的范围将各具体例中的任意两个以上的元素进行组合的例子也只要包含本发明的要旨就包含于本发明的范围。

除此之外，基于以上作为本发明的实施方式描述的设计支持装置、设计支持系统、电气装置、设计支持方法、程序以及存储介质，本领域技术人员能够适当地进行设计变更而实施的所有的设计支持装置、设计支持系统、电气装置、设计支持方法、程序以及存储介质也只要包含本发明的要旨，就属于本发明的范围。

除此之外，应理解，在本发明的思想的范畴，本领域技术人员能够想到各种变更例以及修正例，这些变更例以及修正例也属于本发明的范围。

说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式被实施，能够在不脱离发明的要旨的范围进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、要旨，并且包含于权利要求书所记载的发明及与其均等的范围。

Claims (10)

1.一种设计支持装置，执行第1处理，在该第1处理中：

针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示所述半导体元件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据，计算第1函数，

所述设计支持装置使用所述第1函数来设定新的所述控制值组。

2.根据权利要求1所述的设计支持装置，其中，

重复执行所述第1处理。

3.根据权利要求2所述的设计支持装置，其中，

1个所述第1处理包括：

第1子处理，包括所述第1函数的计算；以及

第2子处理，包括所述控制值组的设定以及所述特性值的计算，

在所述第1子处理的执行过程中，执行所述第2子处理。

4.根据权利要求3所述的设计支持装置，其中，

在所述1个第1处理中，在所述第1子处理的执行过程中重复进行所述第2子处理，与所述第1子处理的完成相应地停止所述第2子处理的重复。

5.一种设计支持系统，具备：

权利要求1～4中的任意一项所述的设计支持装置；

驱动电路，向所述半导体元件输入所述电信号；以及

检测电路，检测来自所述半导体元件的输出，生成所述输出结果。

6.一种电气装置，具备：

半导体元件，设置有包括第1栅极以及第2栅极的多个栅极；以及

控制电路，与所述多个栅极电连接，所述控制电路：

设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示包括所述半导体元件的电气部件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据来计算第1函数，新的所述控制值组使用所述第1函数来设定。

7.一种设计支持方法，其中执行第1处理，在该第1处理中：

针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示所述半导体元件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据，计算第1函数，

在所述设计支持方法中，使用所述第1函数来设定新的所述控制值组。

8.根据权利要求7所述的设计支持方法，其中，

重复执行所述第1处理。

9.一种存储介质，存储有程序，所述程序使处理装置执行第1处理，在该第1处理中：

针对设置有包括第1栅极以及第2栅极的多个栅极的半导体元件，设定包括向所述第1栅极施加电压的第1定时与向所述第2栅极施加电压的第2定时的第1时间差的控制值组，

根据与所述控制值组对应的电信号被输入到所述半导体元件时的输出结果，计算表示所述半导体元件的特性的特性值，

根据包括基于所述特性值的得分与所述控制值组的1个以上的数据集的历史数据来计算第1函数，

所述程序使所述处理装置使用所述第1函数来设定新的所述控制值组。

10.根据权利要求9所述的存储介质，其中，

使所述处理装置重复执行所述第1处理。

Images