CN114759012A - 基于tsv工艺晶上系统与pcb板互连结构及制造方法 - Google Patents

基于tsv工艺晶上系统与pcb板互连结构及制造方法 Download PDF

Info

Publication number
CN114759012A
CN114759012A CN202210664279.8A CN202210664279A CN114759012A CN 114759012 A CN114759012 A CN 114759012A CN 202210664279 A CN202210664279 A CN 202210664279A CN 114759012 A CN114759012 A CN 114759012A
Authority
CN
China
Prior art keywords
pcb
wafer
structural member
tsv
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210664279.8A
Other languages
English (en)
Other versions
CN114759012B (zh
Inventor
邓庆文
张坤
李顺斌
张汝云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202210664279.8A priority Critical patent/CN114759012B/zh
Publication of CN114759012A publication Critical patent/CN114759012A/zh
Application granted granted Critical
Publication of CN114759012B publication Critical patent/CN114759012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了基于TSV工艺晶上系统与PCB板互连结构,包括底部结构件和顶部结构件,所述底部结构件与所述顶部结构件通过连接件可拆卸链接,所述底部结构件的上表面设置有底部凹槽,所述底部凹槽内设置有晶上系统,所述晶上系统的下表面与所述底部凹槽之间贴合连接,所述顶部结构件的下表面设置有顶部凹槽,所述顶部凹槽内通过连接件连接有PCB预制件,所述PCB预制件的另一端通过弹性连接器连接所述晶上系统。本发明不仅可解决大尺寸晶上系统与翘曲PCB板连通问题,还可以解决晶上系统散热问题,从而为晶上系统的供电、调试、信号输入输出提供技术支撑,为更高速率、更大容量的晶上系统的设计与制造提供技术保障。

Description

基于TSV工艺晶上系统与PCB板互连结构及制造方法
技术领域
本发明涉及微纳加工技术、液冷流道技术、硅通孔(TSV)技术、印制电路板制作技术、机械加工技术、大功率散热等技术领域,尤其涉及一种基于TSV工艺晶上系统与PCB板互连结构及制造方法。
背景技术
在半导体制造领域,有一个著名的摩尔定律,然而,近些年来,微纳加工线宽已达到3nm甚至更小尺寸,摩尔定律已逐渐失效,工艺进步对计算性能的提升明显放缓,而万物互联的数据量却在指数级爆炸式增长,数据规模和计算能力的“剪刀差”鸿沟越来越大,集成电路正在迎来“后摩尔时代”的技术与产业重大变革期。
针对摩尔定律已存在不可延续的难题,学术界和产业界主要采用芯片级集成(SOC)技术,系统级封装(SIP)技术和晶圆级系统(SOW)技术对摩尔定律进行扩展。SOC技术本质上仍是芯片设计技术,把不同功能相同工艺的芯片集成在一起,受制于芯片加工技术和半导体材料的性能,SOC难以形成功能强大的独立系统;高密度基板是SIP集成的物理载体,其功能包括元器件之间的电气互连,传输射频、模拟、数字等信号,并且可内埋集成部分无源元件以及功分器、滤波器等,为元器件提供散热通道。SIP封装技术本质上是采用多颗芯片利用flip chip工艺或者wire bonding工艺进行2D封装,封装后的器件仍需要贴装在PCB上与其它器件(如电源管理、接口驱动、I/O接口器件)协同工作。并且SIP由于其本身集成规模的限制,以及部分功能集成手段的制约,仍很难综合解决散热、电源、外部互连和平台集成等系统必备需求,也无法构成独立的系统。
与SOC和 SIP不同的是:SOW所使用的基板为整张半导体晶圆,如2至12英寸硅晶圆,晶圆不划片,晶圆使用RDL工艺进行布线,晶圆采用半导体工艺根据系统功能制备有源器件,如开关、运算放大器、ADC、逻辑单元电路等,也可根据系统应用需求不制备器件,仅使用RDL布线,并使用整张晶圆替代传统基板,所有功能电路和有源单元均在晶圆上集成。SOW贯穿到集成电路设计、加工和封装的全流程,融合预制件组装和晶圆集成等先进理念,借助晶圆级互连的高带宽、低延迟、低功耗等显著优势,可以实现单一晶圆上集成成千上万的传感、射频、计算、存储、通信等“预制件”颗粒。通过打破现有集成电路的设计方法、实现材料、集成方式等边界条件,有效破解当前芯片性能极限并打破关键信息基础设施依赖“堆砌式”工程技术路线面临的“天花板效应”,刷新传统装备或系统的技术物理形态,使系统综合技术指标获得连乘性增益,满足智能时代5G、大数据、云平台、AI、边缘计算、智慧网络等新一代基础设施的可持续发展需求。
然而,受晶圆的机械强度及RDL布线规则约束,大尺寸SOW实现难度遇到前所未有的挑战,主要原因在于尽管核心算力、存储、控制、接口IP等功能模块可以在晶圆上集成,但外围电路如电源管理模块、I/O接插件、换能传感器、显示模块、机械传动模块仍需要集成在传统PCB板上,这是因为PCB板材的机械强度和布线层数远胜于晶圆。因此,为实现SOW稳定、可靠、高效地工作,融合晶圆电路和PCB电路各自的优势,将SOW和PCB集成在一起成为了良好的解决方案。但PCB电路板由于布线导致内层残铜率不一致,正反面过孔不对称,各层层压材料、厚度不一致,层压子板热膨胀系数(CTE)不相同。
为此,我们提出一种基于TSV工艺晶上系统与PCB板互连结构及制造方法以解决上述技术问题。
发明内容
本发明的目的在于提供一种基于TSV工艺晶上系统与PCB板互连结构及制造方法,通过刚性结构件凹槽固定并展平翘曲的PCB板,通过粘稠胶和结构件凹槽固定晶上系统,芯粒和晶圆压焊点通过TSV孔连接,利用弹性连接器连接PCB焊盘和晶圆压焊点,解决了大尺寸晶圆与翘曲PCB之间的信息交互问题,利用结构件液冷通道解决了晶上系统散热问题。
本发明采用的技术方案如下:
一种基于TSV工艺晶上系统与PCB板互连结构,包括底部结构件和顶部结构件,所述底部结构件与所述顶部结构件通过连接件可拆卸链接,所述底部结构件的上表面设置有底部凹槽,所述底部凹槽内设置有晶上系统,所述晶上系统的下表面与所述底部凹槽之间贴合连接,所述顶部结构件的下表面设置有顶部凹槽,所述顶部凹槽内通过连接件连接有PCB预制件,所述PCB预制件的另一端通过弹性连接器连接所述晶上系统。
进一步地,所述晶上系统包括晶圆、芯粒、有机填充物、晶圆压焊点、晶圆键合点和芯粒键合点,所述晶圆设置于所述底部凹槽内,所述晶圆上设置有若干组贯通的TSV孔,所述TSV孔对应的所述晶圆的下表面设置有所述晶圆键合点,所述晶圆键合点的下表面连接所述芯粒键合点,所述芯粒键合点的另一端连接所述芯粒,相邻所述芯粒之间填充所述有机填充物,所述TSV孔对应的所述晶圆的上表面设置所述晶圆压焊点。
进一步地,所述晶圆键合点的下表面通过热压键合工艺或者无污染焊接工艺键合连接所述芯粒键合点。
进一步地,每组所述TSV孔为四个,且所述TSV孔与所述晶圆键合点交错设置。
进一步地,所述PCB预制件包括PCB板和焊盘,所述顶部凹槽的上表面设置有若干凸台,所述PCB板上设置有与所述凸台对应的贯通孔,所述PCB板通过连接件贯穿所述贯通孔并延伸至所述凸台与所述顶部凹槽连接,所述PCB板的下表面均布设置有若干盲孔,所述盲孔与所述晶圆压焊点对应,所述盲孔的顶壁设置所述焊盘,所述焊盘的下表面连接所述弹性连接器,所述弹性连接器的另一端连接所述晶圆压焊点。
进一步地,所述底部结构件的内部设置有液冷通道。
进一步地,所述液冷通道两端设置有接头。
进一步地,所述底部结构件和顶部结构件的材质为金属或者陶瓷,所述底部结构件的上表面设置有若干定位孔,所述顶部结构件的下表面设置有与所述定位孔契合连接的定位销。
进一步地,所述弹性连接器为微弹簧、毛纽扣或弹性绝缘子。
本发明还提供一种基于TSV工艺晶上系统与PCB板互连结构的制造方法,包括以下步骤:
步骤S1:在PCB板上加工若干贯通孔,在PCB板的下表面加工若干盲孔,盲孔内焊接焊盘,形成PCB预制件;
步骤S2:通过微纳工艺在晶圆上制备若干贯通的TSV孔,TSV孔对应的晶圆的上表面设置晶圆压焊点,TSV孔对应的晶圆的下表面设置晶圆键合点,将若干芯粒倒扣在晶圆上,使芯粒键合点与晶圆键合点对齐,并使用热压键合工艺或者无污染焊接工艺键合连接在一起,再使用有机填充物填充缝隙,然后使用CMP工艺磨平、减薄,形成晶上系统;
步骤S3:加工顶部结构件,顶部结构件下表面制备顶部凹槽,顶部凹槽内制备凸台,顶部结构件的下表面设置定位销;
步骤S4:加工底部结构件,底部结构件上表面制备底部凹槽,底部结构件还制备与顶部结构件契合定位孔,底部结构件内部制备封闭液冷通道;
步骤S5:将PCB预制件安置在顶部结构件的顶部凹槽内,使用连接件穿过PCB板的贯通孔并延伸至凸台与顶部凹槽固定连接,形成顶部预制件;
步骤S6:将晶上系统安置在底部结构件的底部凹槽内,并使芯粒朝下,晶上系统与底部凹槽之间贴合固定,形成底部预制件;
步骤S7:将弹性连接器插入PCB板的盲孔并与焊盘连接,并将顶部结构件的定位销与底部结构件上的定位孔契合连接,使弹性连接器的另一端与晶上系统上的晶圆压焊点连接,并通过若干连接件贯穿顶部结构件并延伸至底部结构件,形成互联结构体;
步骤S8:将接头安装在底部结构件的液冷通道的端口处,并使用胶密封以确保不漏水,完成装配。
本发明的有益效果是:利用顶部结构件顶部凹槽和凸台,不仅能支撑和固定PCB板,还能修正并改善PCB板因子板CTE差异和高温层压、内层走线、盲孔、铜厚等不一致、不对称导致的翘曲问题,使PCB板的翘曲率降低至少90%。TSV技术作为最为先进的微纳加工工艺,由于连接密度高,信号时延小而广受应用,但现有TSV技术只在小面积芯片(<30mm×30mm)多层堆叠封装上应用较为成熟,如128层、164层、196层存储芯片,对于大尺寸晶圆(>8英寸)高密度TSV孔技术目前尚无成熟的应用方案。本发明创造性地通过高密度大尺寸晶圆TSV工艺,将晶上系统的调试口、馈电口、信号I/O口统一分配至晶圆同侧,以便与PCB板等外围电路进行信息交换,这解决了晶圆上高密度、高速率信号连接与传输问题,也显著降低了晶圆上布线(RDL)的难度和复杂度。由于在大尺寸晶圆上制备高密度TSV孔需要将晶圆减薄,并且TSV孔金属化填充也会引起晶圆发生翘曲,这也是传统高密度TSV工艺仅用于小尺寸芯片3D封装的主要原因。本发明利用粘稠胶的柔性和展性,结合弹性连接器的可伸缩性,通过PCB预制件对晶圆均匀施加一定的压力,在改善晶圆翘曲的同时实现了晶圆与PCB板之间良好的电气连接,从而解决晶上系统与PCB板电路信息互通难题。
附图说明
图1为本发明的整体结构示意图;
图2为本发明实施例的子板一顶视图和侧视图;
图3为本发明实施例的子板二底视图和侧视图;
图4为本发明实施例的PCB板底视图和侧视图;
图5为本发明实施例的晶上系统侧视图;
图6为本发明实施例的晶上系统俯视图;
图7为本发明实施例的晶上系统底视图;
图8为本发明实施例顶部结构件斜二测图;
图9为本发明实施例的底部结构件下半部分的顶视图和侧视图;
图10为本发明实施例的底部结构件上半部分的顶视图和侧视图;
图11为本发明实施例底部结构件的顶视图和侧视图。
附图标记说明
1-底部结构件,11-定位孔,12-底部凹槽,13-液冷通道,2-顶部结构件,21-定位销,22-顶部凹槽,221-凸台,3-晶上系统,31-晶圆,311-TSV孔,32-芯粒,33-有机填充物,34-晶圆压焊点,35-晶圆键合点,36-芯粒键合点,4-粘稠胶,5-PCB预制件,51-PCB板,511-贯通孔,512-盲孔,52-焊盘,6-弹性连接器,7-接头。
具体实施方式
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
见图1,一种基于TSV工艺晶上系统与PCB板互连结构,包括底部结构件1和顶部结构件2,所述底部结构件1与所述顶部结构件2通过连接件可拆卸链接,所述底部结构件1的上表面设置有底部凹槽12,所述底部凹槽12内设置有晶上系统3,所述晶上系统3的下表面与所述底部凹槽12之间贴合连接,所述顶部结构件2的下表面设置有顶部凹槽22,所述顶部凹槽22内通过连接件连接有PCB预制件5,所述PCB预制件5的另一端通过弹性连接器6连接所述晶上系统3。
所述晶上系统3包括晶圆31、芯粒32、有机填充物33、晶圆压焊点34、晶圆键合点35和芯粒键合点36,所述晶圆31设置于所述底部凹槽12内,所述晶圆31上设置有若干组贯通的TSV孔311,所述TSV孔311对应的所述晶圆31的下表面设置有所述晶圆键合点35,所述晶圆键合点35的下表面连接所述芯粒键合点36,所述芯粒键合点36的另一端连接所述芯粒32,相邻所述芯粒32之间填充所述有机填充物33,所述TSV孔311对应的所述晶圆31的上表面设置所述晶圆压焊点34。
所述晶圆键合点35的下表面通过热压键合工艺或者无污染焊接工艺键合连接所述芯粒键合点36。
每组所述TSV孔311为四个,且所述TSV孔311与所述晶圆键合点35交错设置。
所述PCB预制件5包括PCB板51和焊盘52,所述顶部凹槽22的上表面设置有若干凸台221,所述PCB板51上设置有与所述凸台221对应的贯通孔511,所述PCB板51通过连接件贯穿所述贯通孔511并延伸至所述凸台221与所述顶部凹槽22连接,所述PCB板51的下表面均布设置有若干盲孔512,所述盲孔512与所述晶圆压焊点34对应,所述盲孔512的顶壁设置所述焊盘52,所述焊盘52的下表面连接所述弹性连接器6,所述弹性连接器6的另一端连接所述晶圆压焊点34。
所述底部结构件1的内部设置有液冷通道13。
所述液冷通道13两端设置有接头7。
所述底部结构件1和顶部结构件2的材质为金属或者陶瓷,所述底部结构件1的上表面设置有若干定位孔11,所述顶部结构件2的下表面设置有与所述定位孔11契合连接的定位销21。
所述弹性连接器6为微弹簧、毛纽扣或弹性绝缘子。
一种基于TSV工艺晶上系统与PCB板互连结构的制造方法,包括以下步骤:
步骤S1:在PCB板51上加工若干贯通孔511,在PCB板51的下表面加工若干盲孔512,盲孔512内焊接焊盘52,形成PCB预制件5;
步骤S2:通过微纳工艺在晶圆31上制备若干贯通的TSV孔311,TSV孔311对应的晶圆31的上表面设置晶圆压焊点34,TSV孔311对应的晶圆31的下表面设置晶圆键合点35,将若干芯粒32倒扣在晶圆31上,使芯粒键合点36与晶圆键合点35对齐,并使用热压键合工艺或者无污染焊接工艺键合连接在一起,再使用有机填充物33填充缝隙,然后使用CMP工艺磨平、减薄,形成晶上系统3;
步骤S3:加工顶部结构件2,顶部结构件2下表面制备顶部凹槽22,顶部凹槽22内制备凸台221,顶部结构件2的下表面设置定位销21;
步骤S4:加工底部结构件1,底部结构件1上表面制备底部凹槽12,底部结构件1还制备与顶部结构件2契合定位孔11,底部结构件1内部制备封闭液冷通道13;
步骤S5:将PCB预制件5安置在顶部结构件2的顶部凹槽22内,使用连接件穿过PCB板51的贯通孔511并延伸至凸台221与顶部凹槽22固定连接,形成顶部预制件;
步骤S6:将晶上系统3安置在底部结构件1的底部凹槽12内,并使芯粒32朝下,晶上系统3与底部凹槽12之间用粘稠胶4固定,形成底部预制件;
步骤S7:将弹性连接器6插入PCB板51的盲孔512并与焊盘52连接,并将顶部结构件2的定位销21与底部结构件1上的定位孔11契合连接,使弹性连接器6的另一端与晶上系统3上的晶圆压焊点34连接,并通过若干连接件贯穿顶部结构件2并延伸至底部结构件1,形成互联结构体;
步骤S8:将接头7安装在底部结构件1的液冷通道13的端口处,并使用胶密封以确保不漏水,完成装配。
实施例:
步骤S1:参见图2,使用松下M4板材层压尺寸340mm×340mm×1.5mm多层PCB板51,共6层,PCB板51的下表面加工若干盲孔512,盲孔512内连接直径0.3mm的焊盘52,焊盘52与PCB模块单元(如电源管理模块、I/O模块、Debug模块)具有电气连接特性,然后在焊盘52同侧加工若干适配M2.5螺钉的沉头通孔,记为子板一;参见图3,准备单层高强度无铜PCB子板,PCB子板尺寸为340mm×340mm×1.5mm,PCB子板加工位置、数量、尺寸与子板一中M2.5沉头通孔及φ0.3mm契合的通孔,记为子板二;参见图4,将子板一和子板二层压结合在一起,并使用丝网印刷工艺制备厚度10um阻焊层,完成PCB预制件5的加工。
步骤S2:参见图5-图7,采用微纳加工技术在12英寸硅晶圆31一侧加工若干晶圆压焊点34,晶圆压焊点34直径0.3mm,另一侧加工若干晶圆键合点35,晶圆键合点35尺寸、位置和数量与待键合的芯粒键合点36对齐,加工若干TSV孔311,TSV孔311直径10um,TSV孔311与晶圆压焊点34、晶圆键合点35形成电气连接,并将晶圆31减薄至120um左右。将若干芯粒32通过热压键合工艺键合在晶圆31上,键合时确保晶圆键合点35与芯粒键合点36对准,键合完毕后使用机填充物33在芯粒32侧填充平整,再使用机械化学抛光(CMP)工艺磨平、减薄至220-240um厚度,制成晶上系统3。
步骤S3:参见图8,使用紫铜加工尺寸为400mm×400mm×20mm的顶部结构件2,在顶部结构件2下表面制备顶部凹槽22,顶部凹槽22尺寸为340mm×340mm×10mm,顶部凹槽22内加工凸台221,凸台221高度7mm,直径5mm,凸台221中心加工M2.5×10螺纹孔,凸台221中心位置、数量与步骤S1中PCB预制件5的M2.5通孔位置及数量对应。顶部结构件2底部还加工有两个φ1.5×1.5mm定位销21;整个顶部结构件2还加工有若干φ3.5通孔,通孔位置、数量与步骤7加工的M3.5×10mm螺纹孔契合,制成顶部结构件2。
步骤S4:参见图9,使用紫铜加工底部结构件1下半部分,尺寸为400mm×400mm×15mm,在底部结构件1的上表面四周加工若干M3×9mm螺纹孔,在底部结构件1的上表面中间区域加工蛇形走线的凹槽,凹槽宽度3mm,相邻凹槽壁厚5mm,槽深1.5mm,凹槽走线首末各加工一个φ2.5mm通孔;参见图10,使用紫铜加工底部结构件1上半部分,尺寸为400mm×400mm×15mm,四周加工若干与上半部分位置、数量、尺寸契合的φ3通孔,在底部结构件1的上表面加工φ304.8mm底部凹槽12,深0.4mm,底部结构件1的下表面加工宽度、走向、壁厚与底部结构件1上表面契合的凹槽,槽深1.5mm,底部结构件1的上表面斜对的角落还加工有两个φ1.5×2mm的定位孔11和若干M3.5×10mm螺纹孔;参见图11,把底部结构件1的上表面和下表面贴合在一起,底部结构件1下半部分和底部结构件1上半部分的凹槽贴合在一起形成封闭液冷通道13,并用若干M3×20mm螺丝钉穿过底部结构件1下半部分的φ3通孔直入底部结构件1上半部分的螺纹孔,形成底部结构件1。
步骤S5:将PCB预制件5使用若干M2.5×8mm的沉头螺钉安装固定在顶部结构件2顶部凹槽22内的凸台221上,并使φ0.3盲孔512朝顶部凹槽22外,露出焊盘52,并将若干数量与盲孔512一致的直径0.254mm、长度1.78mm的毛纽扣穿过φ0.3的盲孔512并与焊盘52接触制成顶部预制件。
步骤S6:在底部结构件1底部凹槽12内均匀涂覆约250um厚的导热硅脂,将晶上系统3经过CMP处理的一侧朝下放入底部凹槽12内,制成底部预制件。
步骤S7:将底部预制件和顶部预制件通过定位销21定位对准,贴合在一起,并使用若干M3.5×36mm螺丝钉固定,形成组合件。
步骤S8:在组合件底部φ2.5mm孔内安装尺寸契合的接头7,并确保接头7与组合件之间密封良好,至此装配完成。
更详细的实施前后效果对比参见表1,表1从PCB板51的翘曲率,晶上系统3翘曲率,PCB板51与晶上系统3贴合形成的高度差变化情况,使用液冷散热前后晶上系统3工作温度和等方面加以对比分析:由于PCB板51通过与顶部结构件2顶部凹槽22内的凸台221固定后,PCB板51翘曲率由0.35%降为0.05%,翘曲高度差仅有0.17mm。而晶上系统3由于使用有机填充物33和CMP工艺,平整度良好,翘曲率仅有0.03%,高度差为0.092mm。从表1还可以看到,使用液冷散热技术后,晶上系统3工作温度下降了30℃。
表1本实施例前后对比
Figure 190746DEST_PATH_IMAGE001
对比例:参见表2,金属层与层压板CTE差异大等原因导致PCB容易翘曲;参见表3,目前国内外一线PCB制造厂根据层压板材、走线、过孔、铜厚等因素加工的PCB总体翘曲率在0.25%-1%,大尺寸复杂结构的混压板翘曲率>0.5%。
表2常见板材参数
Figure 576728DEST_PATH_IMAGE002
表3常见材料热膨胀系数
Figure 949941DEST_PATH_IMAGE003
根据表2和表3提供的数据,可以选择CTE与金属CTE相近的板材可适度改善PCB板的翘曲,但无论是平整度还是翘曲度,PCB板都与晶圆有较大的差距,晶圆可以通过抛光、磨平来保证平整度,而PCB板无法使用相似的工艺进行改善。因此,PCB板与晶圆之间的互连无法参照芯粒与晶圆互连采用的热压键合或者焊料焊接工艺来解决,这已成为SOW技术整机集成的关键技术难题。
综上所述,本发明实施例提供了一种基于TSV工艺的晶上系统与PCB板的互连结构及其制造方法,不仅可解决大尺寸晶上系统与翘曲PCB板连通问题,还可以解决晶上系统散热问题,从而为晶上系统的供电、调试、信号输入输出提供技术支撑,为更高速率、更大容量的晶上系统的设计与制造提供技术保障。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,包括底部结构件(1)和顶部结构件(2),所述底部结构件(1)与所述顶部结构件(2)通过连接件可拆卸链接,所述底部结构件(1)的上表面设置有底部凹槽(12),所述底部凹槽(12)内设置有晶上系统(3),所述晶上系统(3)的下表面与所述底部凹槽(12)之间贴合连接,所述顶部结构件(2)的下表面设置有顶部凹槽(22),所述顶部凹槽(22)内通过连接件连接有PCB预制件(5),所述PCB预制件(5)的另一端通过弹性连接器(6)连接所述晶上系统(3)。
2.如权利要求1所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,所述晶上系统(3)包括晶圆(31)、芯粒(32)、有机填充物(33)、晶圆压焊点(34)、晶圆键合点(35)和芯粒键合点(36),所述晶圆(31)设置于所述底部凹槽(12)内,所述晶圆(31)上设置有若干组贯通的TSV孔(311),所述TSV孔(311)对应的所述晶圆(31)的下表面设置有所述晶圆键合点(35),所述晶圆键合点(35)的下表面连接所述芯粒键合点(36),所述芯粒键合点(36)的另一端连接所述芯粒(32),相邻所述芯粒(32)之间填充所述有机填充物(33),所述TSV孔(311)对应的所述晶圆(31)的上表面设置所述晶圆压焊点(34)。
3.如权利要求2所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,所述晶圆键合点(35)的下表面通过热压键合工艺或者无污染焊接工艺键合连接所述芯粒键合点(36)。
4.如权利要求2所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,每组所述TSV孔(311)为四个,且所述TSV孔(311)与所述晶圆键合点(35)交错设置。
5.如权利要求2所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,所述PCB预制件(5)包括PCB板(51)和焊盘(52),所述顶部凹槽(22)的上表面设置有若干凸台(221),所述PCB板(51)上设置有与所述凸台(221)对应的贯通孔(511),所述PCB板(51)通过连接件贯穿所述贯通孔(511)并延伸至所述凸台(221)与所述顶部凹槽(22)连接,所述PCB板(51)的下表面均布设置有若干盲孔(512),所述盲孔(512)与所述晶圆压焊点(34)对应,所述盲孔(512)的顶壁设置所述焊盘(52),所述焊盘(52)的下表面连接所述弹性连接器(6),所述弹性连接器(6)的另一端连接所述晶圆压焊点(34)。
6.如权利要求1所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,所述底部结构件(1)的内部设置有液冷通道(13)。
7.如权利要求6所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,所述液冷通道(13)两端设置有接头(7)。
8.如权利要求1所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,所述底部结构件(1)和顶部结构件(2)的材质为金属或者陶瓷,所述底部结构件(1)的上表面设置有若干定位孔(11),所述顶部结构件(2)的下表面设置有与所述定位孔(11)契合连接的定位销(21)。
9.如权利要求1所述的一种基于TSV工艺晶上系统与PCB板互连结构,其特征在于,所述弹性连接器(6)为微弹簧、毛纽扣或弹性绝缘子。
10.一种权利要求1-9任一项所述的一种基于TSV工艺晶上系统与PCB板互连结构的制造方法,其特征在于,包括以下步骤:
步骤S1:在PCB板(51)上加工若干贯通孔(511),在PCB板(51)的下表面加工若干盲孔(512),盲孔(512)内焊接焊盘(52),形成PCB预制件(5);
步骤S2:通过微纳工艺在晶圆(31)上制备若干贯通的TSV孔(311),TSV孔(311)对应的晶圆(31)的上表面设置晶圆压焊点(34),TSV孔(311)对应的晶圆(31)的下表面设置晶圆键合点(35),将若干芯粒(32)倒扣在晶圆(31)上,使芯粒键合点(36)与晶圆键合点(35)对齐,并使用热压键合工艺或者无污染焊接工艺键合连接在一起,再使用有机填充物(33)填充缝隙,然后使用CMP工艺磨平、减薄,形成晶上系统(3);
步骤S3:加工顶部结构件(2),顶部结构件(2)下表面制备顶部凹槽(22),顶部凹槽(22)内制备凸台(221),顶部结构件(2)的下表面设置定位销(21);
步骤S4:加工底部结构件(1),底部结构件(1)上表面制备底部凹槽(12),底部结构件(1)还制备与顶部结构件(2)契合定位孔(11),底部结构件(1)内部制备封闭液冷通道(13);
步骤S5:将PCB预制件(5)安置在顶部结构件(2)的顶部凹槽(22)内,使用连接件穿过PCB板(51)的贯通孔(511)并延伸至凸台(221)与顶部凹槽(22)固定连接,形成顶部预制件;
步骤S6:将晶上系统(3)安置在底部结构件(1)的底部凹槽(12)内,并使芯粒(32)朝下,晶上系统(3)与底部凹槽(12)之间贴合固定,形成底部预制件;
步骤S7:将弹性连接器(6)插入PCB板(51)的盲孔(512)并与焊盘(52)连接,并将顶部结构件(2)的定位销(21)与底部结构件(1)上的定位孔(11)契合连接,使弹性连接器(6)的另一端与晶上系统(3)上的晶圆压焊点(34)连接,并通过若干连接件贯穿顶部结构件(2)并延伸至底部结构件(1),形成互联结构体;
步骤S8:将接头(7)安装在底部结构件(1)的液冷通道(13)的端口处,并使用胶密封以确保不漏水,完成装配。
CN202210664279.8A 2022-06-14 2022-06-14 基于tsv工艺晶上系统与pcb板互连结构及制造方法 Active CN114759012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210664279.8A CN114759012B (zh) 2022-06-14 2022-06-14 基于tsv工艺晶上系统与pcb板互连结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210664279.8A CN114759012B (zh) 2022-06-14 2022-06-14 基于tsv工艺晶上系统与pcb板互连结构及制造方法

Publications (2)

Publication Number Publication Date
CN114759012A true CN114759012A (zh) 2022-07-15
CN114759012B CN114759012B (zh) 2022-08-26

Family

ID=82336212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210664279.8A Active CN114759012B (zh) 2022-06-14 2022-06-14 基于tsv工艺晶上系统与pcb板互连结构及制造方法

Country Status (1)

Country Link
CN (1) CN114759012B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115003025A (zh) * 2022-07-18 2022-09-02 之江实验室 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
CN116127905A (zh) * 2023-04-06 2023-05-16 之江实验室 用于设计基板的方法、基板及晶圆级芯粒集成结构
CN116230654A (zh) * 2023-05-10 2023-06-06 之江实验室 晶上系统组装结构及其组装方法
CN116803550A (zh) * 2023-08-29 2023-09-26 之江实验室 一种针对晶上系统的测试组装方法及装置
CN117577598A (zh) * 2023-11-30 2024-02-20 之江实验室 一种基于晶上处理器的装卸装置及其装卸方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM329914U (en) * 2007-08-20 2008-04-01 Hon Hai Prec Ind Co Ltd Electrical connector
US20160293557A1 (en) * 2015-03-30 2016-10-06 Sony Corporation Package and antenna apparatus including package
US20190304959A1 (en) * 2018-03-29 2019-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics Card Including Multi-Chip Module
US20210098335A1 (en) * 2019-09-29 2021-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN213755121U (zh) * 2020-12-07 2021-07-20 昆山市广源行金属工业有限公司 一种新型晶片封装结构
CN114650655A (zh) * 2022-05-23 2022-06-21 之江实验室 晶圆预制件与pcb板的互连和散热结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM329914U (en) * 2007-08-20 2008-04-01 Hon Hai Prec Ind Co Ltd Electrical connector
US20160293557A1 (en) * 2015-03-30 2016-10-06 Sony Corporation Package and antenna apparatus including package
US20190304959A1 (en) * 2018-03-29 2019-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics Card Including Multi-Chip Module
US20210098335A1 (en) * 2019-09-29 2021-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN213755121U (zh) * 2020-12-07 2021-07-20 昆山市广源行金属工业有限公司 一种新型晶片封装结构
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN114650655A (zh) * 2022-05-23 2022-06-21 之江实验室 晶圆预制件与pcb板的互连和散热结构及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115003025A (zh) * 2022-07-18 2022-09-02 之江实验室 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
CN115003025B (zh) * 2022-07-18 2022-11-08 之江实验室 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
CN116127905A (zh) * 2023-04-06 2023-05-16 之江实验室 用于设计基板的方法、基板及晶圆级芯粒集成结构
CN116230654A (zh) * 2023-05-10 2023-06-06 之江实验室 晶上系统组装结构及其组装方法
CN116803550A (zh) * 2023-08-29 2023-09-26 之江实验室 一种针对晶上系统的测试组装方法及装置
CN117577598A (zh) * 2023-11-30 2024-02-20 之江实验室 一种基于晶上处理器的装卸装置及其装卸方法
CN117577598B (zh) * 2023-11-30 2024-05-14 之江实验室 一种基于晶上处理器的装卸装置及其装卸方法

Also Published As

Publication number Publication date
CN114759012B (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
CN114759012B (zh) 基于tsv工艺晶上系统与pcb板互连结构及制造方法
US8115302B2 (en) Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device
TWI653713B (zh) 用於提供互連半導體之中介層的方法與設備
US7759161B2 (en) Semiconductor device and method of manufacturing thereof
CN115003025B (zh) 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
US8600202B2 (en) Process for enhanced 3D integration and structures generated using the same
US11705437B1 (en) Interconnection structure of system on wafer and PCB base on TSV process and method for manufacturing the same
GB2494516A (en) Integrated circuit system with a high-power chip and a low-power chip
CN104051354A (zh) 半导体封装件及其制法
US20160197033A1 (en) Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
US10418315B2 (en) Semiconductor device and manufacturing method thereof
CN114496960A (zh) 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN114400219A (zh) 半导体器件及其制造方法、封装器件和电子装置
CN116053245A (zh) 三维芯片封装结构、芯片封装方法、芯片及电子设备
CN109887900B (zh) 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法
CN114630494B (zh) 晶圆集成系统与顶部pcb板的互连结构及其制造方法
CN117153811B (zh) 一种针对晶上系统的供电装置
CN221379294U (zh) 一种基于转接板的芯片封装重构结构
CN220106520U (zh) 一种基板双面嵌埋局部互联桥的高密度封装结构
WO2022041159A1 (zh) 一种芯片封装结构、电子设备及芯片封装结构的制备方法
CN117038593A (zh) 一种高可靠三维异构集成数模混合射频微系统
CN118507462A (zh) 芯片封装结构及其制备方法
CN118610173A (zh) 一种多芯粒散热封装结构及其形成方法
CN115425020A (zh) 多晶片封装互连结构、制作方法和电子设备
JP2021119630A (ja) チップパッケージ構造及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant