CN114637704A - 多接口激励实现方法 - Google Patents
多接口激励实现方法 Download PDFInfo
- Publication number
- CN114637704A CN114637704A CN202210500397.5A CN202210500397A CN114637704A CN 114637704 A CN114637704 A CN 114637704A CN 202210500397 A CN202210500397 A CN 202210500397A CN 114637704 A CN114637704 A CN 114637704A
- Authority
- CN
- China
- Prior art keywords
- sharing
- interface
- pkt
- random value
- random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种多接口激励实现方法,包括步骤S1、将待验证模块多个接口对应的激励信号以及目标激励信号设置在一个预设共享类中,生成共享包,目标激励信号基于多个接口对应的激励信号生成;步骤S2、获取S对应的原始约束C以及S1对应的原始约束C1,基于C、f(Si)、C1确定S1对应的调整约束C1’,基于C1’获取S1对应的随机值SA1;步骤S3、基于SA1、f(Si)、C确定S对应的调整约束C’,基于C’获取S对应的随机值SA;步骤S4、基于SA、f(Si)、Cj确定Sj对应的调整约束Cj’,基于Cj’获取Sj对应的SAj,j逐个从2取到N‑1;步骤S5、基于SA1、S、SAj、f(Si)确定SAN;步骤S6、将SAi分别赋值给第i接口对应的输入序列中驱动待验证模块。本发明加快了随机速度,提高了验证效率。
Description
技术领域
本发明涉及芯片验证技术领域,尤其涉及一种多接口激励实现方法。
背景技术
芯片验证的过程中,芯片中的待验证模块大多会存在多个接口,用于一个系统内关联模块的通信。尤其是有存储作用的待验证模块可能涉及较多的模块之间的数据传递存储以及地址的计算等操作。这种情况下,待验证模块的各个接口上的数据会出现关联性,可能是因果关联,也可能因为作用同一个数据而产生互相约束,例如由多个因子生成的地址的场景。在这种情况下,此模块的激励没有办法单独进行约束随机,如果通过sequence(序列)进行传递,则会大大增加数据生成的复杂度,并且各个接口可能互相独立,当接口数据需要实时对应时,数据的中间存储变得困难复杂,sequence数据传递的时效性难以保证。多个接口上的数据,因为相互的约束,会交叉生成更多的约束。如果把这些约束全部以constraint(约束)的形式定义,并全部交给仿真器来进行求解,这个约束求解的过程会变得异常耗时,而且很可能最终求解失败。这样对于需要进行多次随机生成激励的sequence来说,跑仿真就变得耗时甚至因为无法生成激励而严重影响验证过程中的debug(调试)和regression(回归),严重影响了验证效率。
发明内容
本发明目的在于,提供一种多接口激励实现方法,避免不同接口的sequence之间的数据传递,实现分步逐个随机,减少了随机过程中的计算量,加快了随机速度,提高了验证效率。
根据本发明第一方面,提供了一种多接口激励实现方法,包括:
步骤S1、将待验证模块多个接口对应的激励信号以及目标激励信号设置在一个预设共享类中,生成一个共享包sharing_pkt,所述目标激励信号基于所述多个接口对应的激励信号生成:S=f(Si)=a1*S1+a2*S2+…aN*SN,其中,S表示目标激励信号,Si表示第i接口对应的激励信号, i的取值范围为1到N,N为接口总数,ai表示Si的系数,│a1│≥│a2│≥…│aN│;
步骤S2、在sharing_pkt中,获取S对应的原始约束C以及S1对应的原始约束C1,基于C、f(Si)、C1确定S1对应的调整约束C1’,基于C1’获取S1对应的随机值SA1;
步骤S3、在sharing_pkt中,基于SA1、f(Si)、C确定S对应的调整约束C’,基于C’获取S对应的随机值SA;
步骤S4、在sharing_pkt中,基于SA、f(Si)、Cj确定Sj对应的调整约束Cj’,基于Cj’获取Sj对应的SAj,j逐个从2取到N-1;
步骤S5、在sharing_pkt中,基于SA1、S、SAj、f(Si)确定SAN;
步骤S6、将SAi分别赋值给第i接口对应的输入序列中驱动所述待验证模块。
根据本发明第二方面,提供一种电子设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行本发明第一方面所述的方法。
根据本发明第三方面,提供一种计算机可读存储介质,所述计算机指令用于执行本发明第一方面所述的方法。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种多接口激励实现方法可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有下列优点:
本发明能够避免待验证模块多个接口的不同接口的sequence之间的数据传递,实现分步逐个随机,减少了随机过程中的计算量,加快了随机速度,提高了验证效率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1为本发明实施例提供的多接口激励实现方法流程。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种多接口激励实现方法的具体实施方式及其功效,详细说明如后。
针对背景技术中提到的,多约束下随机难以进行,关联接口数据在sequence中传递存储困难复杂度高的问题。本发明实施例提出了一种基于逐步随机共享包的多接口激励实现方法,如图1所示,包括:
步骤S1、将待验证模块多个接口对应的激励信号以及目标激励信号设置在一个预设共享类中,生成一个共享包sharing_pkt,所述目标激励信号基于所述多个接口对应的激励信号生成:S=f(Si)=a1*S1+a2*S2+…aN*SN,其中,S表示目标激励信号,Si表示第i接口对应的激励信号, i的取值范围为1到N,N为接口总数,ai表示Si的系数,│a1│≥│a2│≥…│aN│;
其中,待验证模块指的是当前需要验证的芯片模块,所述预设共享类为uvm_sequence_item或uvm_object。徐亚需要说明的是,uvm_sequence_item或uvm_object是通用验证方法学(Universal Verification Methodology, UVM)中的类,在此不再展开描述。此外,可以理解的是,│ai│越大,对应的Si对S的影响越大。目标激励信号S并不在接口(interface)上,而是由第一接口到第N接口对应的激励信号,即S1,S2,…SN按照f(Si)的组合方式生成的。激励信号即输入信号,芯片验证过程中,所有的输入信号要构造出对应的目标激励信号,来驱动所述待验证模块,通过观察所述待验证模块的输出信号来进行验证。
需要说明的是,所述多个接口对应的激励信号为待验证模块本次验证需要关注的接口数据,待验证模块可能还存在其他接口对应的激励信号,这部分内容在本次验证中无需获取。
步骤S2、在sharing_pkt中,获取S对应的原始约束C以及S1对应的原始约束C1,基于C、f(Si)、C1确定S1对应的调整约束C1’,基于C1’获取S1对应的随机值SA1;
其中,基于C、f(Si)、C1中涉及的关联等式关系、前后因果关系等信息进行正向推导,即可确定调整约束C1’,C1’为最简的随机机制为目的即A inside {[min,max]}。可以理解的是C1’为C1的子集。由于S1的变化步长最大,因此对S的影响最大,通过生成C1’限缩了S1的取值范围,可以大大减少随机过程中的计算量。
需要说明的是,如果│a1│=│a2│=…│aM│, 2≤M<N,则说明对S的影响最大的激励信号不止一个,作为一种实施例,若包括M个S1,则对每一S1逐个执行步骤S2,获取所有S1对应的随机值SA1,然后执行步骤S3。
步骤S3、在sharing_pkt中,基于SA1、f(Si)、C确定S对应的调整约束C’,基于C’获取S对应的随机值SA;
步骤S4、在sharing_pkt中,基于SA、f(Si)、Cj确定Sj对应的调整约束Cj’,基于Cj’获取Sj对应的SAj,j逐个从2取到N-1;
作为一种实施例,所述步骤S2、步骤S3、步骤S4中,根据每一激励对应调整约束以类的方式进行随机生成该激励对应的随机值。具体的,所述步骤S2、步骤S3、步骤S4中,可调用Virtual_seuquence或virtual sequencer,在sharing_pkt中,根据每一激励对应调整约束以类的方式进行随机生成该激励对应的随机值,其中,Virtual_seuquence或virtualsequencer为UVM中现有的class以及运行机制,在此不再展开描述。
作为一种实施例,所述步骤S2、步骤S3、步骤S4中可以将每一调整约束以内嵌式随机的形式,按照一定的顺序封装成函数(function)并在预设的函数中调用,具体的,所述步骤S2中,调用Pre_random函数,基于C1’获取S1对应的随机值SA1;步骤S3中,调用Random函数,基于C’获取S对应的随机值SA;步骤S4中,调用Post_random函数,基于Cj’ 获取Sj对应的SAj。其中,Pre_random函数、Random函数和Post_random函数均为System verilog中的内建函数。通过上述设置,即可一次按照Pre_random函数、Random函数和Post_random函数的顺序来执行,以实现分步逐个随机,减少随机过程的计算量,加快随机速度。
步骤S5、在sharing_pkt中,基于SA1、S、SAj、f(Si)确定SAN;
需要说明的是,通过步骤S2-步骤S5可以基于共享包快速随机中各个接口所需的激励,且不需要待验证模块多个接口的不同接口的sequence之间的数据传递。
步骤S6、将SAi分别赋值给第i接口对应的输入序列中驱动所述待验证模块。
需要说明的是,通过Virtual_seuquence或virtual sequencer对sharing_pkt进行随机化,并将这个sharing_pkt的随机和给每一接口对应输入序列赋值过程分开,直接以copy的方式分别传递给各个接口对应的输入序列,从而可以把多接口的激励随机和传递很好解决,也会大大降低序列中关于数据生成的复杂度。
作为一种实施例,所述步骤S6包括:
步骤S61、在第i接口对应的seuquence中声明sharing_pkt;
步骤S62、从所述sharing_pkt中获取第i接口对应的随机值SA1,加入第i接口对应的seuquence中,驱动第i接口。
需要说明的是,现有技术中运行一个这样的多接口的模块,随机会花费2-5秒的时间,但是一次验证过程通常要随机上千次,所以一次验证花费的时间约为1000*3/60 =50min,且在某些情况下甚至会出现随机失败的情况,严重影响正常工作。并且由于数据分散与各个sequence_item内,需要通过layer sequence或者额外的多个内部变量在virtualsequence传递数据,使得整个suquence内部的数据变得异常复杂。
而在使用本发明实施例所述方法之后,随机的时间几乎可以忽略不记,这样运行一词验证的时间约为3min,且所有数据均直接来自于sharing_pkt,各个接口的sequence直接copy即可。以下通过一个具体示例对本发明实施例所述方法进行进一步说明:
假设待验证模块为A,A需要和模块B,C,D进行数据通信。那么A模块就有三个接口:intf0(B->A)、inft1(C->A)和intf2(D->A)。其中,A中的目标激励信号S(S并不在interface上)由intf0(B->A)接口对应的激励信号S1、inft1(C->A)对应的激励信号S2、intf2(D->A)对应的激励信号S3的数据按照一定的方式组合而成,组合方式如下: S =512*S1 + 4*S2 + S3。S的原始约束条件为:0 ≤ S ≤ 65535, S%4 == 0(即S能对4整除)。S1的原始约束条件为:0≤S1 ≤ 255。 S3和S2的约束条件为:S3为有符号数,S2为无符号数,且4*S2 + S3 >=0;
如果直接对所有数据施加约束,那么需要添加下列约束:B0: S = 512*S1 + 4*S2+ S3;B1: 0 ≤ S ≤ 65535;B2: S % 4 == 0;B2: 0≤S1 ≤ 255;B3: 4*S2 + S3 > 0;B4 :S2> 0;这相当于要求计算机对上述5组约束求解,此过程耗时漫长,且可能出现求解失败的情况。并且,如果S,S1,S2,S3不是放在一个共享包中而是分别放在各自interface对应的sequence_item中的话,将会出现一个复杂的数据传递过程。
基于本发明所述方法,主要随机数据为S,其他的数据可以由S以及等式S = 512*S1 + 4*S2 + S3逐步获取。做如下的分解操作:
1.Gen_S1: randomize(S1 inside {[0,65536/512]})
2.Gen_S: randomize(S inside {[S1*512,65536]}; S%4 == 0)
3.Gen_S2: randomize(S2 inside {[0,S/4]})
4.Gen_S3: S3 = S-512*S1-4*S2
通过优先生成S1以缩小S的随机范围,因为二者一定满足如下关系:S >= 512*S1;以如下方式制定顺序:
Pre_random: gen_S1
Random: S
Post_random: gen_S1 , gen_S 2。
通过上述操作即可生成S1、S2和S3的随机值,分别赋值到对应的接口,即可实现对待验证模块A的驱动。
本发明实施例能够避免待验证模块多个接口的不同接口的sequence之间的数据传递,实现分步逐个随机,减少了随机过程中的计算量,加快了随机速度,提高了验证效率。
需要说明的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理,但是其中的许多步骤可以被并行地、并发地或者同时实施。此外,各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止,但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
本发明实施例还提供一种电子设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行本发明实施例所述的方法。
本发明实施例还提供一种计算机可读存储介质,所述计算机指令用于执行本发明实施例所述的方法。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (9)
1.一种多接口激励实现方法,其特征在于,包括:
步骤S1、将待验证模块多个接口对应的激励信号以及目标激励信号设置在一个预设共享类中,生成一个共享包sharing_pkt,所述目标激励信号基于所述多个接口对应的激励信号生成:S=f(Si)=a1*S1+a2*S2+…aN*SN,其中,S表示目标激励信号,Si表示第i接口对应的激励信号, i的取值范围为1到N,N为接口总数,ai表示Si的系数,│a1│≥│a2│≥…│aN│;
步骤S2、在sharing_pkt中,获取S对应的原始约束C以及S1对应的原始约束C1,基于C、f(Si)、C1确定S1对应的调整约束C1’,基于C1’获取S1对应的随机值SA1;
步骤S3、在sharing_pkt中,基于SA1、f(Si)、C确定S对应的调整约束C’,基于C’获取S对应的随机值SA;
步骤S4、在sharing_pkt中,基于SA、f(Si)、Cj确定Sj对应的调整约束Cj’,基于Cj’ 获取Sj对应的SAj,j逐个从2取到N-1;
步骤S5、在sharing_pkt中,基于SA1、S、SAj、f(Si)确定SAN;
步骤S6、将SAi分别赋值给第i接口对应的输入序列中驱动所述待验证模块。
2.根据权利要求1所述的方法,其特征在于,
所述预设共享类为uvm_sequence_item或uvm_object。
3.根据权利要求1所述的方法,其特征在于,
所述步骤S2、步骤S3、步骤S4中,根据每一激励对应调整约束以类的方式进行随机生成该激励对应的随机值。
4.根据权利要求3所述的方法,其特征在于,
所述步骤S2、步骤S3、步骤S4中,调用Virtual_seuquence或virtual sequencer,在sharing_pkt中,根据每一激励对应调整约束以类的方式进行随机生成该激励对应的随机值。
5.根据权利要求3所述的方法,其特征在于,
所述步骤S2中,调用Pre_random函数,基于C1’获取S1对应的随机值SA1;
步骤S3中,调用Random函数,基于C’获取S对应的随机值SA;
步骤S4中,调用Post_random函数,基于Cj’获取Sj对应的SAj。
6.根据权利要求1所述的方法,其特征在于,
若包括M个S1,2≤M<N,则对每一S1逐个执行步骤S2,获取所有S1对应的随机值SA1,然后执行步骤S3。
7.根据权利要求1所述的方法,其特征在于,
所述步骤S6包括:
步骤S61、在第i接口对应的seuquence中声明sharing_pkt;
步骤S62、从所述sharing_pkt中获取第i接口对应的随机值SA1,加入第i接口对应的seuquence中,驱动第i接口。
8.一种电子设备,其特征在于,包括:
至少一个处理器;
以及,与所述至少一个处理器通信连接的存储器;
其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行前述权利要求1-7任一项所述的方法。
9.一种计算机可读存储介质,其特征在于,存储有计算机可执行指令,所述计算机可执行指令用于执行前述权利要求1-7中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210500397.5A CN114637704B (zh) | 2022-05-10 | 2022-05-10 | 多接口激励实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210500397.5A CN114637704B (zh) | 2022-05-10 | 2022-05-10 | 多接口激励实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114637704A true CN114637704A (zh) | 2022-06-17 |
CN114637704B CN114637704B (zh) | 2022-08-23 |
Family
ID=81953178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210500397.5A Active CN114637704B (zh) | 2022-05-10 | 2022-05-10 | 多接口激励实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114637704B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6513144B1 (en) * | 1999-04-22 | 2003-01-28 | Synopsys, Inc. | Method and apparatus for random stimulus generation |
JP2009070009A (ja) * | 2007-09-12 | 2009-04-02 | Sony Corp | 乱数生成装置および乱数生成方法 |
US20100332574A1 (en) * | 2009-06-26 | 2010-12-30 | Herbert Howard C | Digital random number generator |
WO2017020590A1 (zh) * | 2015-08-05 | 2017-02-09 | 深圳市中兴微电子技术有限公司 | 一种芯片验证方法和装置、设备、存储介质 |
CN109992462A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 验证激励生成方法、装置、芯片验证方法及系统 |
CN109992804A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 激励生成装置、芯片验证装置及系统 |
WO2022001427A1 (zh) * | 2020-07-01 | 2022-01-06 | 浙江三维利普维网络有限公司 | 基于dsp的伪随机序列的生成方法和装置、存储介质 |
CN114116346A (zh) * | 2021-11-24 | 2022-03-01 | 杭州云合智网技术有限公司 | 基于UVM的sequence反馈机制的激励控制方法 |
-
2022
- 2022-05-10 CN CN202210500397.5A patent/CN114637704B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6513144B1 (en) * | 1999-04-22 | 2003-01-28 | Synopsys, Inc. | Method and apparatus for random stimulus generation |
JP2009070009A (ja) * | 2007-09-12 | 2009-04-02 | Sony Corp | 乱数生成装置および乱数生成方法 |
US20100332574A1 (en) * | 2009-06-26 | 2010-12-30 | Herbert Howard C | Digital random number generator |
WO2017020590A1 (zh) * | 2015-08-05 | 2017-02-09 | 深圳市中兴微电子技术有限公司 | 一种芯片验证方法和装置、设备、存储介质 |
CN109992462A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 验证激励生成方法、装置、芯片验证方法及系统 |
CN109992804A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 激励生成装置、芯片验证装置及系统 |
WO2022001427A1 (zh) * | 2020-07-01 | 2022-01-06 | 浙江三维利普维网络有限公司 | 基于dsp的伪随机序列的生成方法和装置、存储介质 |
CN114116346A (zh) * | 2021-11-24 | 2022-03-01 | 杭州云合智网技术有限公司 | 基于UVM的sequence反馈机制的激励控制方法 |
Non-Patent Citations (3)
Title |
---|
姚爱红等: "基于模拟的SoC功能验证研究", 《微电子学与计算机》 * |
牛玉坤等: "基于UVM实现APB-I~2C模块的功能验证", 《工业控制计算机》 * |
许彤等: "嵌入式处理器在片调试功能的验证", 《计算机辅助设计与图形学学报》 * |
Also Published As
Publication number | Publication date |
---|---|
CN114637704B (zh) | 2022-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bootle et al. | Arya: Nearly linear-time zero-knowledge proofs for correct program execution | |
US20070271207A1 (en) | Determining Compliance Rates for Probabilistic Requests | |
US20040059767A1 (en) | Masking of factorized data in a residue number system | |
CN108292341B (zh) | 用于核查目标装置中的应用的执行完整性的方法 | |
US7432738B1 (en) | Reversible sequential apparatuses | |
CN112257366B (zh) | 一种用于等价性验证的cnf生成方法及系统 | |
US20050166116A1 (en) | Method and apparatus for encoding and generating transaction-based stimulus for simulation of VLSI circuits | |
US9589087B2 (en) | Verification environments utilizing hardware description languages | |
CN113435682A (zh) | 分布式训练的梯度压缩 | |
JP7312293B2 (ja) | デジタル署名方法、署名情報の検証方法、関連装置及び電子機器 | |
CN112286752A (zh) | 一种联邦学习异构处理系统的算法验证方法及系统 | |
US20190319802A1 (en) | Parallel processing techniques for hash-based signature algorithms | |
CN111585770A (zh) | 分布式获取零知识证明的方法、设备、介质和系统 | |
CN114637704B (zh) | 多接口激励实现方法 | |
CN110688821A (zh) | 一种复杂算法的测试激励生成器及其控制方法 | |
CN111797588B (zh) | 一种形式验证比较点匹配方法、系统、处理器及存储器 | |
Mercan et al. | Computing sequence covering arrays using unified combinatorial interaction testing | |
JP4881404B2 (ja) | 回路記述生成装置および機能検証方法 | |
CN111814414A (zh) | 一种基于遗传算法的覆盖率收敛方法及系统 | |
WO2023071566A1 (zh) | 数据处理方法、装置、计算机设备、计算机可读存储介质及计算机程序产品 | |
Mouris et al. | Privacy-preserving IP verification | |
WO2023000577A1 (zh) | 一种数据压缩方法、装置及电子设备和存储介质 | |
CN118525320A (zh) | 用于全同态加密(fhe)应用的密码处理器 | |
Gavrilov et al. | Method of mathematical description for digital system blocks logical models | |
US20170060716A1 (en) | Persistent command parameter table for pre-silicon device testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |