CN114628359A - 半导体装置及制造半导体装置的方法 - Google Patents

半导体装置及制造半导体装置的方法 Download PDF

Info

Publication number
CN114628359A
CN114628359A CN202110849230.5A CN202110849230A CN114628359A CN 114628359 A CN114628359 A CN 114628359A CN 202110849230 A CN202110849230 A CN 202110849230A CN 114628359 A CN114628359 A CN 114628359A
Authority
CN
China
Prior art keywords
layer
capacitor
plug
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110849230.5A
Other languages
English (en)
Inventor
崔康植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114628359A publication Critical patent/CN114628359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体装置及制造半导体装置的方法。本文可以提供的是一种半导体装置。该半导体装置可以包括：第一层叠体，其包括交替层叠的第一层叠绝缘层和第一层叠导电层；电容器插塞，其穿过第一层叠体；以及电容器多层式层，其被配置为围绕电容器插塞。电容器插塞可以包括金属。

Description

半导体装置及制造半导体装置的方法
技术领域
本公开的各个实施方式总体上涉及半导体装置及制造半导体装置的方法，并且更具体地，涉及三维(3D)半导体装置和制造3D半导体装置的方法。
背景技术
半导体存储器装置包括能够存储数据的存储器单元。3D半导体存储器装置包括以3D布置的存储器单元，由此减少了每单位面积基板的存储器单元所占据的面积。
为了提高3D半导体存储器装置的集成度，可以增加层叠的存储器单元的数量。随着层叠的存储器单元的数量增加，3D半导体存储器装置的操作可靠性可能会降低。
发明内容
本公开的实施方式可以提供一种半导体装置。半导体装置可以包括：第一层叠体，其包括交替层叠的第一层叠绝缘层和第一层叠导电层；电容器插塞，其穿过第一层叠体；以及电容器多层式层，其被配置为围绕电容器插塞。电容器插塞可以包括金属。
本公开的实施方式可以提供一种半导体装置。半导体装置可以包括：第一层叠体，其包括交替层叠的第一层叠绝缘层和第一层叠导电层；电容器插塞，其穿过第一层叠体；电容器绝缘层，其被配置为围绕电容器插塞；以及电容器多层式层，其被配置为围绕电容器绝缘层。
本公开的实施方式可以提供一种半导体装置。半导体装置可以包括：第一层叠体，其包括交替层叠的第一层叠绝缘层和第一层叠导电层；第一电容器插塞，其穿过第一层叠体；第一电容器多层式层，其被配置为围绕相应的第一电容器插塞；第二电容器插塞，其穿过第一层叠体；第二电容器多层式层，其被配置为围绕相应的第二电容器插塞；第一电极，其联接至第一电容器插塞；以及第二电极，其联接至第二电容器插塞。第一电极和第二电极可以彼此电分离。
本公开的实施方式可以提供一种制造半导体装置的方法。该方法可以包括：通过交替层叠初步层叠绝缘层和初步层叠牺牲层来形成初步层叠体；形成第一通孔和第二通孔，第一通孔和第二通孔各自穿过初步层叠体；在第一通孔的表面和第二通孔的表面上形成第一材料层；在第一材料层上形成第二材料层；将第一材料层分离为第一通孔中的存储器层和第二通孔中的电容器多层式层；将第二材料层分离为第一通孔中的沟道层和第二通孔中的初步电容器绝缘层；以及对初步电容器绝缘层进行氧化，由此形成电容器绝缘层。
附图说明
图1A是根据本公开的实施方式的半导体装置的平面图。
图1B是沿着图1A的线A-A′截取的截面图。
图1C是图1B的区域B的放大图。
图1D是图1B的区域C的放大图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N和图2O是用于说明根据本公开的实施方式的半导体装置的制造方法的截面图。
图3是根据本公开的实施方式的半导体装置的截面图。
图4是例示根据本公开的实施方式的存储器系统的配置的框图。
图5是例示根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
本说明书或本申请中所介绍的本公开的实施方式中的具体结构性描述或功能性描述仅为了描述本公开的实施方式。这些描述不应被解释为限于说明书或申请中所描述的实施方式。
将理解的是，尽管在本文中可以使用术语第一、第二、第三等描述各种元件、组件、区域、层、电容器、体、插塞、结构、电极和/或部分，但这些元件、组件、区域、层、电容器、体、插塞、结构、电极和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层、电容器、体、插塞、结构、电极和/或部分与另一元件、组件、区域、层、电容器、体、插塞、结构、电极、和/或部分区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件、组件、区域、层、电容器、体、插塞、结构、电极和/或部分可以被称为第二元件、组件、区域、层、电容器、体、插塞、结构、电极和/或部分。
本公开的各个实施方式可以涉及具有提高的操作可靠性的半导体装置及制造该半导体装置的方法。
图1A是根据本公开的实施方式的半导体装置的平面图。图1B是沿着图1A的线A-A′截取的截面图。图1C是图1B的区域B的放大图。图1D是图1B的区域C的放大图。
参照图1A和图1B，半导体装置可以包括基板100。基板100可以具有沿着由第一方向D1和第二方向D2限定的平面延伸的板的形状。第一方向D1和第二方向D2可以彼此相交。例如，第一方向D1和第二方向D2可以彼此垂直。基板100可以包括半导体材料。例如，基板100可以包括硅。
基板100可以包括单元区域CER、虚设区域DUR和电容器区域CAR。单元区域CER、虚设区域DUR和电容器区域CAR可以是在由第一方向D1和第二方向D2限定的平面中观察时标识的区域。虚设区域DUR可以设置在单元区域CER和电容器区域CAR之间。
可以提供被配置为覆盖基板100的第一绝缘层110。第一绝缘层110可以包括绝缘材料。例如，第一绝缘层110可以包括氧化物或氮化物。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以设置在第一绝缘层110中。第一电极至第四电极EL1、EL2、EL3和EL4可以设置在电容器区域CAR上。
第一电极EL1可以联接至第三电极EL3。第二电极EL2可以联接至第四电极EL4。第一电极EL1和第二电极EL2可以设置在相同的高度处。第三电极EL3和第四电极EL4可以设置在相同的高度处。第三电极EL3和第四电极EL4可以设置在比第一电极EL1和第二电极EL2更高的高度处。第一电极EL1可以在第一方向D1上与第二电极EL2和第四电极EL4间隔开。第三电极EL3可以在第一方向D1上与第二电极EL2和第四电极EL4间隔开。第一电极EL1可以与第二电极EL2和第四电极EL4电分离。第三电极EL3可以与第二电极EL2和第四电极EL4电分离。第一电极至第四电极EL1、EL2、EL3和EL4可以包括导电材料。
还可以在第一绝缘层110中设置第五电极EL5。第五电极EL5可以设置在电容器区域CAR上。第五电极EL5可以与第三电极EL3或第四电极EL4位于相同的高度处。第五电极EL5可以与第一电极EL1至第四电极EL4电分离。第五电极EL5可以处于电浮置状态。第五电极EL5可以包括导电材料。
可以在第一绝缘层110上设置单元源极结构CSS、虚设源极结构DSS和绝缘结构IST。
单元源极结构CSS可以从单元区域CER延伸到虚设区域DUR。单元源极结构CSS可以包括在第三方向D3上顺序地层叠的第一单元源极层CSL1、第二单元源极层CSL2和第三单元源极层CSL3。第三方向D3可以与第一方向D1和第二方向D2相交。例如，第三方向D3可以垂直于第一方向D1和第二方向D2。单元源极结构CSS的第一单元源极层至第三单元源极层CSL1、CSL2和CSL3可以包括导电材料。例如，单元源极结构CSS的第一单元源极层至第三单元源极层CSL1、CSL2和CSL3可以包括掺杂多晶硅。
每个虚设源极结构DSS可以设置在电容器区域CAR上。虚设源极结构DSS可以包括在第三方向D3上顺序地层叠的第一虚设源极层DSL1、第一蚀刻停止层ESL1、第二虚设源极层DSL2、第二蚀刻停止层ESL2和第三虚设源极层DSL3。第一虚设源极层至第三虚设源极层DSL1、DSL2和DSL3可以包括半导体材料。例如，第一虚设源极层至第三虚设源极层DSL1、DSL2和DSL3可以包括多晶硅。第一蚀刻停止层ESL1和第二蚀刻停止层ESL2可以包括相对于第一虚设源极层至第三虚设源极层DSL1、DSL2和DSL3中包括的材料具有蚀刻选择性的材料。例如，第一蚀刻停止层ESL1和第二蚀刻停止层ESL2可以包括氧化物。
每个绝缘结构IST可以设置在单元源极结构CSS和虚设源极结构DSS之间或者设置在虚设源极结构DSS之间。绝缘结构IST可以将单元源极结构CSS与虚设源极结构DSS分离或者可以将虚设源极结构DSS彼此分离。绝缘结构IST可以包括绝缘材料。例如，绝缘结构IST可以包括氧化物。
第一层叠体STA1可以设置在单元区域CER上方。第一层叠体STA1可以设置在单元源极结构CSS上。第一层叠体STA1可以包括在第三方向D3上交替层叠的第一层叠绝缘层11和第一层叠导电层12。
第一层叠导电层12可以用作半导体装置的字线或选择线。第一层叠导电层12可以包括导电材料。第一层叠绝缘层11可以包括绝缘材料。例如，第一层叠绝缘层11可以包括氧化物。
第二层叠体STA2可以设置在虚设区域DUR上方。第二层叠体STA2可以设置在单元源极结构CSS和绝缘结构IST上。第二层叠体STA2可以包括在第三方向D3上交替层叠的第二层叠绝缘层21和第二层叠牺牲层22。
第二层叠绝缘层21可以包括绝缘材料。例如，第二层叠绝缘层21可以包括氧化物。第二层叠牺牲层22可以包括与第二层叠绝缘层21的材料不同的材料。例如，第二层叠牺牲层22可以包括氮化物。
第三层叠体STA3可以设置在电容器区域CAR上方。第三层叠体STA3可以设置在虚设源极结构DSS和绝缘结构IST上。第三层叠体STA3可以包括在第三方向D3上交替层叠的第三层叠绝缘层31和第二层叠导电层32。
第三层叠绝缘层31可以包括绝缘材料。例如，第三层叠绝缘层31可以包括氧化物。第二层叠导电层32可以包括导电材料。
可以提供穿过第一层叠体STA1的单元插塞CEP。单元插塞CEP可以在第三方向D3上延伸。单元插塞CEP可以设置在单元区域CER上方。单元插塞CEP的下部可以设置在单元源极结构CSS中。单元插塞CEP可以包括填充层FI、被配置为围绕填充层FI的沟道层CL、以及被配置为围绕沟道层CL的存储器层ML。
填充层FI可以在第三方向D3上延伸。填充层FI可以包括绝缘材料。例如，填充层FI可以包括氧化物。
沟道层CL可以在第三方向D3上延伸。沟道层CL可以包括半导体材料。例如，沟道层CL可以包括多晶硅。沟道层CL可以联接至单元源极结构CSS的第二单元源极层CSL2。沟道层CL可以与单元源极结构CSS的第二单元源极层CSL2接触。沟道层CL可以电联接至单元源极结构CSS的第二单元源极层CSL2。
存储器层ML可以在第三方向D3上延伸。单元源极结构CSS的第二单元源极层CSL2可以通过穿过存储器层ML而联接至沟道层CL。
可以提供穿过第三层叠体STA3的第一电容器插塞CAP1和穿过第三层叠体STA3的第二电容器插塞CAP2。第一电容器插塞CAP1和第二电容器插塞CAP2可以在第三方向D3上延伸。第一电容器插塞CAP1和第二电容器插塞CAP2可以设置在电容器区域CAR上方。第一电容器插塞CAP1和第二电容器插塞CAP2中的每一个的下部可以设置在虚设源极结构DSS中。
可以提供被配置为围绕每个第一电容器插塞CAP1的侧壁的第一电容器绝缘层CI1和第一电容器多层式层CM1。第一电容器绝缘层CI1可以覆盖第一电容器插塞CAP1的外侧壁。第一电容器多层式层CM1可以覆盖第一电容器绝缘层CI1的外侧壁。可以提供被配置为围绕每个第二电容器插塞CAP2的侧壁的第二电容器绝缘层CI2和第二电容器多层式层CM2。第二电容器绝缘层CI2可以覆盖第二电容器插塞CAP2的外侧壁。第二电容器多层式层CM2可以覆盖第二电容器绝缘层CI2的外侧壁。
可以提供穿过第三层叠体STA3的支撑插塞SUP。支撑插塞SUP可以在第三方向D3上延伸。支撑插塞SUP可以设置在电容器区域CAR上方。每个支撑插塞SUP的下部可以设置在虚设源极结构DSS中。每个支撑插塞SUP可以包括导电插塞CC、侧壁绝缘层SCI和侧壁多层式层SCM。侧壁绝缘层SCI可以覆盖导电插塞CC的外侧壁。侧壁多层式层SCM可以覆盖侧壁绝缘层SCI的外侧壁。第三层叠体STA3和虚设源极结构DSS可以与第一电容器多层式层CM1、第二电容器多层式层CM2和侧壁多层式层SCM的外侧壁接触。
第一电容器插塞CAP1、第二电容器插塞CAP2和导电插塞CC可以包括相同的材料，并且可以包括导电材料。第一电容器插塞CAP1、第二电容器插塞CAP2和导电插塞CC可以包括与沟道层CL的材料不同的材料。例如，第一电容器插塞CAP1、第二电容器插塞CAP2和导电插塞CC可以包括金属。第一电容器绝缘层CI1、第二电容器绝缘层CI2和侧壁绝缘层SCI可以包括绝缘材料。例如，第一电容器绝缘层CI1、第二电容器绝缘层CI2和侧壁绝缘层SCI可以包括氧化物。第一电容器多层式层CM1、第二电容器多层式层CM2和侧壁多层式层SCM中的每一个可以是多层式绝缘层。第一电容器多层式层CM1、第二电容器多层式层CM2和侧壁多层式层SCM可以与存储器层ML包括相同的材料。
第一电容器插塞CAP1可以电联接至第三电极EL3和第一电极EL1。第三电极EL3可以设置在第一电容器插塞CAP1下方。第二电容器插塞CAP2可以电联接至第四电极EL4和第二电极EL2。第四电极EL4可以设置在第二电容器插塞CAP2下方。第二电容器插塞CAP2可以在第一方向D1上与第一电容器插塞CAP1间隔开。支撑插塞SUP可以设置在第一电容器插塞CAP1和第二电容器插塞CAP2之间。支撑插塞SUP可以在第一方向D1上与第一电容器插塞CAP1间隔开，并且可以在第一方向D1上与第二电容器插塞CAP2间隔开。支撑插塞SUP可以与第一电极至第四电极EL1、EL2、EL3和EL4电分离。第一电容器插塞CAP1、第二电容器插塞CAP2和支撑插塞SUP可以被第二层叠导电层32围绕。
可以提供被配置为覆盖第一层叠体至第三层叠体STA1、STA2和STA3的第二绝缘层120。第二绝缘层120可以包括绝缘材料。例如，第二绝缘层120可以包括氧化物或氮化物。
可以提供穿过第二绝缘层120的位线接触件BCT。各个位线接触件BCT可以联接至单元插塞CEP中的对应单元插塞CEP。尽管未示出，但位线接触件BCT可以电联接至半导体装置的位线。位线接触件BCT可以包括导电材料。例如，位线接触件BCT可以包括钨。
根据上述结构，第一电容器插塞CAP1可以形成第一电容器C1。第一电容器C1还可以包括第二层叠导电层32、第一电容器多层式层CM1、第一电容器绝缘层CI1或第三电极EL3，或者还可以包括它们的组合。通过第三电极EL3彼此电联接的第一电容器插塞CAP1可以用作第一电容器C1的第一电极结构。第二层叠导电层32可以用作第一电容器C1的第二电极结构。第一电容器绝缘层CI1和第一电容器多层式层CM1可以用作插置于第一电极结构和第二电极结构之间的电介质。
第二电容器插塞CAP2可以形成第二电容器C2。第二电容器C2还可以包括第二层叠导电层32、第二电容器多层式层CM2、第二电容器绝缘层CI2或第四电极EL4，或者还可以包括它们的组合。通过第四电极EL4彼此电联接的第二电容器插塞CAP2可以用作第二电容器C2的第一电极结构。第二层叠导电层32可以用作第二电容器C2的第二电极结构。第二电容器绝缘层CI2和第二电容器多层式层CM2可以用作插置于第一电极结构和第二电极结构之间的电介质。
此外，第一电容器C1和第二电容器C2共享第二层叠导电层32。也就是说，因为第一电容器C1和第二电容器C2共享第二电极结构，所以第一电容器C1和第二电容器C2可以彼此并联联接。支撑插塞SUP电联接至第五电极EL5，但是因为第五电极EL5处于浮置状态，所以支撑插塞SUP也可以处于电浮置状态。
参照图1C和图1D，单元插塞CEP的存储器层ML可以包括被配置为围绕沟道层CL的隧道绝缘层TL、被配置为围绕隧道绝缘层TL的数据储存层DL和被配置为围绕数据储存层DL的阻挡层BKL。隧道绝缘层TL可以包括允许电荷隧穿的材料。例如，隧道绝缘层TL可以包括氧化物。数据储存层DL可以包括允许电荷捕获的材料。例如，数据储存层DL可以包括氮化物。阻挡层BKL可以包括能够阻挡电荷的移动的材料。例如，阻挡层BKL可以包括氧化物。
单元插塞CEP可以包括设置在单元源极结构CSS中的下部CEPa和设置在第一层叠体STA1中的上部CEPb。单元源极结构CSS可以围绕单元插塞CEP的下部CEPa。第一层叠体STA1可以围绕单元插塞CEP的上部CEPb。
单元插塞CEP的下部CEPa的最大宽度可以大于单元插塞CEP的上部CEPb的最小宽度。例如，单元插塞CEP的下部CEPa在第一方向D1上的宽度可以定义为第一宽度W1，单元插塞CEP的上部CEPb在第一方向D1上的宽度可以定义为第二宽度W2，并且第一宽度W1的最大值可以大于第二宽度W2的最小值。
第二电容器多层式层CM2可以包括第一层41、被配置为围绕第一层41的第二层42、和被配置为围绕第二层42的第三层43。第三层43可以围绕第一层41。第一层41可以覆盖第二电容器绝缘层CI2的外侧壁。第二层42可以覆盖第一层41的外侧壁。第三层43可以覆盖第二层42的外侧壁。第三层叠体STA3和虚设源极结构DSS可以与第三层43的外侧壁接触。
第一层41可以与隧道绝缘层TL包括相同的材料。例如，第一层41和隧道绝缘层TL可以包括氧化物。第二层42可以与数据储存层DL包括相同的材料。例如，第二层42和数据储存层DL可以包括氮化物。第三层43和阻挡层BKL可以包括相同的材料。例如，第三层43和阻挡层BKL可以包括氧化物。
第二电容器插塞CAP2、第二电容器多层式层CM2和第二电容器绝缘层CI2可以形成在穿过第三层叠体STA3和虚设源极结构DSS的第二通孔PHO2内部。第二通孔PHO2可以包括设置在虚设源极结构DSS中的下部CAPa和设置在第三层叠体STA3中的上部CAPb。第二通孔PHO2的下部CAPa的最大宽度可以大于第二通孔PHO2的上部CAPb的最小宽度。例如，下部CAPa在第一方向D1上的宽度可以定义为第三宽度W3，上部CAPb在第一方向D1上的宽度可以定义为第四宽度W4，并且第三宽度W3的最大值可以大于第四宽度W4的最小值。第一电容器插塞CAP1、第一电容器多层式层CM1和第一电容器绝缘层CI1可以具有与第二电容器插塞CAP2、第二电容器多层式层CM2和第二电容器绝缘层CI2的结构相似的结构。支撑插塞SUP的导电插塞CC、侧壁多层式层SCM和侧壁绝缘层SCI可以具有与第二电容器插塞CAP2、第二电容器多层式层CM2和第二电容器绝缘层CI2的结构类似的结构。
可以提供联接至第二电容器插塞CAP2的连接导体COC。连接导体COC可以无边界地一体联接至第二电容器插塞CAP2。联接至第一电容器插塞CAP1的另一连接导体COC可以将第一电容器插塞CAP1电联接至第三电极EL3。联接至第二电容器插塞CAP2的连接导体COC可以将第二电容器插塞CAP2电联接至第四电极EL4。
连接导体COC可以包括贯穿导电部PEC、插置导电部INC和插入导电部ISC。贯穿导电部PEC可以联接至电容器插塞CAP。贯穿导电部PEC的顶表面可以与第二电容器插塞CAP2的底表面接触。贯穿导电部PEC可以穿过第二电容器绝缘层CI2的最下部分CI_LM。贯穿导电部PEC可以穿过第二电容器多层式层CM2的最下部分CM_LM。贯穿导电部PEC可以被第二电容器绝缘层CI2的最下部分CI_LM围绕。贯穿导电部PEC可以被第二电容器多层式层CM2的最下部分CM_LM围绕。连接导体COC的贯穿导电部PEC、插置导电部INC和插入导电部ISC可以与第二电容器插塞CAP2包括相同的材料。例如，连接导体COC的贯穿导电部PEC、插置导电部INC和插入导电部ISC可以与第二电容器插塞CAP2包括相同的金属。
插置导电部INC可以联接至贯穿导电部PEC。插置导电部INC的顶表面可以与贯穿导电部PEC的底表面接触。插置导电部INC的顶表面可以与第二电容器多层式层CM2的最下部分CM_LM的底表面接触。插置导电部INC的宽度可以大于贯穿导电部PEC的宽度。
与第一电容器插塞CAP1联接的连接导体COC的插置导电部INC可以插置于第一电容器多层式层CM1的最下部分CM_LM和第三电极EL3之间。与第一电容器插塞CAP1联接的连接导体COC的插置导电部INC可以插置于虚设源极结构DSS和第三电极EL3之间。与第一电容器插塞CAP1联接的连接导体COC的插置导电部INC的底表面可以与第三电极EL3的顶表面接触。与第二电容器插塞CAP2联接的连接导体COC的插置导电部INC可以插置于第二电容器多层式层CM2的最下部分CM_LM和第四电极EL4之间。与第二电容器插塞CAP2联接的连接导体COC的插置导电部INC可以插置于虚设源极结构DSS和第四电极EL4之间。与第二电容器插塞CAP2联接的连接导体COC的插置导电部INC的底表面可以与第四电极EL4的顶表面接触。与支撑插塞SUP联接的连接导体COC的插置导电部INC可以插置于侧壁多层式层SCM的最下部分CM_LM和第一绝缘层110之间。与支撑插塞SUP联接的连接导体COC的插置导电部INC可以插置于虚设源极结构DSS与第一绝缘层110或第五电极EL5之间。与支撑插塞SUP联接的连接导体COC的插置导电部INC的底表面可以与第五电极EL5的顶表面接触。
插入导电部ISC可以联接至插置导电部INC。插入导电部ISC的顶表面可以与插置导电部INC的底表面接触。插入导电部ISC的宽度可以小于插置导电部INC的宽度。插入导电部ISC的宽度可以与贯穿导电部PEC的宽度相同。
与第一电容器插塞CAP1联接的连接导体COC的插入导电部ISC可以设置在第三电极EL3中。与第一电容器插塞CAP1联接的连接导体COC的插入导电部ISC可以被第三电极EL3围绕。与第二电容器插塞CAP2联接的连接导体COC的插入导电部ISC可以设置在第四电极EL4中。与第二电容器插塞CAP2联接的连接导体COC的插入导电部ISC可以被第四电极EL4围绕。与支撑插塞SUP联接的连接导体COC的插入导电部ISC可以设置在第五电极EL5中或者可以设置在第一绝缘层110中。
根据本公开的实施方式的半导体装置可以通过增加第二层叠导电层32的层叠数量来增加电容器的容量(capacity)。因此，可以使半导体装置的水平面积最小化。
根据本公开的实施方式的半导体装置可以包括彼此并联联接的第一电容器C1和第二电容器C2，由此可以提高半导体装置的可靠性。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N和图2O是用于说明根据本公开的实施方式的半导体装置的制造方法的截面图。在下文中，将省略与以上描述冗余的描述。
参照图2A，可以形成基板100。可以在基板100上形成第一绝缘层110。可以在第一绝缘层110中形成第一电极至第四电极EL1、EL2、EL3和EL4。还可以在第一绝缘层110中形成第五电极EL5。
可以在第一绝缘层110上形成初步单元源极结构pCSS、虚设源极结构DSS和绝缘结构IST。初步单元源极结构pCSS可以包括在第三方向D3上顺序地层叠的第一单元源极层CSL1、第三蚀刻停止层ESL3、初步单元源极层pCSL、第四蚀刻停止层ESL4和第三单元源极层CSL3。
形成初步单元源极结构pCSS、虚设源极结构DSS和绝缘结构IST可以包括：在第一绝缘层110上形成第一初步源极层、第一初步蚀刻停止层、第二初步源极层、第二初步蚀刻停止层、以及第三初步源极层；以及形成将第一初步源极层、第一初步蚀刻停止层、第二初步源极层、第二初步蚀刻停止层和第三初步源极层分离的绝缘结构IST。
参照图2B，可以在初步单元源极结构pCSS和虚设源极结构DSS中的每一个中形成下牺牲结构LFS。初步单元源极结构pCSS中的下牺牲结构LFS的宽度可以与虚设源极结构DSS中的下牺牲结构LFS的宽度相同或不同。在实施方式中，虚设源极结构DSS中的下牺牲结构LFS的宽度可以大于初步单元源极结构pCSS中的下牺牲结构LFS的宽度。
形成下牺牲结构LFS可以包括在初步单元源极结构pCSS和虚设源极结构DSS中的每一个中形成第一孔HO1以及在第一孔HO1中形成下牺牲结构LFS。例如，下牺牲结构LFS可以包括钨。
参照图2C，可以在初步单元源极结构pCSS、虚设源极结构DSS和绝缘结构IST上形成第一初步层叠体pSTA1。形成第一初步层叠体pSTA1可以包括在初步单元源极结构pCSS、虚设源极结构DSS和绝缘结构IST上交替层叠初步层叠绝缘层51和初步层叠牺牲层52。
可以形成各自穿过第一初步层叠体pSTA1的上牺牲结构UFS。每个上牺牲结构UFS可以联接至每个下牺牲结构LFS。联接至初步单元源极结构pCSS的下牺牲结构LFS的上牺牲结构UFS的宽度可以与联接至虚设源极结构DSS的下牺牲结构LFS的上牺牲结构UFS的宽度相同或不同。在实施方式中，联接至虚设源极结构DSS的下牺牲结构LFS的上牺牲结构UFS的宽度可以大于联接至初步单元源极结构pCSS的下牺牲结构LFS的上牺牲结构UFS的宽度。
形成上牺牲结构UFS可以包括形成穿过第一初步层叠体pSTA1的第二孔HO2以及在第二孔HO2中形成上牺牲结构UFS。例如，上牺牲结构UFS可以包括钨。
参照图2D，可以在第一初步层叠体pSTA1上形成第二初步层叠体pSTA2。形成第二初步层叠体pSTA2可以包括在第一初步层叠体pSTA1上交替层叠初步层叠绝缘层51和初步层叠牺牲层52。
可以形成穿过第二初步层叠体pSTA2的第三孔HO3。通过第三孔HO3，可以暴露出上牺牲结构UFS。对应于初步单元源极结构pCSS的下牺牲结构LFS的第三孔HO3的宽度可以与对应于虚设源极结构DSS的下牺牲结构LFS的第三孔HO3的宽度相同或不同。在实施方式中，对应于虚设源极结构DSS的下牺牲结构LFS的第三孔HO3的宽度可以大于对应于初步单元源极结构pCSS的下牺牲结构LFS的第三孔HO3的宽度。
参照图2E，可以形成第一通孔PHO1和第二通孔PHO2。形成第一通孔PHO1和第二通孔PHO2可以包括：通过经由第三孔HO3去除上牺牲结构UFS来暴露出下牺牲结构LFS以及去除下牺牲结构LFS。
在单元区域CER上方彼此联接的第一孔至第三孔HO1、HO2和HO3可以被定义为第一通孔PHO1。在电容器区域CAR上方彼此联接的第一孔至第三孔HO1、HO2和HO3可以被定义为第二通孔PHO2。
参照图2F，可以顺序地形成第一材料层MAL1、第二材料层MAL2和第三材料层MAL3。
可以在第一通孔PHO1和第二通孔PHO2的表面上形成第一材料层MAL1。可以在第一材料层MAL1上形成第二材料层MAL2。可以在第二材料层MAL2上形成第三材料层MAL3。第一材料层MAL1可以是多层绝缘层。第二材料层MAL2可以包括多晶硅。第三材料层MAL3可以包括氧化物。
第一材料层MAL1和第二材料层MAL2可以填充第一通孔PHO1的一部分。第三材料层MAL3可以完全填充第一通孔PHO1。第一材料层至第三材料层MAL1、MAL2和MAL3可以填充第二通孔PHO2的一部分。第二通孔PHO2的未填充有第一材料层至第三材料层MAL1、MAL2和MAL3的部分可以被定义为第一腔CA1和第二腔CA2。第一腔CA1和第二腔CA2可以由第三材料层MAL3的表面限定。
第一腔CA1可以联接至第二层叠体STA2上的空间。换句话说，第一腔CA1可以是开放的。第一腔CA1可以通过穿过第二初步层叠体pSTA2而延伸到第一初步层叠体pSTA1。第二腔CA2可以被第三材料层MAL3围绕。换句话说，第二腔CA2可以被第三材料层MAL3封闭。第二腔CA2可以设置在虚设源极结构DSS中。
参照图2G，可以在第三材料层MAL3上形成第一覆盖绝缘层210。第一腔CA1可以被第一覆盖绝缘层210覆盖。第一腔CA1可以被第一覆盖绝缘层210封闭。第一凹陷部RC1可以由第一覆盖绝缘层210限定。可以以第一覆盖绝缘层210的底表面凹进的方式来限定第一凹陷部RC1。第一凹陷部RC1可以被限定在第一覆盖绝缘层210中。每个第一凹陷部RC1可以联接至每个第一腔CA1。可以在第一腔CA1上形成第一凹陷部RC1。第一覆盖绝缘层210可以包括绝缘材料。例如，第一覆盖绝缘层210可以包括氧化物。
参照图2H，可以在第一覆盖绝缘层210上形成掩模层MA。掩模层MA可以暴露出第一覆盖绝缘层210的设置在基板100的单元区域CER上方的部分。随后，使用掩模层MA作为蚀刻屏障，可以蚀刻第一覆盖绝缘层210和第三材料层MAL3。
第一覆盖绝缘层210和第三材料层MAL3被蚀刻，由此可以去除设置在基板100的单元区域CER上方的第一覆盖绝缘层210的部分和第三材料层MAL3的部分。当去除第三材料层MAL3的设置于基板100的单元区域CER上方的部分时，可以分离第三材料层MAL3的在第一通孔PHO1中的部分。第三材料层MAL3中在第一通孔PHO1中的分离部分可以被定义为填充层FI。
参照图2I，可以在填充层FI上沉积与第二材料层MAL2中所包括的材料相同的材料。随后，可以执行抛光工艺。例如，抛光工艺可以是化学机械抛光(CMP)工艺。
通过抛光工艺去除第一材料层MAL1的上部，由此第一材料层MAL1可以分离为存储器层ML、电容器多层式层CM和侧壁多层式层SCM。存储器层ML可以位于第一通孔PHO1中。电容器多层式层CM和侧壁多层式层SCM可以位于第二通孔PHO2中。通过抛光工艺去除第二材料层MAL2的上部，由此可以将第二材料层MAL2分离为沟道层CL、初步电容器绝缘层pCI和初步侧壁绝缘层pSCI。沟道层CL可以位于第一通孔PHO1中。初步电容器绝缘层pCI和初步侧壁绝缘层pSCI可以位于第二通孔PHO2中。通过抛光工艺去除第三材料层MAL3的上部，由此可以将第三材料层MAL3分离为第二通孔PHO2中的填充绝缘层FIL。
可以通过抛光工艺暴露出第二初步层叠体pSTA2的顶表面。
参照图2J，可以扩展第一腔CA1。可以通过清洁工艺扩展第一腔CA1，通过清洁工艺可以去除填充绝缘层FIL的一部分。扩展后的第一腔CA1可以被定义为第三腔CA3。
参照图2K，可以在第二初步层叠体pSTA2上形成第二覆盖绝缘层220。第三腔CA3可以被第二覆盖绝缘层220覆盖。第三腔CA3可以被第二覆盖绝缘层220封闭。第二凹陷部RC2可以由第二覆盖绝缘层220限定。第二覆盖绝缘层220的底表面凹进，由此可以限定第二凹陷部RC2。可以在第二覆盖绝缘层220中限定第二凹陷部RC2。每个第二凹陷部RC2可以联接至每个第三腔CA3。第二凹陷部RC2可以形成在第二腔CA2上方。第二覆盖绝缘层220可以包括绝缘材料。例如，第二覆盖绝缘层220可以包括氧化物。
参照图2L，可以形成第一层叠导电层12、第二层叠导电层32和单元源极结构CSS。形成第一层叠导电层12、第二层叠导电层32和单元源极结构CSS可以包括：形成穿过第一初步层叠体pSTA1和第二初步层叠体pSTA2的狭缝，通过狭缝去除初步单元源极层pCSL、第三蚀刻停止层ESL3和第四蚀刻停止层ESL4，在从中去除了初步单元源极层pCSL、第三蚀刻停止层ESL3和第四蚀刻停止层ESL4的空的空间中形成第二单元源极层CSL2，去除初步层叠牺牲层52的通过狭缝暴露出的部分，以及在从中去除了初步层叠牺牲层52的那些部分的空的空间中形成第一层叠导电层12和第二层叠导电层32。初步层叠牺牲层52的通过狭缝暴露出的部分可以是设置在基板100的单元区域CER和电容器区域CAR上方的部分。
形成第一层叠导电层12和第二层叠导电层32，由此可以限定第一层叠体至第三层叠体STA1、STA2和STA3。第一层叠体STA1可以包括第一层叠绝缘层11和第一层叠导电层12。初步层叠绝缘层51的设置在基板100的单元区域CER上方的部分可以被定义为第一层叠绝缘层11。第二层叠体STA2可以包括第二层叠绝缘层21和第二层叠牺牲层22。初步层叠绝缘层51的设置在基板100的虚设区域DUR上方的部分可以被定义为第二层叠绝缘层21。初步层叠牺牲层52的设置在基板100的虚设区域DUR上方的部分可以被定义为第二层叠牺牲层22。第三层叠体STA3可以包括第三层叠绝缘层31和第二层叠导电层32。初步层叠绝缘层51的设置在基板100的电容器区域CAR上方的部分可以被定义为第三层叠绝缘层31。
随后，可以去除第二覆盖绝缘层220和填充绝缘层FIL。可以通过去除填充绝缘层FIL来扩展第三腔CA3。扩展的第三腔CA3可以被定义为第四腔CA4。可以通过第四腔CA4暴露出初步电容器绝缘层pCI。
参照图2M，可以对暴露的初步电容器绝缘层pCI和初步侧壁绝缘层pSCI进行氧化。可以通过氧化工艺对初步电容器绝缘层pCI和初步侧壁绝缘层pSCI进行氧化。初步电容器绝缘层pCI被氧化，由此可以形成电容器绝缘层CI。例如，电容器绝缘层CI可以包括硅氧化物。初步侧壁绝缘层pSCI被氧化，由此可以形成侧壁绝缘层SCI。例如，侧壁绝缘层SCI可以包括硅氧化物。
在另一实施方式中，形成电容器绝缘层CI和侧壁绝缘层SCI可以包括去除暴露的初步电容器绝缘层pCI和初步侧壁绝缘层pSCI并通过沉积工艺形成电容器绝缘层CI和侧壁绝缘层SCI。
参照图2N，可以形成第三通孔PHO3。每个第三通孔PHO3可以穿过电容器绝缘层CI的最下部分和电容器多层式层CM的最下部分。形成第三通孔PHO3可以包括通过第四腔CA4蚀刻电容器绝缘层CI的最下部分、电容器多层式层CM的最下部分和虚设源极结构DSS的第一虚设源极层DSL1。当形成第三通孔PHO3时，第三电极EL3的一部分和第四电极EL4的一部分可以被蚀刻。当形成第三通孔PHO3时，可以暴露出第三电极EL3和第四电极EL4。
一些第三通孔PHO3可以穿过侧壁多层式层SCM和侧壁绝缘层SCI的最下部分。形成第三通孔PHO3可以包括：通过第四腔CA4蚀刻侧壁绝缘层SCI的最下部分、侧壁多层式层SCM的最下部分和虚设源极结构DSS的第一虚设源极层DSL1。当形成第三通孔PHO3时，第五电极EL5的一部分可以被蚀刻。当形成第三通孔PHO3时，可以暴露出第五电极EL5。
参照图2O，可以形成第五腔CA5。形成第五腔CA5可以包括蚀刻通过第三通孔PHO3暴露出的第一虚设源极层DSL1的侧壁。第五腔CA5可以形成在电容器多层式层CM的最下部分与第三电极EL3之间、形成在电容器多层式层CM的最下部分与第四电极EL4之间、或形成在电容器多层式层CM的最下部分与第一绝缘层110之间。第五腔CM5还可以形成在侧壁多层式层SCM的最下部分和第五电极EL5之间。
随后，可以在第四腔CA4、第三通孔PHO3和第五腔CA5中形成电容器插塞CAP1和CAP2以及连接导体COC(参见图1B和图1D)。可以同时形成电容器插塞CAP1和CAP2以及连接导体COC。可以在第四腔CA4中形成电容器插塞CAP1和CAP2，并且可以在第三通孔PHO3和第五腔CA5中形成连接导体COC。当形成电容器插塞CAP1和CAP2时，可以与其一起形成导电插塞CC。可以在第四腔CA4中形成导电插塞CC。
随后，可以形成被配置为覆盖第一层叠体至第三层叠体STA1、STA2和STA3的第二绝缘层120，并且可以在第二绝缘层120中形成位线接触件BCT(参见图1B)。
图3是根据本公开的实施方式的半导体装置的截面图。在下文中，将省略与以上描述冗余的描述。
参照图3，第一电极EL1a和第二电极EL2a可以设置在第二绝缘层120中。第一电极EL1a和第二电极EL2a可以在第一方向D1上彼此间隔开。第一电极EL1a可以联接至第一电容器插塞CAP1。第二电极EL2a可以联接至第二电容器插塞CAP2。还可以在第二绝缘层120中设置第三电极EL3a。第三电极EL3a可以在第一方向D1上与第一电极EL1a和第二电极EL2a间隔开。第三电极EL3a可以联接至支撑插塞SUP。第三电极EL3a可以处于电浮置状态。
第一电极EL1a、第一电容器插塞CAP1、第一电容器多层式层CM1、第一电容器绝缘层CI1和第二层叠导电层32可以构成第一电容器。第二电极EL2a、第二电容器插塞CAP2、第二电容器多层式层CM2、第二电容器绝缘层CI2和第二层叠导电层32可以构成第二电容器。第一电容器和第二电容器可以彼此并联联接。支撑插塞SUP可以处于电浮置状态。
图4是例示根据本公开的实施方式的存储器系统的配置的框图。
参照图4，根据本公开的实施方式的存储器系统1100包括存储器装置1120和存储器控制器1110。
存储器装置1120可以包括根据本公开的实施方式的半导体装置。存储器装置1120可以是由多个闪存芯片组成的多芯片封装件。
存储器控制器1110可以控制存储器装置1120，并且可以包括静态随机存取存储器(SRAM)1111、中央处理单元(CPU)1112、主机接口1113、纠错码(ECC)电路1114以及存储器接口1115。SRAM 1111用作CPU 1112的工作存储器，CPU 1112执行存储器控制器1110的数据交换的总体控制操作，并且主机接口1113设置有与存储器系统1100联接的主机的数据交换协议。此外，ECC电路1114检测并纠正从存储器装置1120读取的数据中包括的错误，并且存储器接口1115与存储器装置1120接口连接。另外，存储器控制器1110还可以包括存储用于与主机接口连接的代码数据的只读存储器(ROM)等。
上述存储器系统1100可以是其中存储器装置1120和存储器控制器1110彼此组合的存储卡或固态驱动器(SSD)。例如，当存储器系统1100为SSD时，存储器控制器1110可以经由诸如通用串行总线(USB)、多媒体卡(MMC)、快速外围组件互连(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、或集成驱动电子设备(IDE)之类的各种接口协议之一与外部装置(例如，主机)通信。
图5是例示根据本公开的实施方式的计算系统的配置的框图。
参照图5，根据本公开的实施方式的计算系统1200可以包括电联接至系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储器系统1210。此外，当计算系统1200是移动装置时，它还可以包括用于向计算系统1200供应操作电压的电池，并且还可以包括应用芯片组、相机图像处理器、移动DRAM等。
可以使用与参照图4描述的存储器装置和存储器控制器类似的存储器装置1212和存储器控制器1211来配置存储器系统1210。
根据本公开的实施方式的半导体装置被配置为使得形成电容器的电容器插塞和层叠导电层并联联接，由此可以提高电容器的操作可靠性。
相关申请的交叉引用
本申请要求于2020年12月10日向韩国知识产权局提交的韩国专利申请No.10-2020-0172668的优先权，其全部公开内容通过引用合并于此。

Claims (37)

1.一种半导体装置，该半导体装置包括：
第一层叠体，所述第一层叠体包括交替层叠的第一层叠绝缘层和第一层叠导电层；
电容器插塞，所述电容器插塞穿过所述第一层叠体；以及
电容器多层式层，所述电容器多层式层围绕所述电容器插塞，
其中，所述电容器插塞包括金属。
2.根据权利要求1所述的半导体装置，该半导体装置还包括：
第二层叠体，所述第二层叠体包括交替层叠的第二层叠绝缘层和第二层叠导电层；以及
单元插塞，所述单元插塞穿过所述第二层叠体。
3.根据权利要求1所述的半导体装置，该半导体装置还包括：
电容器绝缘层，所述电容器绝缘层围绕所述电容器插塞，
其中，所述电容器多层式层围绕所述电容器绝缘层。
4.根据权利要求1所述的半导体装置，其中，所述电容器多层式层包括包含氧化物的第一层、包含氮化物且围绕所述第一层的第二层、以及包含氧化物且围绕所述第二层的第三层。
5.根据权利要求4所述的半导体装置，该半导体装置还包括：
电容器绝缘层，所述电容器绝缘层围绕所述电容器插塞，
其中，所述电容器多层式层围绕所述电容器绝缘层，并且
其中，所述电容器绝缘层包括氧化物。
6.根据权利要求2所述的半导体装置，其中，所述单元插塞包括沟道层和围绕所述沟道层的存储器层。
7.根据权利要求6所述的半导体装置，其中，所述沟道层包括与所述电容器插塞的材料不同的材料。
8.根据权利要求6所述的半导体装置，其中，所述存储器层与所述电容器多层式层包括相同的材料。
9.根据权利要求6所述的半导体装置，其中，
所述存储器层包括隧道绝缘层、围绕所述隧道绝缘层的数据储存层和围绕所述数据储存层的阻挡层，并且
所述电容器多层式层包括与所述隧道绝缘层包含相同材料的第一层、与所述数据储存层包含相同材料的第二层、以及与所述阻挡层包含相同材料的第三层。
10.根据权利要求1所述的半导体装置，该半导体装置还包括：
支撑插塞，所述支撑插塞穿过所述第一层叠体。
11.根据权利要求10所述的半导体装置，其中，所述支撑插塞包括：
导电插塞；
侧壁绝缘层，所述侧壁绝缘层围绕所述导电插塞；以及
侧壁多层式层，所述侧壁多层式层围绕所述侧壁绝缘层。
12.一种半导体装置，该半导体装置包括：
第一层叠体，所述第一层叠体包括交替层叠的第一层叠绝缘层和第一层叠导电层；
电容器插塞，所述电容器插塞穿过所述第一层叠体；
电容器绝缘层，所述电容器绝缘层围绕所述电容器插塞；以及
电容器多层式层，所述电容器多层式层围绕所述电容器绝缘层。
13.根据权利要求12所述的半导体装置，该半导体装置还包括：
第二层叠体，所述第二层叠体包括交替层叠的第二层叠绝缘层和第二层叠导电层；以及
单元插塞，所述单元插塞穿过所述第二层叠体。
14.根据权利要求12所述的半导体装置，其中，所述电容器插塞包括金属。
15.根据权利要求12所述的半导体装置，其中，所述电容器绝缘层包括氧化物。
16.根据权利要求12所述的半导体装置，其中，所述电容器多层式层包括包含氧化物的第一层、包含氮化物且围绕所述第一层的第二层、以及包含氧化物且围绕所述第二层的第三层。
17.根据权利要求12所述的半导体装置，该半导体装置还包括：
电极，所述电极设置在所述电容器插塞下方；以及
连接导体，所述连接导体将所述电容器插塞联接至所述电极。
18.根据权利要求17所述的半导体装置，其中，所述连接导体包括穿过所述电容器绝缘层和所述电容器多层式层的贯穿导电部。
19.根据权利要求17所述的半导体装置，其中，所述连接导体包括设置在所述电极中的插入导电部。
20.根据权利要求17所述的半导体装置，其中，所述连接导体包括插置于所述电极和所述电容器多层式层之间的插置导电部。
21.根据权利要求12所述的半导体装置，该半导体装置还包括：
支撑插塞，所述支撑插塞穿过所述第一层叠体。
22.一种半导体装置，该半导体装置包括：
第一层叠体，所述第一层叠体包括交替层叠的第一层叠绝缘层和第一层叠导电层；
第一电容器插塞，所述第一电容器插塞穿过所述第一层叠体；
第一电容器多层式层，所述第一电容器多层式层围绕相应的第一电容器插塞；
第二电容器插塞，所述第二电容器插塞穿过所述第一层叠体；
第二电容器多层式层，所述第二电容器多层式层围绕相应的第二电容器插塞；
第一电极，所述第一电极联接至所述第一电容器插塞；以及
第二电极，所述第二电极联接至所述第二电容器插塞，
其中，所述第一电极和所述第二电极彼此电分离。
23.根据权利要求22所述的半导体装置，该半导体装置还包括：
第二层叠体，所述第二层叠体包括交替层叠的第二层叠绝缘层和第二层叠导电层，以及
单元插塞，所述单元插塞穿过所述第二层叠体。
24.根据权利要求22所述的半导体装置，其中，
所述第一电容器插塞、所述第一层叠导电层、所述第一电容器多层式层以及所述第一电极构成第一电容器，
所述第二电容器插塞、所述第一层叠导电层、所述第二电容器多层式层以及所述第二电极构成第二电容器，并且
所述第一电容器与所述第二电容器彼此并联联接。
25.根据权利要求22所述的半导体装置，其中，所述第一电容器插塞和所述第二电容器插塞包括金属。
26.根据权利要求22所述的半导体装置，该半导体装置还包括：
虚设源极结构，所述虚设源极结构设置在所述第一层叠体下方，
其中，每个所述虚设源极结构围绕所述第一电容器插塞和所述第二电容器插塞中的每一个的下部。
27.根据权利要求26所述的半导体装置，其中，每个所述虚设源极结构包括顺序地层叠的第一虚设源极层、第一蚀刻停止层、第二虚设源极层、第二蚀刻停止层和第三虚设源极层。
28.根据权利要求22所述的半导体装置，该半导体装置还包括：
支撑插塞，所述支撑插塞穿过所述第一层叠体。
29.一种制造半导体装置的方法，该方法包括以下步骤：
通过交替层叠初步层叠绝缘层和初步层叠牺牲层来形成初步层叠体；
形成第一通孔和第二通孔，所述第一通孔和所述第二通孔各自穿过所述初步层叠体；
在所述第一通孔的表面和所述第二通孔的表面上形成第一材料层；
在所述第一材料层上形成第二材料层；
将所述第一材料层分离为所述第一通孔中的存储器层和所述第二通孔中的电容器多层式层；
将所述第二材料层分离为所述第一通孔中的沟道层和所述第二通孔中的初步电容器绝缘层；以及
对所述初步电容器绝缘层进行氧化，由此形成电容器绝缘层。
30.根据权利要求29所述的方法，该方法还包括以下步骤：
在所述电容器绝缘层中形成电容器插塞。
31.根据权利要求29所述的方法，该方法还包括以下步骤：
在所述第二材料层上形成第三材料层。
32.根据权利要求31所述的方法，其中，形成所述第三材料层的步骤包括以下步骤：
在所述第二通孔中形成由所述第三材料层限定的腔；以及
用所述第三材料层填充所述第一通孔。
33.根据权利要求29所述的方法，该方法还包括以下步骤：
形成彼此间隔开的第一电极和第二电极；以及
在所述第一电极和所述第二电极上形成虚设源极结构。
34.根据权利要求33所述的方法，该方法还包括以下步骤：
在所述虚设源极结构中形成下牺牲结构，
其中，形成所述第二通孔的步骤包括去除所述下牺牲结构。
35.根据权利要求29所述的方法，该方法还包括以下步骤：
形成穿过所述电容器多层式层的最下部分和所述电容器绝缘层的最下部分的第三通孔。
36.根据权利要求35所述的方法，该方法还包括以下步骤：
在形成所述初步层叠体之前形成电极，
其中，所述第三通孔暴露出所述电极。
37.根据权利要求35所述的方法，该方法还包括以下步骤：
在所述第二通孔和所述第三通孔中形成电容器插塞。
CN202110849230.5A 2020-12-10 2021-07-27 半导体装置及制造半导体装置的方法 Pending CN114628359A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0172668 2020-12-10
KR1020200172668A KR20220082613A (ko) 2020-12-10 2020-12-10 반도체 장치 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN114628359A true CN114628359A (zh) 2022-06-14

Family

ID=81896604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110849230.5A Pending CN114628359A (zh) 2020-12-10 2021-07-27 半导体装置及制造半导体装置的方法

Country Status (3)

Country Link
US (2) US11812602B2 (zh)
KR (1) KR20220082613A (zh)
CN (1) CN114628359A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078784A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 3차원 반도체 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292679A (en) * 1992-04-23 1994-03-08 Nippon Steel Corporation Process for producing a semiconductor memory device having memory cells including transistors and capacitors
US7659602B2 (en) * 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor
US20090302477A1 (en) * 2008-06-06 2009-12-10 Yakov Shor Integrated circuit with embedded contacts
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
JP2014187324A (ja) 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
KR20170022477A (ko) 2015-08-20 2017-03-02 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102476691B1 (ko) * 2015-12-21 2022-12-14 에스케이하이닉스 주식회사 반도체 장치의 제조방법
JP2018157106A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 記憶装置および容量素子

Also Published As

Publication number Publication date
US11812602B2 (en) 2023-11-07
KR20220082613A (ko) 2022-06-17
US20220189958A1 (en) 2022-06-16
US20240032272A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US11637114B2 (en) Semiconductor memory device and manufacturing method thereof
KR20150110966A (ko) 반도체 장치 및 그 제조방법
CN110391238B (zh) 半导体装置的制造方法
US20230422507A1 (en) Semiconductor device and manufacturing method of the semiconductor device
CN113206103B (zh) 半导体存储器装置及其制造方法
US20240032272A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US20210175242A1 (en) Semiconductor memory device and manufacturing method of the semiconductor memory device
CN113764431A (zh) 制造半导体器件的方法
US20240162148A1 (en) Semiconductor memory device and method of manufacturing semiconductor memory device
CN113206100B (zh) 半导体存储器装置及其制造方法
CN115996566A (zh) 半导体器件
KR20210155266A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN113921530A (zh) 半导体装置及半导体装置的制造方法
CN114628361A (zh) 半导体装置和制造半导体装置的方法
US20220189980A1 (en) Semiconductor device and manufacturing method of semiconductor device
US11967555B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN112259539B (zh) 三维存储器及其制造方法
US20220130791A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220045093A1 (en) Semiconductor device and a manufacturing method of semiconductor device
JP2023138321A (ja) ３次元半導体装置及びその製造方法
CN118555824A (zh) 半导体器件
CN115720446A (zh) 三维快闪存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination