CN114554126A - 一种基板管理控制芯片、视频数据传输方法及服务器 - Google Patents

一种基板管理控制芯片、视频数据传输方法及服务器 Download PDF

Info

Publication number
CN114554126A
CN114554126A CN202210111373.0A CN202210111373A CN114554126A CN 114554126 A CN114554126 A CN 114554126A CN 202210111373 A CN202210111373 A CN 202210111373A CN 114554126 A CN114554126 A CN 114554126A
Authority
CN
China
Prior art keywords
module
priority
video
register
video data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210111373.0A
Other languages
English (en)
Other versions
CN114554126B (zh
Inventor
宋琪
周玉龙
张贞雷
魏红杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202210111373.0A priority Critical patent/CN114554126B/zh
Publication of CN114554126A publication Critical patent/CN114554126A/zh
Application granted granted Critical
Publication of CN114554126B publication Critical patent/CN114554126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415—Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种基板管理控制芯片、视频数据传输方法及服务器，基板管理控制芯片包括视频图形阵列模块、存储控制器和存储器，视频图形阵列模块包括第一检测模块、分辨率模块和寄存器更新模块，第一检测模块配置为检测视频图形阵列模块是否接入本地显示设备；分辨率模块配置为获取本地显示设备的分辨率，并判断本地显示设备的分辨率是否大于预设分辨率，寄存器更新模块配置为基于优先级策略设置视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块的优先级，并发送给存储控制器；存储控制器配置为基于优先级信息更新存储控制器中的优先级相关寄存器。本发明的方案，实现了对存储器带宽的合理化分配。

Description

一种基板管理控制芯片、视频数据传输方法及服务器
技术领域
本发明涉及服务器技术领域，尤其涉及一种基板管理控制芯片、视频数据传输方法及服务器。
背景技术
传统的基板管理控制芯片中视频数据流的传输是：首先基板管理控制芯片接收视频数据到VGA(Video Graphics Array，视频图形阵列)模块，VGA模块将视频数据写到存储器中，如果VGA模块接入了VGA显示器(具有VGA接口的本地显示器)，则VGA模块从DDR(Double Data Rate，双倍速率同步动态随机存储器)中读取视频数据发送到VGA显示器。视频压缩控制模块有两种方式获取视频数据，一种是直接从VGA模块获取，一种是从DDR中读取视频数据，视频压缩控制模块将获取的视频数据进行数据转换后存入DDR中，再从DDR中读取转化完成的数据进行压缩，压缩完的数据再存入DDR中。如果基板管理控制芯片的EMAC(Ethernet Media Access Control，以太网介质访问控制)模块接入远程显示，EMAC模块从DDR中读取压缩完的视频数据通过网络将视频数据传输至远程，进行远程显示。
上述视频的读取过程中，由于视频数据的数据量比较大，对于存储器的操作可能会有三个模块同时进行读取和写入，导致对视频数据的读取速度慢，会出现卡顿等问题。
发明内容
基于上述目的，本发明实施例的一方面提供了一种基板管理控制芯片，具体包括视频图形阵列模块、存储控制器和存储器，所述视频图形阵列模块包括第一检测模块、分辨率模块和寄存器更新模块，其中，
所述第一检测模块配置为检测视频图形阵列模块是否接入本地显示设备；
响应于所述检测视频图形阵列模块接入所述本地显示设备，所述分辨率模块配置为获取所述本地显示设备的分辨率，并判断所述本地显示设备的分辨率是否大于预设分辨率；
响应于所述本地显示设备的分辨率大于预设分辨率，所述寄存器更新模块配置为基于优先级策略设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级，并将优先级信息发送给所述存储控制器；
所述存储控制器配置为保存所述优先级信息，并基于所述优先级信息更新所述存储控制器中的优先级相关寄存器，并基于更新后的优先级相关寄存器从所述存储器读取相应的视频数据向所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块中的任意一个或多个模块传输。
在一些实施方式中，所述存储控制器包括寄存器更新检测模块，所述寄存器更新检测模块配置为：
检测所述存储控制器中优先级相关寄存器的值是否发生变化；
基于所述优先级相关寄存器的值是否发生变化，通知所述存储控制器更新所述优先级相关寄存器。
在一些实施方式中，所述寄存器更新检测模块具体配置为：
检测所述存储控制器中优先级相关寄存器的值是否发生变化；
响应于所述优先级相关寄存器的值发生变化，检测所述优先级相关寄存器的值是否在预设范围；
响应于所述优先级相关寄存器的值在预设范围，通知所述存储控制器基于变化后的优先级相关寄存器的值更新所述优先级相关寄存器。
在一些实施方式中，所述寄存器更新检测模块进一步具体配置为
响应于所述优先级相关寄存器的值不在预设范围，返回更新失败信息给所述视频图形阵列模块。
在一些实施方式中，所述寄存器更新检测模块进一步具体配置为
响应于所述优先级相关寄存器的值未发生变化，返回更新成功信息给所述视频图形阵列模块。
在一些实施方式中，所述视频图形阵列模块还包括判断模块，所述判断模块配置为：
判断所述视频图形阵列模块接收到的视频数据是否为完整帧数据；
若是所述视频数据为完整帧数据，则发送完整帧信号给所述存储控制器，并通过所述存储控制器将所述视频数据存储到所述存储器中。
在一些实施方式中，所述视频图形阵列模块还包括第二检测模块，所述第二检测模块配置为检测所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级是否更新成功，并响应于更新失败，基于所述寄存器更新模块重新配置所述优先级。
在一些实施方式中，所述优先级策略包括基于基板管理控制芯片的应用场景设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级。
本发明实施例的另一方面，还提供了一种基于如上所述的基板管理控制芯片的视频数据传输方法，包括以下步骤：
第一检测模块检测视频图形阵列模块是否接入本地显示设备；
响应于所述检测视频图形阵列模块接入所述本地显示设备，所述分辨率模块获取所述本地显示设备的分辨率，并判断所述本地显示设备的分辨率是否大于预设分辨率；
响应于所述本地显示设备的分辨率大于预设分辨率，所述寄存器更新模块基于优先级策略设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级，并将优先级信息发送给所述存储控制器；
所述存储控制器保存所述优先级信息，并基于所述优先级信息更新所述存储控制器中的优先级相关寄存器，并基于更新后的优先级相关寄存器从所述存储器读取相应的视频数据向所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块中的任意一个或多个模块传输。
本发明实施例的另一方面，还提供了一种服务器，包括如上所述的基板管理控制芯片。
本发明至少具有以下有益技术效果：在接入基板管理控制芯片的本地显示设备的分辨率大于预设分辨时，通过调整视频图形阵列模块、视频压缩控制模块、以太网介质访问控制模块从存储器读取视频数据的优先级，实现了对存储器带宽的合理化分配，并保证了本地显示设备从存储器读取视频数据的速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为传统的基板管理控制芯片的一实施例的结构示意图；
图2为本发明提供的基板管理控制芯片的一实施例的结构示意图；
图3为基于本发明提供的基板管理控制芯片的视频传输方法的一实施例的流程框图；
图4为本发明提供的服务器的一实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
为更好的理解本发明的实施例，下面对本发明实施例中提到的英文缩写进行解释。
VGA(Video Graphics Array，视频图形阵列)：显卡上应用最为广泛的接口类型。
JPEG(Joint Photographic Experts Group，联合图象专家组)，是面向连续色调静止图像的一种压缩标准。
RGB(red green blue，红绿蓝)：是代表红、绿、蓝三个通道的颜色，RGB色彩模式是工业界的一种颜色标准。
YUV：是一种颜色编码，“Y”表示明亮度(Luminance或Luma)，也就是灰阶值，“U”和“V”表示的则是色度(Chrominance或Chroma)。
DDR(Double Data Rate，双倍速率同步动态随机存储器)：是内存的一种。
EMAC(Ethernet Media Access Control，以太网介质访问控制)：以太网卡中数据链路层的芯片。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
如图1所示，为传统方案中基板管理控制芯片的结构示意图。
基于如图1所示的基板管理芯片的视频数据传输流程如下：
S1、主机HOST的视频数据经过VGA模块，被传输到视频压缩控制模块，视频数据被传输的视频格式是RGB格式；
S2、如果主机通过基板管理控制芯片接入VGA显示器，则VGA模块会将主机传来的视频数据直接存储到DDR中，然后VGA模块从DDR中读取后发送给VGA显示器；
S3、如果主机通过基板管理控制芯片接入远程显示，则有两种方式获取视频数据，一种从DDR中直接获取RGB格式的数据，一种是JPEG模块从DDR中读取RGB格式的数据，因为视频压缩要求输入的YUV格式，因此JPEG模块首先将RGB格式的视频数据转换为YUV格式；
S4、转换成YUV格式后，将YUV格式的视频数据存储到DDR，再从DDR中读取YUV格式的视频数据，然后根据JPEG格式的压缩要求按照BLOCK宏块数据的顺序将YUV格式的视频数据压缩成CMP格式后存储到DDR中；
S5、远程显示通过网络驱动发起读压缩的视频数据的命令，从DDR中读取CMP格式的压缩的视频数据，进行网络打包；
S6、EMAC将包含视频数据的网络包转换成以太网帧格式，通过网络将网络打包的视频数据传递到远端。
在上述方案中，存在如下问题：
主机的原始视频数据一直不断的产生，RGB格式的视频数据、YUV格式的数据、CMP格式的视频数据被源源不断的写入DDR，然后又从DDR中读出，极大的占用DDR总线带宽，如果此时主机通过基板管理控制芯片既接入VGA显示器，也接入远端显示，并且当VGA显示器分辨率较大时，会导致VGA模块从DDR中读取视频数据的速度减慢，VGA显示器在播放视频数据时出现卡顿、缓存不出等现象。
基于上述目的，本发明实施例的第一个方面，提出了一种基板管理控制芯片的实施例。如图2所示，包括主机10和与主机10连接的基板管理控制芯片20，主机10用于向基板管理控制芯片20传输视频数据。
基板管理控制芯片20包括：VGA模块200(视频图形阵列模块)、视频压缩控制模块210、EMAC(以太网介质访问控制)模块220、存储器230和存储控制器240。存储控制器为存储器的控制器，基板管理控制芯片的存储器有很多种，例如Flash(闪存)、SRAM(StaticRandom-Access Memory，静态随机存取存储器)、SDRAM(Synchronous Dynamic Random-Access Memory，同步动态随机存储器)、DDR等，如果选取DDR为存储器，那么存储控制器相应为DDR控制器。
VGA模块200包括第一检测模块201、分辨率模块202和寄存器更新模块203。
第一检测模块201检测VGA模块200是否接入本地显示设备，例如，VGA显示器，若是VGA模块200接入VGA显示器，将VGA模块200接收到的视频数据通过存储控制器240写入存储器230；若是VGA模块200没有接入VGA显示器，则VGA模块200将接收到的视频数据发送给视频压缩控制模块210，视频压缩控制模块210的格式转换模块先将RGB格式的视频数据转换成YUV格式的视频数据并通过存储控制器240写入存储器230，然后视频压缩控制模块210的压缩模块通过存储控制器240从存储器230中读取YUV格式的视频数据压缩为CMP格式的视频数据，这里压缩后的视频格式是优选的压缩格式，由于CMP格式压缩后的数据量小，占用的存储内存和传输时占用的带宽小，传输速度快，但不限于此，还可包括其他可以想得到的压缩格式，例如FLV格式、RMVB格式、AVI格式等等。
响应于VGA模块200接入VGA显示器，分辨率模块202获取VGA模块200接收到的VGA显示器的分辨率，并判断视频数据的分辨率是否大于预设分辨率。显示器的分辨率有800*480、1024*600、1280*800、1440*900、1920*800、1920*1024、1920*1280等等，分辨率的横向和纵向分别代表有多少行和多少列的像素点，例如1920*800，则有1920列，800行个像素点，代表要传输的视频数据的数据量。根据基板管理芯片的物理配置，确定一个临界的分辨率，如果大于这个临界的分辨率，在当前存储器的总线带宽占用比较多的情况下，读取RGB格式的视频数据的速度减慢，容易导致播放视频卡顿。一般根据经验可以将预设分辨率选取为1920*800，但不限于此分辨率，预设分辨率是可以调整的。
响应于VGA显示器的分辨率大于预设分辨率，寄存器更新模块203配置为基于优先级策略设置VGA模块200、视频压缩控制模块210和EMAC模块220从存储器230读取视频数据的优先级，并将优先级信息发送给存储控制器240。
优先级策略为VGA模块200、视频压缩控制模块210和EMAC模块通过存储控制器240从存储器230读取视频数据的优先级，优先级高的模块分配的带宽会比较多，以提高该模块对视频数据读取速度，加快视频数据传输速度，通过基于优先级策略配置VGA模块、视频压缩控制模块和EMAC模块从存储器读取视频数据的优先级，可以满足不同应用场景的读操作的速率，实现了读操作资源利用的最优化。
寄存器更新模块203设置好VGA模块200、视频压缩控制模块210和EMAC模块的优先级后，将优先级信息发送给存储控制器。优先级信号包含VGA模块200、视频压缩控制模块210和EMAC模块220通过存储控制器240从存储器230读取视频数据的具体的优先级的值。
存储控制器240保存优先级信息，并基于优先级信息更新存储控制器240中的优先级相关寄存器，并基于更新后的优先级相关寄存器从存储器读取相应的视频数据向所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块中的任意一个或多个模块传输。
优先级相关寄存器为存储控制器中与设置优先级相关的寄存器，包括：端口配置读寄存器和端口读服务质量配置寄存器。存储控制器根据VGA模块发送的优先级信息配置端口配置读寄存器和端口读服务质量配置寄存器，各个模块从存储器中读取视频数据的优先级生效。
例如，在基板管理控制芯片中VGA模块200、视频压缩控制模块210和EMAC模块220的AXI(Advanced eXtensible Interface，是一种面向高性能、高带宽、低延迟的片内总线)端口通过AXI总线与DDR控制器的AXI端口连接，配置各个模块从存储器中读取视频数据的优先级即配置DDR控制器的AXI端口的优先级，存储控制器的AXI端口包括AXI0、AXI1、AXI2端口，分别通过AXI总线与VGA模块200、视频压缩控制模块210和EMAC模块连接。
在寄存器更新模块203设置好AXI0、AXI1、AXI2端口的优先级后，例如分别为2、0、1，其中2代表优先级最高，0代表优先级最低，将其发送给存储控制器，存储控制器接收到后，将AXI0、AXI1、AXI2端口的优先级保存到缓存中，并根据AXI0、AXI1、AXI2端口的优先级生成配置端口配置读寄存器和端口读服务质量配置寄存器的寄存器值，存储控制器根据生成的配置端口配置读寄存器和端口读服务质量配置寄存器的寄存器值配置端口配置读寄存器和端口读服务质量配置寄存器，以更新寄存器使VGA模块、视频压缩控制模块和EMAC模块的优先级生效，各个模块基于优先级的高低从存储器读取视频数据。
本发明的实施例，在接入基板管理控制芯片的本地显示设备的分辨率大于预设分辨时，通过调整视频图形阵列模块、视频压缩控制模块、以太网介质访问控制模块从存储器读取视频数据的优先级，实现了对存储器带宽的合理化分配，并保证了本地显示设备从存储器读取视频数据的速度。
在一些实施方式中，所述存储控制器包括寄存器更新检测模块，所述寄存器更新检测模块配置为：
检测所述存储控制器中优先级相关寄存器的值是否发生变化；
基于所述优先级相关寄存器的值是否发生变化，通知所述存储控制器更新所述优先级相关寄存器。
如图2所示，存储控制器240包括寄存器更新检测模块241。
寄存器更新检测模块241检测存储控制器240中端口配置读寄存器和端口读服务质量配置寄存器的寄存器值，是否发生变化；
若是端口配置读寄存器和端口读服务质量配置寄存器的寄存器值发生变化，则发送信息给存储控制器240；存储控制器240接收到信息后，基于端口配置读寄存器和端口读服务质量配置寄存器的寄存器值更新所述优先级相关寄存器。
若是端口配置读寄存器和端口读服务质量配置寄存器的寄存器值未发生变化，则发送寄存器不需要更新的信息给存储控制器240。
在一些实施方式中，所述寄存器更新检测模块具体配置为：
检测所述存储控制器中优先级相关寄存器的值是否发生变化；
响应于所述优先级相关寄存器的值发生变化，检测所述优先级相关寄存器的值是否在预设范围；
响应于所述优先级相关寄存器的值在预设范围，通知所述存储控制器基于变化后的优先级相关寄存器的值更新所述优先级相关寄存器。
具体的，响应于端口配置读寄存器和端口读服务质量配置寄存器的寄存器值发生变化，检测端口配置读寄存器和端口读服务质量配置寄存器的寄存器值是否在预设范围，在存储控制器中，一般情况下，端口配置读寄存器和端口读服务质量配置寄存器均为32位寄存器，其中，0-9比特位是优先级相关的字段，在0-9比特位配置寄存器值以说明优先级的高低，因此，检测寄存器是否在预设范围，即检测存储控制器配置的端口配置读寄存器和端口读服务质量配置寄存器的寄存器值是不是在其数据范围、寄存器值对应的优先级高低是否正确等等，以此来提高优先级设置的准确性。
若是端口配置读寄存器和端口读服务质量配置寄存器的寄存器值在预设范围，则说明寄存器设置合理，存储控制器使读寄存器和端口读服务质量配置寄存器的寄存器值生效，以使VGA模块、视频压缩控制模块和EMAC模块根据最新的优先级从存储器读取视频数据。
在一些实施方式中，所述寄存器更新检测模块进一步具体配置为：
响应于所述优先级相关寄存器的值不在预设范围，返回更新失败信息给所述视频图形阵列模块。
具体的，若是端口配置读寄存器和端口读服务质量配置寄存器的寄存器值不在预设范围，则说明寄存器设置不合理，存储控制器放弃此次对读寄存器和端口读服务质量配置寄存器的寄存器值的配置，各个模块根据原始的优先级从存储器读取视频数据，并返回更新失败信息给VGA模块，以使VGA模块重新设置VGA模块、视频压缩控制模块和EMAC模块的优先级。
在一些实施方式中，所述寄存器更新检测模块进一步具体配置为：
响应于所述优先级相关寄存器的值未发生变化，返回更新成功信息给所述视频图形阵列模块。
具体的，响应于端口配置读寄存器和端口读服务质量配置寄存器的寄存器值发生变化，则说明VGA模块、视频压缩控制模块和EMAC模块的优先级没有更新，继续使用之前的优先级，因此，返回更新成功信息给VGA模块。
在一些实施方式中，所述视频图形阵列模块还包括判断模块，所述判断模块配置为：
判断所述视频图形阵列模块接收到的视频数据是否为完整帧数据；
若是所述视频数据为完整帧数据，则发送完整帧信号给所述存储控制器，并通过所述存储控制器将所述视频数据存储到所述存储器中。
具体的，如图2所示，VGA模块200包括判断模块204。
视频数据是由图片组成，例如1s传输30张图片，每一张图片都是数据，每一张图片数据传输会有帧头，VGA模块的判断模块从检测到帧头开始检测视频数据的分辨率，视频数据的格式是RGB格式，是一个32位的数据，例如视频数据的分辨率为1920*800，当检测到每行传输1920个32位像素点，总共传输800行时，则表示一整张图片完成传输。
判断模块204判断VGA模块接收到的视频数据是否为完整帧数据，即检测接收的图片是否是完整的，若是图片是完整的，则存入存储器中，若是图片不完整，则等待接收到完整的图片后，存入存储器中。由此避免了后续从存储器读取视频数据时出现视频拼接不上等问题，保证了传输的视频数据的完整性。
更进一步的，视频压缩控制模块也可以判断处理的视频数据是否为完整帧数据，有两种方式，视频压缩控制模块处理的视频数据来源有两种。一种从VGA模块获取的视频数据，VGA模块的视频数据在确定正在传输的视频数据为完整帧后才会向后传输，因此视频压缩控制模块接收到的视频数据无需检测帧头，只需按照传输视频的分辨率信息计数即可，计数原理为每将一个RGB格式的数据转化为YUV格式的视频数据，则计数一次，直到等于分辨率大小个像素点；另一种是视频压缩控制模块从存储器中读取存储的YUV格式的视频数据，处理方式和VGA模块的处理方式一致。
在一些实施方式中，所述视频图形阵列模块还包括第二检测模块，所述第二检测模块配置为检测所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级是否更新成功，并响应于更新失败，基于所述寄存器更新模块重新配置所述优先级。
具体的，如图2所示，VGA模块200包括第二检测模块205，通过第二检测模块205接收寄存器更新检测模块发来的优先级是否更新成功消息，若是优先级更新失败，则通知寄存器更新模块203重新配置VGA模块200、视频压缩控制模块210和EMAC模块220的优先级并发给存储控制器以重新配置优先级相关寄存器，更新VGA模块200、视频压缩控制模块210和EMAC模块220的从存储器中读取视频数据的优先级。
在一些实施方式中，所述优先级策略包括基于基板管理控制芯片的应用场景设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级。
具体的，若是基板管理控制芯片接入本地显示设备且没有接入远程显示，则将视频图形阵列模块从存储器读取视频数据的优先级设为最高，将以太网介质访问控制模块和视频压缩控制模块从存储器读取视频数据的寄存器值设为与最高相对的低；
若是基板管理控制芯片同时接入本地显示设备和远程显示，则将视频图形阵列模块从存储器读取视频数据的优先级设为最高的，并且将视频压缩控制模块从存储器读取视频数据的寄存器值设为低的，以太网介质访问控制模块从存储器读取视频数据的优先级基于应用场景设置；
若是基板管理控制芯片没有接入本地显示设备，则视频图形阵列模块、视频压缩控制模块、以太网介质访问控制模块从存储器读取视频数据的优先级基于应用场景设置，即哪个模块占用的存储器带宽高，则将对应的将其优先级设置为高。
基于同一发明构思，根据本发明的另一个方面，如图3所示，本发明的实施例还提供了一种基于如上所述的基板管理控制芯片的视频数据传输方法，包括以下步骤：
S101、第一检测模块检测视频图形阵列模块是否接入本地显示设备；
S103、响应于所述检测视频图形阵列模块接入所述本地显示设备，所述分辨率模块获取所述本地显示设备的分辨率，并判断所述本地显示设备的分辨率是否大于预设分辨率；
S105、响应于所述本地显示设备的分辨率大于预设分辨率，所述寄存器更新模块基于优先级策略设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级，并将优先级信息发送给所述存储控制器；
S107、所述存储控制器保存所述优先级信息，并基于所述优先级信息更新所述存储控制器中的优先级相关寄存器，并基于更新后的优先级相关寄存器从所述存储器读取相应的视频数据向所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块中的任意一个或多个模块传输。
基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种服务器40，包括如上所述的基板管理控制芯片410。
本发明实施例还可以包括相应的计算机设备。计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时执行上述任意一种方法。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种基板管理控制芯片，其特征在于，包括视频图形阵列模块、存储控制器和存储器，所述视频图形阵列模块包括第一检测模块、分辨率模块和寄存器更新模块，其中，
所述第一检测模块配置为检测视频图形阵列模块是否接入本地显示设备；
响应于所述检测视频图形阵列模块接入所述本地显示设备，所述分辨率模块配置为获取所述本地显示设备的分辨率，并判断所述本地显示设备的分辨率是否大于预设分辨率；
响应于所述本地显示设备的分辨率大于预设分辨率，所述寄存器更新模块配置为基于优先级策略设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级，并将优先级信息发送给所述存储控制器；
所述存储控制器配置为保存所述优先级信息，并基于所述优先级信息更新所述存储控制器中的优先级相关寄存器，并基于更新后的优先级相关寄存器从所述存储器读取相应的视频数据向所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块中的任意一个或多个模块传输。
2.根据权利要求1所述的基板管理控制芯片，其特征在于，所述存储控制器包括寄存器更新检测模块，所述寄存器更新检测模块配置为：
检测所述存储控制器中优先级相关寄存器的值是否发生变化；
基于所述优先级相关寄存器的值是否发生变化，通知所述存储控制器更新所述优先级相关寄存器。
3.根据权利要求2所述的基板管理控制芯片，其特征在于，所述寄存器更新检测模块具体配置为：
检测所述存储控制器中优先级相关寄存器的值是否发生变化；
响应于所述优先级相关寄存器的值发生变化，检测所述优先级相关寄存器的值是否在预设范围；
响应于所述优先级相关寄存器的值在预设范围，通知所述存储控制器基于变化后的优先级相关寄存器的值更新所述优先级相关寄存器。
4.根据权利要求3所述的基板管理控制芯片，其特征在于，所述寄存器更新检测模块进一步具体配置为：
响应于所述优先级相关寄存器的值不在预设范围，返回更新失败信息给所述视频图形阵列模块。
5.根据权利要求3所述的基板管理控制芯片，其特征在于，所述寄存器更新检测模块进一步具体配置为：
响应于所述优先级相关寄存器的值未发生变化，返回更新成功信息给所述视频图形阵列模块。
6.根据权利要求1所述的基板管理控制芯片，其特征在于，所述视频图形阵列模块还包括判断模块，所述判断模块配置为：
判断所述视频图形阵列模块接收到的视频数据是否为完整帧数据；
若是所述视频数据为完整帧数据，则发送完整帧信号给所述存储控制器，并通过所述存储控制器将所述视频数据存储到所述存储器中。
7.根据权利要求5所述的基板管理控制芯片，其特征在于，所述视频图形阵列模块还包括第二检测模块，所述第二检测模块配置为检测所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级是否更新成功，并响应于更新失败，基于所述寄存器更新模块重新配置所述优先级。
8.根据权利要求1所述的基板管理控制芯片，其特征在于，所述优先级策略包括基于基板管理控制芯片的应用场景设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级。
9.一种基于如权利要求1至8任一项所述的基板管理控制芯片的视频数据传输方法，其特征在于，包括：
第一检测模块检测视频图形阵列模块是否接入本地显示设备；
响应于所述检测视频图形阵列模块接入所述本地显示设备，所述分辨率模块获取所述本地显示设备的分辨率，并判断所述本地显示设备的分辨率是否大于预设分辨率；
响应于所述本地显示设备的分辨率大于预设分辨率，所述寄存器更新模块基于优先级策略设置所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块从所述存储器读取视频数据的优先级，并将优先级信息发送给所述存储控制器；
所述存储控制器保存所述优先级信息，并基于所述优先级信息更新所述存储控制器中的优先级相关寄存器，并基于更新后的优先级相关寄存器从所述存储器读取相应的视频数据向所述视频图形阵列模块、视频压缩控制模块和以太网介质访问控制模块中的任意一个或多个模块传输。
10.一种服务器，其特征在于，包括如权利要求1-8任意一项所述的基板管理控制芯片。
CN202210111373.0A 2022-01-29 2022-01-29 一种基板管理控制芯片、视频数据传输方法及服务器 Active CN114554126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210111373.0A CN114554126B (zh) 2022-01-29 2022-01-29 一种基板管理控制芯片、视频数据传输方法及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210111373.0A CN114554126B (zh) 2022-01-29 2022-01-29 一种基板管理控制芯片、视频数据传输方法及服务器

Publications (2)

Publication Number Publication Date
CN114554126A true CN114554126A (zh) 2022-05-27
CN114554126B CN114554126B (zh) 2023-08-25

Family

ID=81673296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210111373.0A Active CN114554126B (zh) 2022-01-29 2022-01-29 一种基板管理控制芯片、视频数据传输方法及服务器

Country Status (1)

Country Link
CN (1) CN114554126B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250253A (ja) * 1986-01-23 1993-09-28 Texas Instr Inc <Ti> メモリアクセス制御システム
US20120311277A1 (en) * 2011-06-01 2012-12-06 Chu Michael H M Memory controllers with dynamic port priority assignment capabilities
US20140240332A1 (en) * 2013-02-25 2014-08-28 Apple Inc. Multiple Quality of Service (QoS) Thresholds or Clock Gating Thresholds Based on Memory Stress Level
CN105373465A (zh) * 2015-12-04 2016-03-02 英业达科技有限公司 一种系统状态的检测方法、系统及服务器
CN107480078A (zh) * 2017-08-29 2017-12-15 建荣半导体（深圳）有限公司 一种总线带宽分配方法、装置及芯片
CN109165116A (zh) * 2018-08-15 2019-01-08 西安微电子技术研究所 一种应用处理接口电路及方法
CN109688234A (zh) * 2019-02-28 2019-04-26 苏州浪潮智能科技有限公司 一种多电子设备的讯号处理方法、系统及装置
US20190187909A1 (en) * 2017-12-20 2019-06-20 Samsung Electronics Co., Ltd. Local management console for storage devices
US20190332527A1 (en) * 2018-04-25 2019-10-31 Dell Products, Lp Information Handling System with Priority Based Cache Flushing of Flash Dual In-Line Memory Module Pool
US10506013B1 (en) * 2019-03-08 2019-12-10 Dell Products, L.P. Video redirection across multiple information handling systems (IHSs) using a graphics core and a bus bridge integrated into an enclosure controller (EC)
CN111061338A (zh) * 2019-11-30 2020-04-24 苏州浪潮智能科技有限公司 一种基板管理控制器时序的更新方法、系统及设备
CN112839231A (zh) * 2021-01-15 2021-05-25 苏州浪潮智能科技有限公司 一种视频压缩传输方法和系统
US20210255801A1 (en) * 2020-02-19 2021-08-19 Dell Products, Lp Information handling system having improved host memory buffer for input/output requests
CN113760473A (zh) * 2020-06-03 2021-12-07 Oppo广东移动通信有限公司 优先级处理方法、处理器、处理芯片、电路板及电子设备
CN113852564A (zh) * 2021-11-29 2021-12-28 苏州浪潮智能科技有限公司 一种服务器控制方法、装置、介质

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250253A (ja) * 1986-01-23 1993-09-28 Texas Instr Inc <Ti> メモリアクセス制御システム
US20120311277A1 (en) * 2011-06-01 2012-12-06 Chu Michael H M Memory controllers with dynamic port priority assignment capabilities
US20140240332A1 (en) * 2013-02-25 2014-08-28 Apple Inc. Multiple Quality of Service (QoS) Thresholds or Clock Gating Thresholds Based on Memory Stress Level
CN105373465A (zh) * 2015-12-04 2016-03-02 英业达科技有限公司 一种系统状态的检测方法、系统及服务器
CN107480078A (zh) * 2017-08-29 2017-12-15 建荣半导体（深圳）有限公司 一种总线带宽分配方法、装置及芯片
US20190187909A1 (en) * 2017-12-20 2019-06-20 Samsung Electronics Co., Ltd. Local management console for storage devices
US20190332527A1 (en) * 2018-04-25 2019-10-31 Dell Products, Lp Information Handling System with Priority Based Cache Flushing of Flash Dual In-Line Memory Module Pool
CN109165116A (zh) * 2018-08-15 2019-01-08 西安微电子技术研究所 一种应用处理接口电路及方法
CN109688234A (zh) * 2019-02-28 2019-04-26 苏州浪潮智能科技有限公司 一种多电子设备的讯号处理方法、系统及装置
US10506013B1 (en) * 2019-03-08 2019-12-10 Dell Products, L.P. Video redirection across multiple information handling systems (IHSs) using a graphics core and a bus bridge integrated into an enclosure controller (EC)
CN111061338A (zh) * 2019-11-30 2020-04-24 苏州浪潮智能科技有限公司 一种基板管理控制器时序的更新方法、系统及设备
US20210255801A1 (en) * 2020-02-19 2021-08-19 Dell Products, Lp Information handling system having improved host memory buffer for input/output requests
CN113760473A (zh) * 2020-06-03 2021-12-07 Oppo广东移动通信有限公司 优先级处理方法、处理器、处理芯片、电路板及电子设备
CN112839231A (zh) * 2021-01-15 2021-05-25 苏州浪潮智能科技有限公司 一种视频压缩传输方法和系统
CN113852564A (zh) * 2021-11-29 2021-12-28 苏州浪潮智能科技有限公司 一种服务器控制方法、装置、介质

Also Published As

Publication number Publication date
CN114554126B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US11445201B2 (en) Video encoding and decoding method, device, and system, and storage medium
CN111290725B (zh) 一种投屏方法、设备及存储介质
CN113709489B (zh) 一种视频压缩方法、装置、设备及可读存储介质
WO2024016520A1 (zh) 一种视频压缩方法、系统、设备及计算机非易失性可读存储介质
CN107155093B (zh) 一种视频预览方法、装置及设备
WO2020215182A1 (zh) 图像数据处理方法、传输方法、传输装置及数据接口转换装置
KR20200011000A (ko) 증강 현실 프리뷰 및 위치 추적을 위한 장치 및 방법
CN112788329A (zh) 视频静帧检测方法、装置、电视及存储介质
CN115209145A (zh) 一种视频压缩方法、系统、装置及可读存储介质
WO2024169650A1 (zh) 投屏帧率获取方法、装置、计算机设备以及存储介质
CN103686077A (zh) 应用于3g无线网络实时音视频数据传输的双缓冲方法
KR101615466B1 (ko) 비디오 분석 및 인코딩을 위한 복수의 비디오 채널의 캡쳐
WO2023010755A1 (zh) 一种hdr视频转换方法、装置、设备及计算机存储介质
CN116634089B (zh) 视频传输方法、装置、设备及存储介质
CN114554126B (zh) 一种基板管理控制芯片、视频数据传输方法及服务器
US11057587B2 (en) Compositing video signals and stripping composite video signal
CN117319716B (zh) 基板管理控制芯片的资源调度方法及基板管理控制芯片
US20180286006A1 (en) Tile reuse in imaging
CN117475013B (zh) 一种计算机设备和视频数据处理方法
CN112040164B (zh) 一种数据处理方法、装置、集成芯片及存储介质
CN118214820B (zh) 一种图像数据处理方法、产品、设备及介质
CN118400623A (zh) 图像数据处理方法、设备、介质、产品及车辆
CN118338002A (zh) Bmc视频压缩方法、装置、系统及基板管理控制器
CN115705614A (zh) 图像处理方法、装置、电子设备及存储介质
CN117294952A (zh) 图像数据处理方法及装置、电子设备、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant