CN114301504B - 基于dvfs的蓝牙基带芯片ip核架构及其工作方法 - Google Patents

Abstract

本公开提供了一种基于DVFS的蓝牙基带芯片IP核架构，包括蓝牙功能核心模块，所述蓝牙功能核心模块分别与DVFS模块和处理器模块连接；所述蓝牙功能核心模块包括基带发送模块和基带接收模块，其用于对发送数据和接收数据进行处理；所述DVFS模块包括采集计算单元、预测转换单元以及驱动输出单元，其用于基于从蓝牙功能核心模块采集的负载信号进行负载计算，并根据当前负载预测下一时间段的负载需求；将预测的需求转换为蓝牙功能核心模块所需频率，并基于所述频率转化为匹配的电压；基于所述频率和电压对所述蓝牙功能核心模块进行驱动；所述处理器模块用于对蓝牙功能核心模块进行系统控制。

Description

基于DVFS的蓝牙基带芯片IP核架构及其工作方法

技术领域

本公开属于通信技术领域，尤其涉及一种基于DVFS的蓝牙基带芯片IP核架构及其工作方法。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

蓝牙技术是一种无线数据与语音通信的开放性全球规范，以低成本的近距离无线连接为基础，为固定与移动设备通信环境建立一个特别连接。2010年7月，SIG(BluetoothSpecial InterestGroup：蓝牙技术联盟)发布的蓝牙4.0核心规范，将传统蓝牙、高速蓝牙和低功耗蓝牙整合，标志着蓝牙技术正式迈入了低功耗时代，2016年12月发布的蓝牙5.0规范，其数据传输速率提升为原来的两倍，为低功耗蓝牙的技术应用面的拓展奠定了基础。随着物联网的发展，短距离、低功耗通信方式具有广阔的应用前景，BLE(Bluetooth LowEnergy)凭借其低复杂度、连接速度快、低成本、极长待机时间、超低功耗等特性占据了短距离通信方式的优势。

蓝牙协议简要设备框架分为应用层(Apps)、主协议层(Host)和控制层(Controller)。对于IC(Integrated Circuit)设计来说的，主要关注的对象是与硬件相关的控制层。控制层包含代表无线射频相关的物理层(physical layer)、控制重传数据摘取功能的链路层(link layer)和可选的主控硬件接口层(host controller interface)。低功耗蓝牙基带的主要功能是实现数据处理功能，包括发送和接收两个子系统，为实现低功耗蓝牙基带功能，在基带IP核(intellectual property core)的硬件设计就在于链路层(Link layer)的数据处理部分，这是BLE芯片的核心部分，也是蓝牙芯片硬件设计的关键。

发明人发现，在之前进行对低功耗蓝牙芯片进行研发的公司，有通过链路层固件方式进行设计，无法被用户直接读出或修改，导致在链路层频繁运行时，会增加功耗，同时，一直以来，功耗对BLE的性能影响极其重大，国内外市场上的蓝牙芯片研究都围绕功耗为重要方面进行展开，尤其随着现代物联网时代的要求，如果需要传输更远的距离，可能还需要外置RF(Radio Frequency)芯片，对BLE的功耗性能提出了巨大的挑战；同时，芯片功耗增加会导致芯片温度升高，进而会导致leakage power增加，电路时序变差，以及IR Drop变大等问题。

发明内容

本公开为了解决上述问题，提供了一种基于DVFS的蓝牙基带芯片IP核架构及其工作方法，所述方案基于蓝牙功能实现，创新性的引入了DVFS(Dynamic voltage andfrequency scaling)技术，并采用硬件方法对链路层进行设计，充分利用数字集成电路低功耗技术进行低功耗优化，有效解决了蓝牙模块对低功耗的需求。

根据本公开实施例的第一个方面，提供了一种基于DVFS的蓝牙基带芯片IP核架构，包括蓝牙功能核心模块，所述蓝牙功能核心模块分别与DVFS模块和处理器模块连接；

所述蓝牙功能核心模块包括基带发送模块和基带接收模块，其用于对发送数据和接收数据进行处理；

所述DVFS模块包括采集计算单元、预测转换单元以及驱动输出单元，其用于基于从蓝牙功能核心模块采集的负载信号进行负载计算，并根据当前负载预测下一时间段的负载需求；将预测的需求转换为蓝牙功能核心模块所需频率，并基于所述频率转化为匹配的电压；基于所述频率和电压对所述蓝牙功能核心模块进行驱动；

所述处理器模块用于对蓝牙功能核心模块进行系统控制。

进一步的，所述采集计算单元，其用于从所述蓝牙功能核模块中采集负载信号，并基于所述负载信号计算当前状态下的负载情况，并将所述负载情况输出到所述预测转换单元。

进一步的，所述预测转换单元，其用于基于当前状态下的负载情况，对下一时间段的负载需求进行预测；将预测的负载情况转换为下一时间段蓝牙功能核心模块所需要的频率，并基于所述频率获取与之匹配的电压。

进一步的，所述驱动输出单元，其用于基于获得的频率和电压，对当前频率和电压进行调整。

进一步的，所述对当前频率和电压进行调整，其顺序需要满足如下要求：当频率由高到低调整时，应先降频率，再降电压；当频率由低到高调整时，应先升电压，再升频率。

进一步的，所述IP核架构中的蓝牙基带链路层通过所述蓝牙功能核心模块中的若干模块进行硬件设计实现。

根据本公开实施例的第二个方面，提供了一种基于DVFS的蓝牙基带芯片IP核架构的工作方法，其利用上述的基于DVFS的蓝牙基带芯片IP核架构，所述方法包括：

上电后，对蓝牙基带芯片中的寄存器和信号进行复位；

通过时间管理模块中的蓝牙时钟产生基准时钟，并对门控时钟进行使能及校准；

通过DVFS模块预测下一时刻蓝牙功能核心模块所需频率及电压；并基于所述频率和电压对所述蓝牙功能核心模块进行驱动；

在发送数据时，所述处理器模块通过系统总线对相关寄存器进行配置，并将要发送的数据写入所述蓝牙功能核心模块中，经下相应比特流处理后，进行数据输出；

在接收数据时，收到接收完成中断信号后，所述处理器模块基于射频接口读取数据。

与现有技术相比，本公开的有益效果是：

(1)本公开提供了一种基于DVFS的蓝牙基带芯片IP核架构，其基于所述蓝牙功能核心模块中的各模块采用硬件方法对蓝牙基带芯片中的链路层进行设计，通过硬件方式能够有效减少操作负担，充分利用数字集成电路低功耗技术进行低功耗优化，使该层独立于处理器运作，在功耗、简易性、稳定性和高效性方面比市场常用的固件方式会更加突出。

(2)本公开所述方案引入了DVFS模块，通过动态调整频率和电压达到降低功耗的作用，保证了所述蓝牙基带芯片能够满足现在半导体工艺的飞速发展和芯片工作频率的提高的需求。

(3)所述方案通过状态转换的方式实现BLE 4.0和5.0版本的兼容，在实际应用场景中能更好适应市场要求。

(4)本公开所述方案采用了全硬件的设计方式，对蓝牙基带芯片的链路层进行了合理的架构设计和模块划分，具有蓝牙基带芯片模块设计划分的参考性。

本公开附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本公开的实践了解到。

附图说明

构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。

图1为本公开实施例一中所述的基于DVFS的蓝牙基带芯片IP核架构示意图；

图2为本公开实施例一中所述的DVFS模块内部结构示意图；

图3为本公开实施例一中所述的基带发送模块示意图；

图4为本公开实施例一中所述的基带接收模块示意图。

具体实施方式

下面结合附图与实施例对本公开做进一步说明。

应该指出，以下详细说明都是示例性的，旨在对本公开提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本公开所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本公开的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。

术语解释：

BLE，即Bluetooth Low Energy，也称低功耗蓝牙，是蓝牙技术联盟设计和销售的一种个人局域网技术，相较经典蓝牙，低功耗蓝牙旨在保持同等通信范围的同时显著降低功耗和成本。

DVFS，即Dynamic voltage and frequency scaling，动态电压频率调整，根据芯片所运行的应用程序对计算能力的不同需要，动态调节芯片的运行频率和电压，从而达到节能目的。

蓝牙协议：蓝牙是一种无线通讯方式，即表示该通讯需要有对应的协议支持(蓝牙无线通信协议标准)，一般简要分为应用层(Apps)、主协议层(Host)和控制层(Controller)，其中硬件设计主要在于控制层的链路层部分。

实施例一：

本实施例的目的是提供一种基于DVFS的蓝牙基带芯片IP核架构。

一种基于DVFS的蓝牙基带芯片IP核架构，包括蓝牙功能核心模块，所述蓝牙功能核心模块分别与DVFS模块和处理器模块连接；

所述蓝牙功能核心模块包括基带发送模块和基带接收模块，其用于对发送数据和接收数据进行处理；

所述DVFS模块包括采集计算单元、预测转换单元以及驱动输出单元，其用于基于从蓝牙功能核心模块采集的负载信号进行负载计算，并根据当前负载预测下一时间段的负载需求；将预测的需求转换为蓝牙功能核心模块所需频率，并基于所述频率转化为匹配的电压；基于所述频率和电压对所述蓝牙功能核心模块进行驱动；

所述处理器模块用于对蓝牙功能核心模块进行系统控制。

进一步的，所述采集计算单元，其用于从所述蓝牙功能核模块中采集负载信号，并基于所述负载信号计算当前状态下的负载情况，并将所述负载情况输出到所述预测转换单元。

进一步的，所述预测转换单元，其用于基于当前状态下的负载情况，对下一时间段的负载需求进行预测；将预测的负载情况转换为下一时间段蓝牙功能核心模块所需要的频率，并基于所述频率获取与之匹配的电压。

进一步的，所述驱动输出单元，其用于基于获得的频率和电压，对当前频率和电压进行调整。

进一步的，所述对当前频率和电压进行调整，其顺序需要满足如下要求：当频率由高到低调整时，应先降频率，再降电压；当频率由低到高调整时，应先升电压，再升频率。

进一步的，所述IP核架构中的蓝牙基带链路层通过所述蓝牙功能核心模块中的若干模块进行硬件设计实现。

进一步的，所述蓝牙功能核心模块还包括时间管理模块、中断产生模块、存储控制模块、射频信号控制模块以及加密解密模块。

进一步的，所述基带发送模块，其用于生成广播、扫描、启动或连接事件，并进行工作状态以及射频的收发使能控制。

进一步的，所述基带接收模块，其用于对接收的数据进行处理，并进行工作状态以及射频的收发使能控制。

具体的，为了便于理解，以下结合附图对本公开所述方案进行详细说明：

如图1所示，一种基于DVFS的蓝牙基带芯片IP核架构，包括：DVFS模块、蓝牙功能核心模块以及处理器模块；预先单独对蓝牙各个模块进行功能性仿真验证，以确保模块功能的正确实现，再将其IP核挂载在合适的SoC验证平台上，进行系统级的验证；

所述蓝牙基带芯片IP核可以兼容两种技术规范，包括BLE 4.0和BLE5.0规范；相对于BLE4.0，BLE5.0除了传输速度、传输距离的加强之外，主要是在报文类型的扩展，通过用状态机跳转控制数据处理的不同，对于BLE5.0的编码类型的报文，其结构有所不同，在基带发送接收的模块中也需要额外的编码、译码、映射、逆映射的步骤。

其中，所述DVFS模块用于采集蓝牙IP核的负载信号，并预测下一时间段的负载需求，动态调节频率及电压输出；

所述蓝牙核心功能模块用于：对蓝牙基带芯片的链路层进行硬件设计实现；

具体的，如图2所示，所述DVFS模块分为三个部分：采集计算部分、预测转换部分、驱动输出部分；采集计算部分主要用来采集蓝牙IP有关的负载信号，并计算当前情况下蓝牙IP的负载情况；预测转换部分根据当前的负载，预测出下一时间段所需要的负载情况。接着将预测的负载情况转化成下一时间段蓝牙IP所需要的频率,根据做需要的频率计算出与之匹配的电压；驱动输出部分主要将新频率和电压进行驱动；

所述蓝牙功能核心模块包括：基带发送模块(Transmit)、基带接收模块(Receive)、时间管理模块(Timing Generator)、中断产生模块(Interrupt Generator)、存储控制模块(Memory Controller)、射频信号控制模块(RF Controller)和加密解密模块(AES/CCM)；

所述基带发送模块用于：负责生成广播、扫描、启动和连接事件；通过状态机控制工作状态；控制射频的收发使能；对发送数据进行CRC生成、白化的处理，其中5.0版本加入的编码型报文额外需要编码、映射的比特流处理；根据过滤策略匹配白名单；

进一步的，如图3所示，所述基带发送模块分为五个部分：状态机部分(TX-TSM)、CRC校验码生成部分(CRC generator)、白化部分(Whitener)、编码部分(Encoder)、映射部分(Mapper)，其中编码部分和映射部分专为BLE 5.0版本可选；其中，所述状态机部分主要是用来对发送的数据进行组合，用有限状态机来控制数据的传输过程，对于由Preamble、AA(Access address)、PDU(protocol data unit)和CRC组成的非编码类型报文和由Preamble、AA、TERM1、PDU、CRC和TERM2组成的编码类型报文进行不同的状态跳转，从而发送相应的数据，以满足兼容4.0和5.0的版本要求；CRC校验码生成部分主要完成发送期间对PDU部分的CRC计算，如果PDU部分需要加密，则先经过加密解密模块，再让CRC校验码生成部分应该根据加密后的PDU进行计算得出；白化部分用线性反馈移位寄存器实现，免在数据比特流中出现长0或1的序列；编码部分针对BLE 5.0版本新提出的1Mbps的编码类型报文，对于其他类型编码，通过状态机的控制不会进入这个部分进行处理；映射部分用来对编码后的数据进行映射，根据协议要求进行输出序列s＝2/8的映射，把一个1bit的输入信号转换成n bits的信息序列，并从低位开始依次发送出去。

所述基带接收模块用于：通过状态机控制工作状态；控制射频的收发使能；对接收的数据进行解白化、CRC检验的处理，其中5.0版本加入的编码型报文额外需要译码、逆映射的比特流处理；根据过滤策略匹配白名单。

进一步的，如图4所示，所述基带接收模块分为六个部分：数据处理部分(DSP)、状态机部分(RX-TSM)、解白化部分(De-Whitener)、CRC校验码检验部分(CRC check)、逆映射部分(De-Mapper)、译码部分(Decoder)，其中逆映射部分和译码部分专为BLE 5.0版本可选；其中，所述数据处理部分对接收的数字信号进行时间频率处理，首先对接收端的数据进行采样，然后对接收到的报文与事先知道的AA进行比较判断是否接收，最后用数字锁相环对接收数据进行符号回复；解白化部分(De-Whitener)对经过白化处理的发送数据的PDU和CRC部分进行解白化操作；状态机主要是用来通过状态跳转接收数据的各个部分；CRC校验码检验部分采用与CRC校验码生成部分相同的电路结构，将接收数据的PDU和CRC部分输入进行CRC校验，最后结果通过位或为0则校验成功；逆映射部分对信道接收的数据进行相应输出序列的s＝2/8的逆映射；译码部分是编码的逆过程，对卷积码进行译码时，根据本发明优选的，使用应用最广泛的Viterbi译码算法，在码的约束度较小时，它具有效率高、速度快、译码器较简单等特点；

所述时间管理模块用于：产生基准时钟；控制BLE的发送/接收数据模块的模式转换下的门控时钟；通过蓝牙时钟的低两位判断发送/接收时隙的起始点；判断连接间隔的时间以开始下一次的连接事件；

所述存储控制模块用于：处理中断产生、屏蔽、中断优先级、中断输出等；可以通过寄存器支持软件确认每一个中断；

所述射频信号控制模块用于：对于频率的控制以进行信道的选择；发送和接收数据流；

所述加密解密模块用于：支持软硬件加密方式，为系统提供安全措施。

实施例二：

本实施例的目的是提供另一种基于DVFS的蓝牙基带芯片IP核架构。

一种基于DVFS的蓝牙基带芯片IP核架构，其与实施例一中所述的IP核架构区别在于：

本实施例中选用基于RISC-V的开源SoC平台，RISC-V是一种简单、开放、免费的全新指令集架构，具有全套开源免费的编译器、开发工具和软件开发环境，拥有精简、低功耗、模块化、可扩展等技术优势，因此尤其适合对生态依赖比较小的封闭或半封闭产品、深嵌入式或新兴的物联网、包含嵌入式人工智能等应用的边缘计算领域及需要定制化的场景。

实施例三：

本实施例的目的是提供一种基于DVFS的蓝牙基带芯片IP核架构的工作方法。

一种基于DVFS的蓝牙基带芯片IP核架构的工作方法，其利用上述的基于DVFS的蓝牙基带芯片IP核架构，所述方法包括：

上电后，对蓝牙基带芯片中的寄存器和信号进行复位；

通过时间管理模块中的蓝牙时钟产生基准时钟，并对门控时钟进行使能及校准；

通过DVFS模块预测下一时刻蓝牙功能核心模块所需频率及电压；并基于所述频率和电压对所述蓝牙功能核心模块进行驱动；

在发送数据时，所述处理器模块通过系统总线对相关寄存器进行配置，并将要发送的数据写入所述蓝牙功能核心模块中，经下相应比特流处理后，进行数据输出；

在接收数据时，收到接收完成中断信号后，所述处理器模块基于射频接口读取数据。

具体的，为了便于理解，以下对本公开所述工作方法进行详细说明：

基于DVFS的蓝牙基带芯片IP核架构的工作方法，包括以下步骤：

步骤(1)：上电后，首先对系统进行复位，使蓝牙基带中所有的寄存器和信号都处于无效状态；

步骤(2)：复位之后IP核中时间管理模块的蓝牙时钟开始正常工作，负责产生基准时钟、控制BLE各个工作模式转换下的各个门控时钟的开关进行使能，以及完成在睡眠模式转换到正常工作模式下时钟的校准过程，并且通过不同频率的时钟控制来实现BLE的低功耗并根据上层命令收发数据；DVFS采集蓝牙有关的负载信号计算当前情况下蓝牙的负载情况，然后根据当前的负载，预测出下一时间段所需要的性能的高低，接着将预测的性能的高低转化成蓝牙IP所需要的频率，根据做需要的频率计算出与之相配的电压，并将新的频率和电压进行驱动，需要注意根据频率变化趋势决定频率和电压的调整顺序；

(3)在发送数据时，处理器模块首先会通过系统总线对相关寄存器进行配置，并把要发送的数据写入相应模块，通过一系列比特流处理，最后将数据输出，其中如果需要加密，则经过加密模块输出给射频接口控制模块；

(4)在接收数据时，收到接收完成中断信号时，从射频接口模块中读取相应的数据，对同步字进行校验后，通过控制BLE的工作转态进行数据处理。在更多实施例中，还提供：

上述实施例提供的一种基于DVFS的蓝牙基带芯片IP核架构及其工作方法可以实现，具有广阔的应用前景。

以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (9)

1.一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，包括蓝牙功能核心模块，所述蓝牙功能核心模块分别与DVFS模块和处理器模块连接；

所述蓝牙功能核心模块包括基带发送模块和基带接收模块，其用于对发送数据和接收数据进行处理；

所述DVFS模块包括采集计算单元、预测转换单元以及驱动输出单元，其用于基于从蓝牙功能核心模块采集的负载信号进行负载计算，并根据当前负载预测下一时间段的负载需求；将预测的需求转换为蓝牙功能核心模块所需频率，并基于所述频率转化为匹配的电压；基于所述频率和电压对所述蓝牙功能核心模块进行驱动；

所述处理器模块用于对蓝牙功能核心模块进行系统控制；

具体工作方法包括：

上电后，对蓝牙基带芯片中的寄存器和信号进行复位；

通过时间管理模块中的蓝牙时钟产生基准时钟，并对门控时钟进行使能及校准；

通过DVFS模块预测下一时刻蓝牙功能核心模块所需频率及电压；并基于所述频率和电压对所述蓝牙功能核心模块进行驱动；

在发送数据时，所述处理器模块通过系统总线对相关寄存器进行配置，并将要发送的数据写入所述蓝牙功能核心模块中，经下相应比特流处理后，进行数据输出；

在接收数据时，收到接收完成中断信号后，所述处理器模块基于射频接口读取数据。

2.如权利要求1所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述采集计算单元，其用于从所述蓝牙功能核心模块中采集负载信号，并基于所述负载信号计算当前状态下的负载情况，并将所述负载情况输出到所述预测转换单元。

3.如权利要求1所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述预测转换单元，其用于基于当前状态下的负载情况，对下一时间段的负载需求进行预测；将预测的负载情况转换为下一时间段蓝牙功能核心模块所需要的频率，并基于所述频率获取与之匹配的电压。

4.如权利要求1所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述驱动输出单元，其用于基于获得的频率和电压，对当前频率和电压进行调整。

5.如权利要求4所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述对当前频率和电压进行调整，其顺序需要满足如下要求：当频率由高到低调整时，应先降频率，再降电压；当频率由低到高调整时，应先升电压，再升频率。

6.如权利要求1所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述IP核架构中的蓝牙基带链路层通过所述蓝牙功能核心模块中的若干模块进行硬件设计实现。

7.如权利要求1所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述蓝牙功能核心模块还包括时间管理模块、中断产生模块、存储控制模块、射频信号控制模块以及加密解密模块。

8.如权利要求1所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述基带发送模块，其用于生成广播、扫描、启动或连接事件，并进行工作状态以及射频的收发使能控制。

9.如权利要求1所述的一种基于DVFS的蓝牙基带芯片IP核架构，其特征在于，所述基带接收模块，其用于对接收的数据进行处理，并进行工作状态以及射频的收发使能控制。

Images