CN114256272A - 背板 - Google Patents

背板 Download PDF

Info

Publication number
CN114256272A
CN114256272A CN202011025488.5A CN202011025488A CN114256272A CN 114256272 A CN114256272 A CN 114256272A CN 202011025488 A CN202011025488 A CN 202011025488A CN 114256272 A CN114256272 A CN 114256272A
Authority
CN
China
Prior art keywords
layer
driving transistor
electrode
pixel
pixel structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011025488.5A
Other languages
English (en)
Inventor
郭怡彤
周健
孙拓
许晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011025488.5A priority Critical patent/CN114256272A/zh
Priority to PCT/CN2021/080744 priority patent/WO2022062330A1/zh
Priority to US17/770,590 priority patent/US20230021559A1/en
Publication of CN114256272A publication Critical patent/CN114256272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种背板。所述背板包括衬底基板、行列交错的栅线、数据线和电源线，以及，阵列分布的像素结构；所述像素结构包括驱动晶体管、与驱动晶体管连接的开关晶体管，以及，与驱动晶体管连接的像素电极，所述栅线和所述数据线分别与开关晶体管连接，所述电源线与所述驱动晶体管连接；在同一行像素结构或同一列像素结构中，在第2n‑1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n‑1个像素结构中的驱动晶体管的源极连接，所述电源线与所述第2n个像素结构中的驱动晶体管的源极连接；n为大于或等于1的正整数。本发明可以节省像素面积，进而能够通过节省下来的像素面积合理布局像素结构中的驱动晶体管。

Description

背板
技术领域
本发明涉及显示技术领域或3D打印技术领域，尤其涉及一种背板。
背景技术
在现有技术中，在制作显示技术领域或3D打印技术背板时，当背板中的像素结构占用的像素区域的尺寸较小时，不能节省像素面积，进而不能通过节省下来的像素面积合理布局像素结构中的驱动晶体管。
发明内容
本发明的目的之一在于提供一种背板，提供一种背板像素结构设计，提高像素对像素电极或3D打印阳极的驱动能力以及减小像素结构占用面积以提高像素分辨率。
本发明提供了一种背板，包括衬底基板、设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；
所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极，所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；
在同一行像素结构或同一列像素结构中，在第2n-1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n-1个像素结构中的驱动晶体管的源极和所述第2n个像素结构中的驱动晶体管的源极连接；n为正整数。
与现有技术相比，本发明实施例所述的背板可以节省像素面积，进而能够通过节省下来的像素面积合理布局像素结构中的驱动晶体管。
附图说明
图1a是本发明至少一实施例所述的背板中的像素结构的一实施例的电路图；
图1b是本发明至少一实施例所述的背板中的多个像素结构的电路示意图；
图2是本发明至少一实施例所述的背板的一种布局示意图；
图3是本发明至少一实施例所述的背板的另一种布局示意图；
图4和图5是图2中的栅金属层的俯视图；
图6是图2中的有源层的俯视图；
图7是图2中的源漏金属层的俯视图；
图8是图3中的导电层的俯视图；
图9是所述导电层的一实施例的俯视图；
图10是图2中的电容电极层的俯视图；
图11是图2中的像素电极层的俯视图；
图12是在图3所示的背板的实施例的基础上增加对各过孔的标号的示意图；
图13是在图3的基础上增加了A-A’截面线的示意图；
图14是图13所示的背板的A-A’方向上的截面图；
图15A是本发明至少一实施例所述的背板的一种布局示意图；
图15B是图15A所示的背板的B-B’方向上的截面图；
图16是图3所示的背板的实施例采用的另一种导电层的俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请提供的背板至少可以用于3D打印系统中的打印背板，该背板上包含有打印阳极，呈阵列分布，背板驱动阳极实现3D打印。或者本申请提供的背板至少可以用于显示领域，驱动像素电极实现液晶显示或OLED显示。
本发明实施例所述的背板可以包括包括设置于衬底基板上的像素结构；如图1a所示为一个像素结构的等效电路图，图1b所示为多个阵列分布的像素结构的等效电路图。
图1a所示所述像素结构的等效电路图包括驱动晶体管T1、开关晶体管T2、存储电容C1和像素电极10；
所述驱动晶体管T1的栅极G1与所述存储电容C1的第一极板C1a电连接，所述驱动晶体管T1的源极S1与电源线V1电连接，所述驱动晶体管T1的漏极D1与所述像素电极10电连接；
所述开关晶体管T2的栅极G2与栅线G0电连接，所述开关晶体管T2的源极S2与数据线D0电连接，所述开关晶体管T2的漏极D2与所述存储电容C1的第一极板C1a电连接；
所述存储电容C1的第二极板C1b与所述像素电极10电连接。
如图1a所示的像素结构的实施例在工作时，在所述栅线G0提供的栅极驱动信号的控制下，T2打开，以将数据线D0上的数据电压提供至T1的栅极，T1在其栅极的电位的控制下，控制所述电源线V1与所述像素电极10之间连通或断开；C1用于维持T1的栅极的电位。
图1b中TFT1为开关晶体管，TFT2为驱动晶体管，标号为Gate的为栅线，标号为VDD的为电源线，标号为Data的为数据线，标号为C的为存储电容。
本发明实施例所述的背板包括衬底基板、设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；
所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极；所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；
在同一行像素结构或同一列像素结构中，在第2n-1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n-1个像素结构中的驱动晶体管的源极和所述第2n个像素结构中的驱动晶体管的源极连接；n为大于或等于1的正整数。
在具体实施时，第2n-1个像素结构和第2n个像素结构共用一条所述电源线，可以节省像素面积，进而能够通过节省下来的像素面积合理布局像素结构中的驱动晶体管。
在具体实施时，在同一行像素结构中，第2n-1个像素结构可以为位于该行第2n-1列的像素结构，第2n个像素结构可以为位于该行第2n列的像素结构，但不以此为限；
在同一列像素结构中，第2n-1个像素结构可以为位于该列第2n-1行的像素结构，第2n个像素结构可以为位于该列第2n行的像素结构，但不以此为限。
可选的，所述第2n-1个像素结构和所述第2n个像素结构为位于同一行或位于同一列的两个相邻的像素结构；所述第2n-1个像素结构中的驱动晶体管为第一驱动晶体管，所述第2n个像素结构中的驱动晶体管为第二驱动晶体管；
所述电源线与所述第一驱动晶体管的源极位于不同层，所述电源线与所述第二驱动晶体管的源极位于不同层，所述电源线通过过孔与所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接。
在具体实施时，两个相邻的像素结构中的第一像素结构中的驱动晶体管为第一驱动晶体管，两个相邻的像素结构中的第二像素结构中的驱动晶体管为第二驱动晶体管，电源线与以上两个驱动晶体管的源极电连接。
可选的，所述第一驱动晶体管的源极和所述第二驱动晶体管的源极位于同一层，所述第一驱动晶体管的源极与所述第二驱动晶体管的源极连接，所述电源线与所述源极通过过孔连接的位置为所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接的位置。
在实际操作时，所述第一驱动晶体管的源极和所述第二驱动晶体管的源极可以都位于源漏金属层，所述电源线与第一导电连接部电连接；所述第一驱动晶体管的源极和所述第二驱动晶体管的源极通过第二导电连接部电连接，第一导电连接部和第二导电连接部之间通过过孔连接，第一导电连接部在衬底基板上的正投影与第二导电连接部在衬底基板上的正投影至少部分重叠。
在本发明实施例中，所述栅线沿阵列的行方向延伸，所述数据线与所述电源线沿阵列的列方向延伸；第2n个像素结构和第2n+1个像素结构之间设置有分别与所述第2n个像素结构和第2n+1个像素结构中的开关晶体管连接的两条数据线；第2n-1个像素结构和第2n-2个像素结构之间设置有分别与所述第2n-1个像素结构和第2n-2个像素结构中的开关晶体管连接的两条数据线。
在图2和图3所示的基板的实施例中，第一像素结构21、第二像素结构22分别为第2n-1个像素结构、第2n个像素结构，二者之间设置有电源线，进一步的，电源线为两个像素结构的共用电源线。第一像素结构21中的开关晶体管与第一数据线D01连接，第二像素结构22中的开关晶体管与第二数据线D02连接。两个像素结构和电源线以及数据线D01和数据线D02共同构成一个重复单元在行或列方向依次重复排列。
在一种情况下，包括位于同一行的第2n-1个像素结构和第2n个像素结构的重复单元可以沿着行方向不断重复，所述第2n-1个像素结构和第2n个像素结构关于其中间的一条电源线对称设置；
在另一种情况下，包括位于同一列的第2n-1个像素结构和第2n个像素结构的重复单元可以沿着列方向不断重复，所述第2n-1个像素结构和第2n个像素结构关于其中间的一条电源线对称设置。
其中一种实施方式为，在所述像素结构所在的像素区域中，所述驱动晶体管和所述开关晶体管沿行或列方向依次设置，以下一列方向排列为例说明；
所述驱动晶体管的栅极在行方向上由所述数据线向所述电源线方向延伸，所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸；
所述驱动晶体管的有源层图形中的沟道的宽度方向与所述行方向一致，所述沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸；
所述驱动晶体管的源极和所述驱动晶体管的漏极分别沿行方向延伸，且所述驱动晶体管的源极和所述驱动晶体管的漏极沿列方向依次排列；
所述驱动晶体管的栅极与所述开关晶体管的漏极连接，所述驱动晶体管的源极与所述电源线电连接，所述驱动晶体管的漏极与所述像素电极电连接；
所述开关晶体管的源极与所述数据线电连接，所述开关晶体管的栅极与所述栅线电连接。
在本发明实施例所述的背板，在所述像素结构所在的像素区域中，所述驱动晶体管和所述开关晶体管沿列方向依次设置，并且驱动晶体管的栅极行方向上，都是由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸，以占据所述像素区域的行方向上的大部分区域，并所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸，以使得所述驱动晶体管的栅极占据所述像素区域的列方向上的大部分区域，并驱动晶体管和开关晶体管布局紧凑，并且所述驱动晶体管的有源层图形中的沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸，以使得所述驱动晶体管的宽长比大，以提升驱动晶体管的驱动能力。
在本发明实施例中，所述驱动晶体管的源极和所述驱动晶体管的漏极可以设置于源漏金属层，所述源漏金属层可以设置于所述驱动晶体管的有源层和所述衬底基板之间，或者，所述源漏金属层可以设置于所述有源层远离所述衬底基板的一侧。
在具体实施时，所述数据线和沿列方向延伸的所述电源线位于所述像素结构的相对的两侧，所述数据线可以位于像素结构的第一侧，所述沿列方向延伸的电源线可以位于像素结构的第二侧，第一侧和第二侧为相对的两侧。
在本发明实施例中，所述驱动晶体管的栅极在行方向上由所述数据线向所述电源线方向延伸指的是：在行方向上，所述驱动晶体管的栅极的延伸方向是由所述数据线向所述电源线延伸的方向，其中，所述数据线可以是位于所述驱动晶体管所在的像素结构的第一侧的数据线，所述电源线可以是位于所述驱动晶体管所在的像素结构的第二侧的沿列方向延伸的电源线，但不以此为限。
在本发明实施例中，所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸指的是：在列方向上，所述驱动晶体管的栅极的延伸方向是由上一行像素结构的栅线向所述开关晶体管延伸的方向；
在本发明实施例中，所述沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸指的是：在行方向上，所述沟道的延伸方向是：由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸的方向。
在具体实施时，所述栅线具有第一突出部，所述数据线具有第二突出部，所述开关晶体管的栅极为所述第一突出部，所述开关晶体管的源极为所述第二突出部；
所述开关晶体管的有源层图形的沟道的宽度方向与所述驱动晶体管的沟道的宽度方向相垂直；
所述开关晶体管的漏极还包括与该漏极连接的延伸部，所述延伸部由所述开关晶体管的方向，向所述电源线方向延伸，所述开关晶体管的漏极通过所述延伸部与所述驱动晶体管的栅极连接。
在实际操作时，所述开关晶体管的栅极为栅线的第一突出部，所述开关晶体管的源极为所述数据线的第二突出部，开关晶体管的漏极通过延伸部与驱动晶体管的栅极电连接，所述延伸部向所述电源线方向延伸，以使得开关晶体管与驱动晶体管布局紧凑。
在优选情况下，所述第2n-1个像素结构中的驱动晶体管和所述第2n个像素结构中的驱动晶体管在像素区域中的位置关于所述第2n-1个像素结构和所述第2n个像素结构之间的电源线对称；采用对称的像素结构可以节省像素面积，提高驱动晶体管的宽长比；
所述第2n-1个像素结构中的开关晶体管和所述第2n个像素结构中的开关晶体管在像素区域中的位置关于所述第2n-1个像素结构和所述第2n个像素结构之间的电源线对称。
如图2所示，本发明实施例所述的背板包括衬底基板，设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；
在图2中，标号为G01的为第一栅线，标号为D01的为第一数据线，标号为G02的为第二栅线，标号为D02的为第二数据线，标号为V1的为沿列方向延伸的电源线；
左侧像素结构(所述左侧像素结构为图2中的位于左侧的第一像素结构21)包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极；
第一栅线G01沿阵列的行方向延伸，且位于像素结构的靠近下一行像素结构的一侧；所述第一数据线D01和所述沿列方向延伸的电源线V1位于所述第一像素结构21的相对的两侧；D01位于第一像素结构21的左侧，V1位于第一像素结构21的右侧；
在所述第一像素结构21所在的像素区域中，所述驱动晶体管和所述开关晶体管沿列方向依次设置；
如图2和图4所示，所述第一像素结构21中的驱动晶体管的栅极G1在行方向上由所述第一数据线D01向所述电源线V1方向延伸，所述驱动晶体管的栅极G1在列方向上由与上一行像素结构连接的栅线(在图2中，所述与上一行像素结构连接的栅线为第二栅线G02)向所述开关晶体管的方向延伸；
如图2和图6所示，所述驱动晶体管的有源层图形中的沟道511的宽度方向为所述行方向，所述沟道511在所述行方向上，由第一数据线D01向所述电源线V1延伸；
如图2和图7所示，所述驱动晶体管的源极S1和所述驱动晶体管的漏极D1分别沿行方向延伸，且所述驱动晶体管的源极S1和所述驱动晶体管的漏极D1沿列方向依次排列；所述驱动晶体管的源极S1和所述驱动晶体管的漏极D1都位于源漏金属层，所述源漏金属层设置于所述有源层远离所述衬底基板的一侧。
如图2和图4所示，所述第一栅线G01具有第一突出部，所述第一栅线G01的主体部沿行方向延伸，第一突出部突出G01的主体部，所述开关晶体管的栅极G2为所述第一突出部；
如图2和图7所示，所述第一数据线D01具有第二突出部，所述第一数据线D01的主体部沿列方向延伸，第二突出部突出D01的主体部，所述开关晶体管的源极S2为所述第二突出部；
如图2、图4和图7所示，所述开关晶体管的栅极G2为所述第一突出部，所述开关晶体管的源极S2为所述第二突出部，以使得所述开关晶体管占用的位置小。
在优选情况下，同一行像素结构中相邻的两列像素结构镜像设置，采用对称的像素结构以节省像素面积，提高驱动晶体管的宽长比。
如图2所示，第一像素结构21和第二像素结构22镜像设置于电源线V1的两侧；第一像素结构21和第二像素结构22共用所述电源线V1；所述电源线位于所述第一像素结构21包括的驱动晶体管和所述第二像素结构22包括的驱动晶体管之间；所述第一像素结构21包括第一数据线D01，所述第二像素结构22包括第二数据线D02，第一数据线D01位于所述第一像素结构21远离所述电源线V1的一侧，第二数据线D02位于所述第二像素结构22远离所述电源线V1的一侧。
如图2和图7所示，所述第一像素结构21中的驱动晶体管的源极S1与所述第二像素结构22中的驱动晶体管的源极相连。
可选的，所述驱动晶体管的栅极在列方向的长度大于所述驱动晶体管的有源层图形在列方向的长度，使得所述驱动晶体管的栅极相对于有源层向开关晶体管的方向延伸，所述驱动晶体管的栅极的延伸部分与所述驱动晶体管的有源层图形在衬底基板上的投影无覆盖区域；所述驱动晶体管的漏极通过电容电极层与所述像素电极电连接；所述电容电极层与所述栅极的延伸部分在衬底基板上有重叠区域，所述电容电极层至少与所述栅极的延伸部分构成电容。
在具体实施时，所述电容电极层既作为连接层，又作为存储电容的电极。
如图2、图4、图5、图6和图10所示，所述驱动晶体管的栅极G1在列方向的长度大于所述驱动晶体管的有源层图形51在列方向的长度，使得所述驱动晶体管的栅极G1相对于有源层向开关晶体管的方向延伸，所述栅极G1的延伸部分40与所述驱动晶体管的有源层图形51在衬底基板上的投影无覆盖区域；所述驱动晶体管的漏极D1通过电容电极层与所述像素电极10电连接；
如图2、图4、图5和图10所示，所述电容电极层与所述栅极G1的延伸部分40在衬底基板上有重叠区域，所述电容电极层至少与所述栅极的延伸部分40构成电容。
可选的，所述电容电极层位于所述驱动晶体管的漏极与所述像素电极之间，所述电容电极层与所述驱动晶体管的漏极之间设有第一绝缘层，所述电容电极层与所述像素电极之间设有第二绝缘层；
所述电容电极层通过设置于所述第一绝缘层的过孔与所述驱动晶体管的漏极电连接，所述电容电极层通过所述第二绝缘层的过孔与所述像素电极电连接；
其中，所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极在衬底基板上的正投影有重叠区域，以构成电容。
可选的，所述驱动晶体管的漏极位于源漏金属层，所述像素电极位于像素电极层，所述电容电极层A9位于所述源漏金属层A4与像素电极层A11之间，所述电容电极层A9与所述源漏金属层A4之间设有第一绝缘层A5，所述电容电极层A9与所述像素电极层A11之间设有第二绝缘层A10，所述电容电极层A9通过过孔与所述驱动晶体管的漏极电连接，所述电容电极层A9通过过孔与所述像素电极电连接，并所述电容电极层A9在所述衬底基板上的正投影与所述驱动晶体管的栅极在衬底基板上的正投影有重叠区域，以构成电容。
在本发明实施例中，所述电源线与所述电容电极层同层且同材料形成，使得在源漏金属层有足够的空间设置驱动晶体管的源极和驱动晶体管的漏极，从而能够将所述驱动晶体管的宽长比设置为较大，以提升驱动晶体管的驱动能力。
在本发明实施例中，所述背板还包括依次设置于所述驱动晶体管的漏极与所述电容电极层之间的所述第一绝缘层、有机树脂层、导电层和第三绝缘层；
所述有机树脂层在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影，所述导电层在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影；所述有机树脂层和所述导电层防止所述有源层图形不被破坏；
所述驱动晶体管的漏极通过贯穿所述第一绝缘层和所述有机树脂层的过孔与所述导电层电连接，所述导电层通过贯穿所述第三绝缘层的过孔与所述电容电极层电连接。
在实际操作时，所述有机树脂层可以用于提升阻隔氢的能力，提高背板的稳定性；所述导电层覆盖所述有机树脂层，可以提高阻隔氢的能力，也能够防止电容电极层的层积对所述有机树脂层的影响。
可选的，所述导电层可以由ITO(氧化铟锡)制成，所述有机树脂层可以由有机绝缘材料制成，但不以此为限。
如图3和图14所示，所述驱动晶体管的漏极D1位于源漏金属层A4，本发明实施例所述的背板还包括依次设置于所述源漏金属层A4与所述电容电极层A9之间的所述第一绝缘层A5、有机树脂层A6、导电层A7和第三绝缘层A8；
所述有机树脂层A6和所述导电层A7用于阻隔氢；所述有机树脂层A6在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影，所述导电层A7在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影；
所述驱动晶体管的漏极通过贯穿所述第一绝缘层A5和所述有机树脂层A6的过孔与所述导电层A7电连接，所述导电层A7通过贯穿所述第三绝缘层A8的过孔与所述电容电极层A9电连接。
在具体实施时，所述驱动晶体管的栅极、所述开关晶体管的栅极和栅线可以设置于所述衬底基板上的同一层，且材料相同；所述驱动晶体管的有源层图形与所述开关晶体管的有源层图形可以设置于所述栅极所在膜层上方；所述驱动晶体管的源极、所述驱动晶体管的漏极、所述开关晶体管的源极和所述开关晶体管的漏极都设置于同一层；所述电源线和所述电容电极层位同一层且材料相同，所述电源线位于所述驱动晶体管的源极上方，并通过过孔与所述驱动晶体管的源极相连，所述像素电极设置于所述电源线和所述电容电极层上方；
所述驱动晶体管的漏极通过所述电容电极层与所述像素电极电连接，所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极相对于有源层的延伸部分在衬底基板上的正投影有重叠区域，构成电容；
所述开关晶体管的漏极通过向所述电源线方向延伸的延伸部与所述驱动晶体管的栅极电连接。
在本发明实施例中，如图2、图3、图4和图14所示，所述驱动晶体管的栅极G1、所述开关晶体管的栅极G2、第一栅线G01和第二栅线G02可以设置于栅金属层A1；如图2、图3、图6和图14所示，所述驱动晶体管的有源层图形51和所述开关晶体管的有源层图形设置于有源层A3；如图2、图3、图7和图14所示，所述驱动晶体管的源极S1、所述驱动晶体管的漏极D1、所述开关晶体管的源极S2和所述开关晶体管的漏极D2都设置于源漏金属层A4；如图2、图3、图10和图14所示，所述电源线V1与电容电极层A9同层同材料设置；如图2、图3、图11和图14所示，所述像素电极位于像素电极层A11；
所述栅金属层A1、所述有源层A3、所述源漏金属层A4、所述电容电极层A9和所述像素电极层A11可以依次设置于所述衬底基板上。
位于所述源漏金属层A4的所述驱动晶体管的漏极通过所述电容电极层A9与位于像素电极层A11的像素电极电连接，如图2、图4、图5和图10所示，所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极G1相对于有源层的延伸部分40在衬底基板上的正投影有重叠区域，构成电容。
在具体实施时，同一行中相邻两列像素结构镜像设置于所述电源线两侧；
镜像设置于所述电源线的两侧的两个像素结构共用一条所述电源线，所述电源线位于所述镜像设置的两个驱动晶体管之间；所述镜像设置的两个驱动晶体管的源极沿着行方向由一个像素结构延伸到另一个像素结构，所述两个驱动晶体管的源极为一体结构；
所述电源线还包括第一导电连接部，所述镜像设置的两个驱动晶体管中的第一驱动晶体管的源极与所述镜像设置的两个驱动晶体管中的第二驱动晶体管的源极之间通过第二导电连接部电连接；
所述第一导电连接部在衬底基板上的正投影与第二导电连接部在所述衬底基板上的正投影之间至少部分重叠，所述第一导电连接部通过过孔与所述第二导电连接部电连接，以使得所述驱动晶体管的源极与所述电源线电连接。
如图2和图3所示，第一像素结构21和第二像素结构22镜像设置于所述电源线V1两侧；
第一像素结构21和第二像素结构22共用一条所述电源线V1，所述电源线V1位于第一像素结构21的驱动晶体管与第二像素结构22的驱动晶体管之间；第一像素结构21的驱动晶体管的源极S1沿着行方向第一像素结构21延伸到第二像素结构22，所述电源线V1位于第一像素结构21的驱动晶体管与第二像素结构22的驱动晶体管为一体结构；
如图7所示，第一像素结构21的驱动晶体管的源极S1与第二像素结构22的驱动晶体管的源极之间通过第二导电连接部L2电连接；
所述电源线还包括第一导电连接部L1，所述第一导电连接部L1在衬底基板上的正投影与第二导电连接部L2在所述衬底基板上的正投影之间至少部分重叠，所述第一导电连接部L1通过过孔与所述第二导电连接部L2电连接，以使得所述驱动晶体管的源极S1与所述电源线V1电连接。
在本发明实施例中，所述背板还可以包括：设置于所述驱动晶体管的有源层图形上方的隔离层，所述隔离层用于隔离杂质对所述驱动晶体管的有源层图形的影响；所述隔离层为单层隔离层或多层隔离层，所述单层隔离层或多层隔离层包括有机树脂层、金属层或金属氧化物有源层中的至少之一。
在具体实施时，在所述驱动晶体管的有源层的上方设置有隔离层，所述隔离层能够隔离杂质(比如氢、氧等杂质)对所述驱动晶体管的有源层图形的影响。
可选的，所述隔离层可以为单层隔离层，或者，所述隔离层也可以为多层隔离层，所述隔离层可以包括有机树脂层、金属层或金属氧化物有源层中的至少之一。可选的，所述多层隔离层为双层隔离层，所述双层隔离层包括依次设置于有源层上方的有机树脂层和金属氧化物有源层。
在具体实施时，所述隔离层中的金属氧化物有源层或金属层包括设置于每个像素结构的驱动晶体管的有源层图形上方的隔离部；所述隔离部相互独立，或者，所述隔离部一体式设置。
当所述隔离层采用金属氧化物有源层或金属层时，所述隔离层包括隔离部，所述隔离部设置于所述驱动晶体管的有源层图形上方，所述隔离层包括的多个隔离部可以相互独立，也可以一体式设置，对此不对隔离部的结构进行限定。
在本发明实施例中，所述背板还可以包括依次设置于所述驱动晶体管的漏极与所述电容电极层之间的所述第一绝缘层、有机树脂层、包含金属的导电层和第三绝缘层；所述电容电极层与所述像素电极之间设有第二绝缘层；
所述有机树脂层和所述导电层作为驱动晶体管的有源层图形的保护层，用于阻隔氢；所述有机树脂层在所述衬底基板上的正投影覆盖所述驱动晶体管的有源层图形在所述衬底基板上的正投影，所述导电层在所述衬底基板上的正投影覆盖所述驱动晶体管的有源层图形在所述衬底基板上的正投影；
所述第一导电连接部与所述第二导电连接部之间的过孔包括第一过孔、第二过孔和第三过孔；所述第一过孔为贯穿所述第一绝缘层的过孔，所述第二过孔为贯穿所述有机树脂层的过孔，所述第三过孔为贯穿所述第三绝缘层的过孔；
所述第一过孔在所述衬底基板上的正投影、所述第二过孔在所述衬底基板上的正投影，以及，所述第三过孔在所述衬底基板上的正投影至少部分重叠，以使得第一导电连接部与所述第二导电连接部之间电连接。
在图12中，标号为H01、H02、H03的分别为第一过孔、第二过孔、第三过孔。
如图14所示，所述第一过孔H01在所述衬底基板上的正投影与所述第三过孔在所述衬底基板上的正投影，在所述第二过孔H02在所述衬底基板上的正投影之内。
如图14所示，所述背板可以包括导电层A7和有机树脂层A6；所述导电层A7设置于所述电容电极层A9远离所述衬底基板20的一面；所述有机树脂层A6设置于所述导电层A7与所述源漏金属层A4之间；所述背板还包括设置于源漏金属层A4与所述有机树脂层A6之间的第一绝缘层A5以及设置于所述导电层A7与所述电容电极层A9之间的第三绝缘层A8；所述过孔包括第一过孔H01、第二过孔H02和第三过孔H03。
在图14中，标号为A1的为栅金属层，标号为A2的为栅绝缘层，标号为A3的为有源层，标号为A10的为第二绝缘层，标号为A11的为像素电极层。
可选的，所述第一绝缘层和第三绝缘层都可以为钝化层，但不以此为限。
如图12和图14所示，所述第一过孔H01在所述衬底基板20上的正投影在所述第二过孔H02在所述衬底基板20上的正投影之内，所述第三过孔H03在所述衬底基板20上的正投影在所述第二过孔H02在所述衬底基板20上的正投影之内。
在本发明实施例中，由于工艺的限制，将H02在衬底基板上的正投影的面积设置为比H01在衬底基板上的正投影的面积大，将H02在衬底基板上的正投影的面积设置为比H03在衬底基板上的正投影的面积大，以保证H01能够完整呈现并且能够完全刻蚀。
在具体实施时，如图8所示，所述导电层可以包括多个相互独立的导电图案30；所述导电图案30在衬底基板上的正投影覆盖设置有像素结构的像素区域。并且，所述导电图案30之间的开口可以暴露出所述第一导电连接部L1和第二导电连接部L2，以免造成短路。
在具体实施时，所述有源层可以为金属氧化物有源层，但不以此为限。
在具体实施时，所述有源层可以由IGZXO制成，在IGZO(铟镓锌氧化物)的基础上增加了一种金属，以能够增强晶体管的源极和晶体管的漏极刻蚀时对酸的抗腐蚀性，降低背沟道的损伤，提高TFT(薄膜晶体管)的稳定性。
在本发明实施例中，所述背板可以包括依次设置于所述衬底基板上的栅金属层、所述有源层、所述源漏金属层、所述电容电极层和所述像素电极层，所述栅金属层包括栅线、所述驱动晶体管的栅极和所述开关晶体管的栅极，所述驱动晶体管的栅极复用为存储电容的第一极板，所述有源层包括所述驱动晶体管的有源层图形和所述开关晶体管的有源层图形，所述电容电极层包括电源线和所述存储电容的第二极板中的第一极板部；所述源漏金属层包括所述驱动晶体管的源极、所述驱动晶体管的漏极、所述开关晶体管的源极、所述开关晶体管的漏极，以及，所述存储电容的第二极板中的第二极板部；所述像素电极层包括相互独立的多个像素电极。
本发明实施例采用栅金属层、电容电极层以及源漏金属层的叠层结构来形成电容，以简化工艺流程、简化像素结构，缩小像素结构面积同时保证较高的驱动能力。
如图2和图3所示，第一像素结构21和第二像素结构22镜像设置于沿列方向延伸的电源线V1的两侧；第一像素结构21和第二像素结构22设置于同一行；所述第一像素结构21包括驱动晶体管、开关晶体管和第一数据线D01；所述第二像素结构22包括驱动晶体管、开关晶体管和第二数据线D02；
所述第一像素结构21和所述第二像素结构22共用所述第一栅线G01与所述电源线V1；位于同一列的像素结构可以共用同一数据线。
如图2所示，所述背板包括依次设置于衬底基板20上方的栅金属层A1、有源层A3、源漏金属层A4、电容电极层A9和像素电极层A11；
图4和图5是图2中的栅金属层的俯视图，图6是图2中的有源层的俯视图，图7是图2中的源漏金属层的俯视图，图10是图2中的电容电极层的俯视图，图11是图2中的像素电极层的俯视图。
图3所示的背板的实施例与图2所示的背板的实施例的区别在于：增加了导电层和有机树脂层，并增加了第二过孔和第二连接过孔。
在图4和图5中，标号为G01的为第一栅线，标号为G02的为第二栅线，标示为G1的为第一像素结构21中的驱动晶体管的栅极，所述第一像素结构21中的驱动晶体管的栅极G1复用为存储电容的第一极板；在图4和图5中，标号为G2的为第一像素结构21中的开关晶体管的栅极，所述第一像素结构21中的开关晶体管的栅极G2为G01的突出部；在图6中，标号为51的为第一像素结构21中的驱动晶体管的有源层图形；标号为52的为第一像素结构21中的开关晶体管的有源层图形；在图7中，标号为S1的为第一像素结构21中的驱动晶体管的源极，标号为D1的为第一像素结构21中的驱动晶体管的漏极，标号为S2的为第一像素结构21中的开关晶体管的源极，标号为D2的为第一像素结构21中的开关晶体管的漏极，标示为L3的为延伸部，延伸部L3与D2电连接；在图7中，S2为D01的突出部。在图8中，标号为30的为导电层包括的导电图案。在图10中，标号为L1的为第一导电连接部，标号为V1的为沿列方向排列的电源线。在图11中，标示为10的为像素电极。
如图4和图5所示，G01的主体部分是沿行方向延伸的线状部分，G2与G01的主体部分为一体结构，并突出于G01的主体部分。如图7所示，D01的主体部分是沿列方向延伸的线状部分，S2与D01的主体部分为一体结构，并突出于D01的主体部分。
在本发明实施例中，所述列方向可以为竖直方向，所述行方向可以为水平方向，所述第一侧可以为左侧，所述第二侧可以为右侧，但不以此为限。
如图2和图3所示，所述第一像素结构21和所述第二像素结构镜像设置于所述电源线V1的相对的两侧，采用对称的像素结构以节省像素面积，并本发明实施例将电源线设于所述电容电极层，以能进一步节省像素面积，实现更好分辨率；并且，本发明实施例采用低电阻金属来制作电源线，并尽可能扩大电源线的线宽，以降低大电流下的IR压降(IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象)，提高大尺寸背板的均一性。
如图2、图3、图4、图5、图6和图7所示，所述驱动晶体管的有源层图形包括第一沟道部分511、第一电极接触部分512和第二电极接触部分513；
所述驱动晶体管的源极S1在所述衬底基板上的正投影与所述第一电极接触部分512在所述衬底基板上的正投影之间至少部分重叠，所述驱动晶体管的漏极D1在所述衬底基板上的正投影与所述第二电极接触部分513在所述衬底基板上的正投影至少部分重叠；
所述驱动晶体管的源极S1与所述第一电极接触部分512直接接触，所述驱动晶体管的漏极D1与所述第二电极接触部分513直接接触；
所述第一沟道部分511设置于所述第一电极接触部分512和第二电极接触部分513之间；
所述第一沟道部分511沿行方向延伸。
如图6所示，所述第一沟道部分511在行方向上的宽度与所述第一沟道部分511在列方向上的长度之间的比值(该比值也即驱动晶体管的宽长比)大于预定比值。
在本发明实施例中，电源线与电容电极层同层同材料设置，以使得在源漏金属层有足够的空间设置驱动晶体管的源极和驱动晶体管的漏极，从而能够将所述驱动晶体管的宽长比设置为较大，以提升驱动能力。
在图2和图3所示的实施例中，所述驱动晶体管的宽长比可以大于或等于4而小于或等于8，例如，所述驱动晶体管的宽长比可以等于5，但不以此为限。
在本发明实施例中，所述预定比值可以大于或等于1而小于或等于12.5，但不以此为限。
如图7所示，所述驱动晶体管的漏极D1与所述第二极板部C1b2为一体结构；
如图2、图3、图7和图10所示，所述第一极板部C1b1在衬底基板上的正投影与所述第二极板部C1b2在衬底基板上的正投影之间存在第一重叠区域；所述第一极板部C1b1与所述电源线V1相互独立；
所述第一极板部C1b1通过连接过孔与所述第二极板部C1b2电连接；所述连接过孔设置于所述第一重叠区域中；
如图2、图3、图10、图11和图12所示，所述第一极板部C1b1在衬底基板上的正投影与像素电极10在衬底基板上的正投影之间存在第二重叠区域；
所述第一极板部C1b1通过设置于所述第二重叠区域的第四过孔H04与所述像素电极10电连接。
在图14中，标号为H04的为第四过孔，所述第四过孔H04为贯穿所述第二绝缘层A10的过孔。
如图3、图7、图8和图10所示，所述第二极板部C1b2通过第一连接过孔H1和第二连接过孔H2与所述导电图案30电连接；所述导电图案30通过所述第三连接过孔H3与所述第一极板部C1a电连接。
如图12所示，所述连接过孔可以包括第一连接过孔H1、第二连接过孔H2和第三连接过孔；所述第一连接过孔H1在所述衬底基板上的正投影在所述第二连接过孔H2在所述衬底基板上的正投影之内，所述第三连接过孔在所述衬底基板上的正投影在所述第二连接过孔H2在所述衬底基板上的正投影之内。
在图12对应的实施例中，所述第一连接过孔H1在所述衬底基板上的正投影与所述第三连接过孔在所述衬底基板上的正投影重叠，但不以此为限。在实际操作时，所述第一连接过孔在衬底基板上的正投影也可以与所述第三连接过孔在所述衬底基板上的正投影至少部分重叠。
如图14所示，所述第一连接过孔H1为贯穿所述第一绝缘层A5的过孔，所述第二连接过孔H2为贯穿所述有机树脂层A6的过孔，所述第三连接过孔H3为贯穿所述第三绝缘层A8的过孔；
所述第一连接过孔H1在所述衬底基板上的正投影在所述第二连接过孔H2在所述衬底基板上的正投影之内，所述第三连接过孔H3在所述衬底基板上的正投影在所述第二连接过孔H2在所述衬底基板上的正投影之内。
在本发明实施例中，由于工艺的限制，将H2在衬底基板上的正投影的面积设置为比H1在衬底基板上的正投影的面积大，并将H2在衬底基板上的正投影的面积设置为比H3在衬底基板上的正投影的面积大，以保证H1能够完整呈现并且能够完全刻蚀。
如图2、图3、图4、图5和图7所示，所述驱动晶体管的栅极G1复用为所述存储电容的第一极板；所述第二极板部C1b2与所述驱动晶体管的第二电极D1为一体结构；
在图10中，标号为C1b1的为第一极板部；
如图2、图3、图4、图5、图7和图10所示，所述第一极板C1a在所述衬底基板上的正投影、所述第一极板部C1b1在所述衬底基板上的正投影，以及，所述第二极板部C1b2在所述衬底基板上的正投影至少部分重叠，以能够构成存储电容。
如图2、图3、图4、图5、图6和图7所示，所述开关晶体管的有源层图形包括第二沟道部分521(即为开关晶体管的有源层图形的沟道)、第三电极接触部分522和第四电极接触部分523；
所述开关晶体管的源极S2在所述衬底基板上的正投影与所述第三电极接触部分522在所述衬底基板上的正投影之间至少部分重叠，所述开关晶体管的漏极D2在所述衬底基板上的正投影与所述第四电极接触部分523在所述衬底基板上的正投影至少部分重叠；
所述开关晶体管的源极S2与所述第三电极接触部分522直接接触，所述开关晶体管的漏极D2与所述第四电极接触部分523直接接触；
所述第二沟道部分521设置于所述第三电极接触部分522和第四电极接触部分523之间。
在具体实施时，所述开关晶体管的第二电极与延伸部电连接，所述延伸部在所述衬底基板上的正投影与所述存储电容的第一极板在所述衬底基板上的正投影之间存在第三重叠区域，所述存储电容的第一极板通过设置于所述第三重叠区域中的第四连接过孔与所述延伸部电连接，以使得所述存储电容的第一极板与所述开关晶体管的第二电极电连接；
所述背板还包括设置于所述栅金属层和所述有源层之间的栅绝缘层；
所述第四连接过孔为贯穿所述栅绝缘层的过孔。
如图2、图3、图4、图5和图7所示，所述开关晶体管的漏极D2与延伸部L3电连接，所述延伸部L3在所述衬底基板上的正投影与所述存储电容的第一极板(也即驱动晶体管的栅极G1)在所述衬底基板上的正投影之间存在第三重叠区域，所述存储电容的第一极板通过设置于所述第三重叠区域中的第四连接过孔H4与所述延伸部L3电连接，以使得所述存储电容的第一极板与所述开关晶体管的第二电极D2电连接。
在图14中，标号为H4的为第四连接过孔，所述第四连接过孔H4为贯穿栅绝缘层A2的过孔。
在本发明实施例中，如图9所示，所述导电层包括多个独立的导电图案30，所述导电图案30在所述衬底基板上的正投影覆盖设置有像素结构的像素区域；并且，如图9所示，所述导电层具有位于所述多个独立的导电图案30之间的开口，以暴露出第一导电连接部和第二导电连接部，防止短路。
可选的，本发明实施例所述的背板可以包括依次设置于所述衬底基板上的栅金属层、有源层、刻蚀阻挡层、源漏金属层、电容电极层与像素电极层；所述刻蚀阻挡层用于保护所述有源层不被刻蚀；
所述有源层通过贯穿所述刻蚀阻挡层的过孔与所述源漏金属层电连接；所述驱动晶体管的栅极和所述开关晶体管的栅极设置于所述栅金属层；所述驱动晶体管的有源层图形与所述开关晶体管的有源层图形设置于所述有源层；所述驱动晶体管的源极、所述驱动晶体管的漏极、所述开关晶体管的源极和所述驱动晶体管的漏极都设置于所述源漏金属层；所述电源线设置于所述电容电极层，所述像素电极设置于所述像素电极层；不同的所述像素结构包括的像素电极相互独立；
所述驱动晶体管的漏极通过所述电容电极层与所述像素电极电连接，所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极在衬底基板上的正投影有重叠区域；所述开关晶体管的漏极通过向所述电源线方向延伸的延伸部与所述驱动晶体管的栅极电连接。
在具体实施时，在所述有源层和所述源漏金属层之间可以设有刻蚀阻挡层，有源层通过贯穿所述刻蚀阻挡层的过孔与所述源漏金属层电连接；所述刻蚀阻挡层用于保护所述有源层不被刻蚀，所述刻蚀阻挡层能够保护背沟道，防止在形成源漏极时刻蚀工艺对背沟道的损伤。
如图15A和图15B所示，本发明实施例所述的背板包括依次设置于衬底基板20上方的栅金属层A1、栅绝缘层A2、有源层A3、刻蚀阻挡层A4、源漏金属层A5、第一绝缘层A6、电容电极层A7、第二绝缘层A8和像素电极层A9。
在图15A中，标号为10的为像素电极，标号为V1的为沿列方向延伸的电源线，标号为G01的为第一栅线，标示为G02的为第二栅线，标号为D01的为第一数据线，标号为D02的为第二数据线。
图15A所示的背板的布局方式与图2所述的背板的布局方式的区别在于：设置有刻蚀阻挡层A4，并驱动晶体管的源极通过第一电极过孔与驱动晶体管的有源层图形电连接，所述驱动晶体管的漏极通过至少一个第二电极过孔与驱动晶体管的有源层图形电连接，开关晶体管的源极通过第三电极过孔与开关晶体管的有源层图形电连接，所述开关晶体管的漏极通过第二电极过孔与开关晶体管的有源层图形电连接；各过孔的大小和位置；以及，电源线的形状。
如图15A和图15B所示，所述第一电极过孔H11、所述第二电极过孔H12、所述第三电极过孔H13和所述第四电极过孔H14为贯穿刻蚀阻挡层的过孔。
如图15A中，标示为L1的为电源线包括的第一导电连接部，如图15A和图15B所示，L1通过贯穿第一绝缘层A6的第一过孔H01与第二导电连接部(所述第二导电连接部设置于源漏金属层)电连接；
在图15A和图15B所示的实施例中，所述驱动晶体管的栅极复用为存储电容的第一极板；所述驱动晶体管的漏极与第二极板部为一体结构；所所述第二极板部通过第二过孔H02与所述第一极板部电连接；所述第一极板部通过设置于第三过孔H03与所述像素电极10电连接。
如图15A和图15B所示，所述第二过孔H02在所述衬底基板上的正投影与所述第三过孔H03在所述衬底基板上的正投影不交叠，避免产生断线，但不以此为限。
在制作本发明实施例所述的背板时，在沉积电容电极层时，会在第二过孔H02的位置下陷，如果H03在衬底基板上的正投影与H02在衬底基板上的正投影之间交叠，则可能会出现所述第一极板部C1b1无法通过设置于所述第三重叠区域的第三过孔H03与所述像素电极10电连接的现象，因此在实际操作时，将所述第二过孔H02在所述衬底基板上的正投影与所述第三过孔H03在所述衬底基板上的正投影设置为不交叠。
在图15A和图15B所示的实施例中，所述开关晶体管的漏极与延伸部电连接，所述驱动晶体管的栅极(也即存储电容的第一极板)通过第四过孔H04(H04为贯穿所述栅绝缘层和所述刻蚀阻挡层的过孔)与所述延伸部电连接，以使得所述存储电容的第一极板与所述开关晶体管的漏极电连接。
在图3所示的背板的实施例中，所述导电层的结构可以被替换为如图16所示的结构。
如图16所示，所述导电层可以包括多个第一开口K1和多个第二开口K2，所述第三连接过孔H3穿过所述第一开口K1；所述第一开口K1暴露所述第一导电连接部L1和所述第二导电连接部L2，以避免短路。
采用图16所示的导电层的结构，所述第二极板部可以通过第一连接过孔、第二连接过孔以及第三连接过孔，直接与所述第一极板部电连接，不需要通过所述导电层转接，因此在制作本发明实施例所述的基板时，可以在所述源漏金属层远离所述衬底基板的一侧依次制作所述第一绝缘层和所述有机树脂层，之后制作贯穿所述有机树脂层的第二连接过孔，继而在所述有机树脂层远离所述第一绝缘层的一侧制作所述第三绝缘层，然后采用同一次干刻工艺，制作贯穿所述第一绝缘层的第一连接过孔和贯穿所述第三绝缘层的第三连接过孔，这样的话可以节省一次掩膜，节省生产成本。
如图16所示，所述导电层包括的导电图案30可以相互连贯，能够提高像素均一性。
在实际操作时，为避免ESD(Electro-Static discharge，静电释放)问题，可以将所述导电图案连接至合适电位，例如，可以将所述导电图案接地，但不以此为限。
在本发明实施例中，在不影响TFT(薄膜晶体管)的特性的前提下，所述导电图案也可以与显示面板中的其他电压信号线电连接。
在本发明实施例中，所述导电层不作为金属层间的转接层，电容电极层直接通过过孔与所述像素电极层电连接，可以降低接触电阻。
在本发明实施例中，如图2、图3和图15A所示，标号为V21的为电源线包括的第一沿行方向延伸的电源线，标号为V22的为电源线包括的第二沿行方向延伸的电源线。本发明实施例中的电源线可以呈网格状设置，第一导电连接部L1设置于V21和V22之间，并L1沿行方向上的长度大于V1沿行方向上的长度，L1沿列方向上的长度大于V21沿列方向上的长度，L1沿列方向上的长度大于V22沿列方向上的长度，但不以此为限。其中，L1、V21、V22和V1之间电连接。
本发明实施例将所述电源线设置为网格状，以尽可能扩大线宽，并可以使用低电阻金属来制作电源线，以降低大电流下的IR压降(IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象)，提高大尺寸背板的均一性。
本发明实施例所述的3D打印系统包括打印箱和上述的背板；所述打印箱中容纳有电解液；所述打印箱包括相对设置的第一盖板和第二盖板；所述的背板设置于所述第一盖板朝向所述第二盖板的一侧，使得背板的各像素电极朝向电解液；所述第二盖板的朝向所述第一盖板的一侧设置有打印用的阴极。
在具体实施时，所述背板包括设置于衬底基板上的像素结构和像素电极；所述像素结构用于在相应行栅线上的栅极驱动信号的控制下，控制根据相应列数据线上的数据电压，控制电源线与所述像素电极之间连通或断开，从而能够控制电解液中的待打印金属离子沉积在第二盖板上的位置，最终形成3D图案，以实现高精度打印。
在本发明实施例中，当所述背板为用于3D打印的阳极背板时，所述像素电极为电化学阳极，所述电化学阳极和阴极可以设置于同一密闭腔体结构中，所述密闭腔体结构中容纳有电解液，所述电解液为待打印金属盐溶液，例如，当打印金属为铜时，所述电解液可以为硫酸铜溶液，或者其他铜金属盐溶液；并且，在所述密闭腔体结构中，所述背板与阴极背板(所述阴极背板上设有阴极)相对设置，所述电解液、所述电化学阳极和所述阴极构成电化学回路；在电化学阳极和阴极之间施加电压，铜离子运动至阴极附近，沉积于阴极背板上以形成3D立体图形。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种背板，其特征在于，包括衬底基板、设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；
所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极，所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；
在同一行像素结构或同一列像素结构中，在第2n-1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n-1个像素结构中的驱动晶体管的源极和所述第2n个像素结构中的驱动晶体管的源极连接；n为大于或等于1的正整数。
2.根据权利要求1所述的背板，其特征在于，所述第2n-1个像素结构中的驱动晶体管为第一驱动晶体管，所述第2n个像素结构中的驱动晶体管分别为第二驱动晶体管，
所述电源线与所述第一驱动晶体管的源极位于不同层，所述电源线与所述第二驱动晶体管的源极位于不同层，所述电源线通过过孔与所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接。
3.根据权利要求2所述的背板，其特征在于，所述第一驱动晶体管的源极和所述第二驱动晶体管的源极位于同一层，所述第一驱动晶体管的源极与所述第二驱动晶体管的源极连接，所述电源线与所述源极通过过孔连接的位置为所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接的位置。
4.根据权利要求1所述的背板，其特征在于，所述栅线沿阵列的行方向延伸，所述数据线与所述电源线沿阵列的列方向延伸；第2n个像素结构和第2n+1个像素结构之间设置有分别与所述第2n个像素结构和第2n+1个像素结构中的开关晶体管连接的两条数据线；第2n-1个像素结构和第2n-2个像素结构之间设置有分别与所述第2n-1个像素结构和第2n-2个像素结构中的开关晶体管连接的两条数据线。
5.根据权利要求4所述的背板，其特征在于，在所述像素结构所在的像素区域中，所述驱动晶体管和所述开关晶体管沿列方向依次设置；
所述驱动晶体管的栅极在行方向上由所述数据线向所述电源线方向延伸，所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸；
所述驱动晶体管的有源层图形中的沟道的宽度方向与所述行方向一致，所述沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸；
所述驱动晶体管的源极和所述驱动晶体管的漏极分别沿行方向延伸，且所述驱动晶体管的源极和所述驱动晶体管的漏极沿列方向依次排列；
所述驱动晶体管的栅极与所述开关晶体管的漏极连接，所述驱动晶体管的源极与所述电源线电连接，所述驱动晶体管的漏极与所述像素电极电连接；
所述开关晶体管的源极与所述数据线电连接，所述开关晶体管的栅极与所述栅线电连接。
6.如权利要求5所述的背板，其特征在于，所述栅线具有第一突出部，所述数据线具有第二突出部，所述开关晶体管的栅极为所述第一突出部，所述开关晶体管的源极为所述第二突出部；所述开关晶体管的有源层图形的沟道的宽度方向与所述驱动晶体管的沟道的宽度方向相垂直；
所述开关晶体管的漏极还包括与该漏极连接的延伸部，所述延伸部由所述开关晶体管的方向向所述电源线方向延伸，所述开关晶体管的漏极通过所述延伸部与所述驱动晶体管的栅极连接。
7.权利要求1或4所述的背板，其特征在于，所述第2n-1个像素结构中的驱动晶体管和所述第2n个像素结构中的驱动晶体管在像素区域中的位置关于所述第2n-1个像素结构和所述第2n个像素结构之间的电源线对称；
所述第2n-1个像素结构中的开关晶体管和所述第2n个像素结构中的开关晶体管在像素区域中的位置关于所述第2n-1个像素结构和所述第2n个像素结构之间的电源线对称。
8.权利要求5所述的背板，其特征在于，所述驱动晶体管的栅极在列方向的长度大于所述驱动晶体管的有源层图形在列方向的长度，使得所述驱动晶体管的栅极相对于有源层向开关晶体管的方向延伸，所述栅极的延伸部分与所述驱动晶体管的有源层图形在衬底基板上的投影无覆盖区域；
所述驱动晶体管的漏极通过电容电极层与所述像素电极电连接；
所述电容电极层与所述栅极的延伸部分在衬底基板上有重叠区域，所述电容电极层至少与所述栅极的延伸部分构成电容。
9.如权利要求8所述的背板，其特征在于，所述电容电极层位于所述驱动晶体管的漏极与所述像素电极之间，所述电容电极层与所述驱动晶体管的漏极之间设有第一绝缘层，所述电容电极层与所述像素电极之间设有第二绝缘层；
所述电容电极层通过设置于所述第一绝缘层的过孔与所述驱动晶体管的漏极电连接，所述电容电极层通过所述第二绝缘层的过孔与所述像素电极电连接；
其中，所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极在衬底基板上的正投影有重叠区域。
10.如权利要求9所述的背板，其特征在于，所述电源线与所述电容电极层位于同一层且材料相同。
11.如权利要求8或9所述的背板，其特征在于，还包括依次设置于所述驱动晶体管的漏极与所述电容电极层之间的第一绝缘层、有机树脂层、导电层和第三绝缘层；
所述有机树脂层在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影，所述导电层在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影；
所述驱动晶体管的漏极通过贯穿所述第一绝缘层和所述有机树脂层的过孔与所述导电层电连接，所述导电层通过贯穿所述第三绝缘层的过孔与所述电容电极层电连接。
12.如权利要求1所述的背板，其特征在于，所述驱动晶体管的栅极、所述开关晶体管的栅极和栅线设置于所述衬底基板上的同一层，且材料相同；所述驱动晶体管的有源层图形与所述开关晶体管的有源层图形设置于所述栅极所在膜层上方；所述驱动晶体管的源极和漏极、所述开关晶体管的源极和漏极都设置于同一层；所述电源线和电容电极层设置于同一层，所述电源线位于所述驱动晶体管的源极上方通过过孔与所述驱动晶体管的源极相连，所述像素电极设置于所述电源线和所述电容电极层上方；
所述驱动晶体管的漏极通过所述电容电极层与所述像素电极电连接；所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极相对于有源层的延伸部分在衬底基板上的正投影有重叠区域，以构成电容；
所述开关晶体管的漏极通过向所述电源线方向延伸的延伸部与所述驱动晶体管的栅极电连接。
13.如权利要求12所述的背板，其特征在于，同一行中相邻两列像素结构镜像设置于所述电源线两侧；
镜像设置于所述电源线的两侧的两个像素结构共用一条所述电源线，所述电源线位于镜像设置的两个驱动晶体管之间；所述镜像设置的两个驱动晶体管的源极沿着行方向由一个像素结构延伸到另一个像素结构；
所述电源线还包括第一导电连接部，所述镜像设置的两个驱动晶体管中的第一驱动晶体管的源极与所述镜像设置的两个驱动晶体管中的第二驱动晶体管的源极之间通过第二导电连接部电连接；
所述第一导电连接部在衬底基板上的正投影与第二导电连接部在所述衬底基板上的正投影之间至少部分重叠，所述第一导电连接部通过过孔与所述第二导电连接部电连接，以使得所述驱动晶体管的源极与所述电源线电连接。
14.如权利要求1、12或13所述的背板，其特征在于，还包括：
设置于所述驱动晶体管的有源层图形上方的隔离层，所述隔离层用于隔离杂质对所述驱动晶体管的有源层图形的影响；所述隔离层为单层隔离层或多层隔离层，所述单层隔离层或多层隔离层包括有机树脂层、金属层或金属氧化物有源层中的至少之一；所述多层隔离层为双层隔离层，所述双层隔离层包括依次设置于有源层上方的有机树脂层和金属氧化物有源层；
所述隔离层中的金属氧化物有源层或金属层包括设置于每个像素结构的驱动晶体管的有源层图形上方的隔离部；
所述隔离部相互独立，或者，所述隔离部一体式设置。
15.如权利要求13所述的背板，其特征在于，还包括依次设置于所述驱动晶体管的漏极与所述电容电极层之间的第一绝缘层、有机树脂层、包含金属的导电层和第三绝缘层；所述电容电极层与所述像素电极之间设有第二绝缘层；
所述有机树脂层和所述导电层作为驱动晶体管的有源层图形的保护层，用于阻隔氢；所述有机树脂层在所述衬底基板上的正投影覆盖所述驱动晶体管的有源层图形在所述衬底基板上的正投影，所述导电层在所述衬底基板上的正投影覆盖所述驱动晶体管的有源层图形在所述衬底基板上的正投影；
所述第一导电连接部与所述第二导电连接部之间的过孔包括第一过孔、第二过孔和第三过孔；
所述第一过孔为贯穿所述第一绝缘层的过孔，所述第二过孔为贯穿所述有机树脂层的过孔，所述第三过孔为贯穿所述第三绝缘层的过孔；
所述第一过孔在所述衬底基板上的正投影、所述第二过孔在所述衬底基板上的正投影，以及，所述第三过孔在所述衬底基板上的正投影至少部分重叠。
16.如权利要求15所述的背板，其特征在于，所述第一过孔在所述衬底基板上的正投影在所述第二过孔在所述衬底基板上的正投影之内，所述第三过孔在所述衬底基板上的正投影在所述第二过孔在所述衬底基板上的正投影之内。
17.如权利要求16所述的背板，其特征在于，所述导电层包括多个相互独立的导电图案；所述导电图案在衬底基板上的正投影覆盖设置有像素结构的像素区域。
18.如权利要求1所述的背板，其特征在于，包括依次设置于所述衬底基板上的栅金属层、有源层、刻蚀阻挡层、源漏金属层、电容电极层与像素电极层；所述刻蚀阻挡层用于保护所述有源层不被刻蚀；
所述有源层通过贯穿所述刻蚀阻挡层的过孔与所述源漏金属层电连接；所述驱动晶体管的栅极和所述开关晶体管的栅极设置于所述栅金属层；所述驱动晶体管的有源层图形与所述开关晶体管的有源层图形设置于所述有源层；所述驱动晶体管的源极、所述驱动晶体管的漏极、所述开关晶体管的源极和所述驱动晶体管的漏极都设置于所述源漏金属层；所述电源线设置于所述电容电极层，所述像素电极设置于所述像素电极层；
不同的所述像素结构包括的像素电极相互独立；
所述驱动晶体管的漏极通过所述电容电极层与所述像素电极电连接，所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极在衬底基板上的正投影有重叠区域；
所述开关晶体管的漏极通过向所述电源线方向延伸的延伸部与所述驱动晶体管的栅极电连接。
19.根据权利要求1所述的背板，其特征在于，所述背板为3D打印系统的背板，所述像素电极为3D打印系统中的阳极。
CN202011025488.5A 2020-09-25 2020-09-25 背板 Pending CN114256272A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011025488.5A CN114256272A (zh) 2020-09-25 2020-09-25 背板
PCT/CN2021/080744 WO2022062330A1 (zh) 2020-09-25 2021-03-15 背板和用于3d打印的阳极背板
US17/770,590 US20230021559A1 (en) 2020-09-25 2021-03-15 Back plate and anode back plate for 3d printing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011025488.5A CN114256272A (zh) 2020-09-25 2020-09-25 背板

Publications (1)

Publication Number Publication Date
CN114256272A true CN114256272A (zh) 2022-03-29

Family

ID=80789327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011025488.5A Pending CN114256272A (zh) 2020-09-25 2020-09-25 背板

Country Status (1)

Country Link
CN (1) CN114256272A (zh)

Similar Documents

Publication Publication Date Title
CN212257399U (zh) 背板
TWI413251B (zh) 藉場遮蔽之像素效能改善
CN111564476A (zh) 显示基板及其制备方法、显示装置
EP4053904B1 (en) Display substrate and manufacturing method therefor, and display device
US7358529B2 (en) Active matrix display devices, and their manufacture
CN111477672B (zh) 一种显示基板及其制备方法、显示面板和显示装置
US11758780B2 (en) Display substrate and display apparatus
US20220320196A1 (en) Display substrate and display device
CN113937236B (zh) 显示基板及其制备方法、显示装置
KR20110080587A (ko) 유기 발광 디스플레이 장치 및 그 제조방법
US20220115461A1 (en) Display Substrate and Display Device
US20230029861A1 (en) Display substrate and manufacturing method therefor, and display device
CN212365969U (zh) 背板
WO2024093199A1 (zh) 阵列基板及其制备方法、显示装置
US11881181B2 (en) Display device
CN114256272A (zh) 背板
US20220399433A1 (en) Display Substrate and Display Apparatus
CN114250498B (zh) 用于3d打印的阳极背板
CN114256271A (zh) 背板
WO2022062330A9 (zh) 背板和用于3d打印的阳极背板
US20220320228A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN114203731A (zh) 阵列基板、显示面板及显示装置
CN114026693A (zh) 阵列基板及其制备方法、显示装置
US20240212599A1 (en) Display panel and display apparatus
US20240088338A1 (en) Display panel and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination