CN114217389A - 一种光模块中发射高速信号线布局实现方法和装置 - Google Patents

一种光模块中发射高速信号线布局实现方法和装置 Download PDF

Info

Publication number
CN114217389A
CN114217389A CN202111542259.5A CN202111542259A CN114217389A CN 114217389 A CN114217389 A CN 114217389A CN 202111542259 A CN202111542259 A CN 202111542259A CN 114217389 A CN114217389 A CN 114217389A
Authority
CN
China
Prior art keywords
line
delay
optical module
time delay
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111542259.5A
Other languages
English (en)
Other versions
CN114217389B (zh
Inventor
张德玲
姜章海
盛于邦
孙洪君
龚本晨
付永安
张莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Accelink Technologies Co Ltd
Original Assignee
Accelink Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accelink Technologies Co Ltd filed Critical Accelink Technologies Co Ltd
Priority to CN202111542259.5A priority Critical patent/CN114217389B/zh
Publication of CN114217389A publication Critical patent/CN114217389A/zh
Application granted granted Critical
Publication of CN114217389B publication Critical patent/CN114217389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及光通信技术领域，提供了一种光模块中发射高速信号线布局实现方法和装置。电接口与耦合电容之间，TD11线路时延加上TD12线路时延得到的时延T1，TD21线路时延加上TD22线路时延得到的时延T2；根据光模块中电路板的设计规格，得到所述带状线和微带线单位长度的时延特性，由此设计所述TD11线路、TD12线路、TD21线路和TD22线路，使得所述时延T1和时延T2相差在预设范围内。本发明中提供中的光模块的高速信号传输线组具有较强的使用适应性，是模块与设备单板更容易匹配。从而提高数据发射电路及数据接收电路的延时容差，也进一步提高了光模块的适用能力。

Description

一种光模块中发射高速信号线布局实现方法和装置
【技术领域】
本发明涉及光通信技术领域，特别是涉及一种光模块中发射高速信号线布局实现方法和装置。
【背景技术】
随着数据中心的增长和云容量的扩大，并行模块相继推出，特别是SFP-DD和QSFP-DD的推出，在端口密度不变的情况下增加了信道容量，高速并行信号的应用越来越广泛。为了降低运营成本，高速光模块需要减少光口数量，所以Gearbox在高速光模块应用中逐渐成为主流。Gearbox无论DSP方案还是模拟方案，对接收到的多路电信号都有一个最大的容忍时延差，这个时延也包括设备单板的时延。设备单板由于分区设计的要求，往往会有穿层设计，另外考虑到接口电路的影响，往往各路高速信号的延时并不一样，所以对有多路并行信号的光模块来说，保证模块内部的多路并行高速信号时间等长就变得尤其重要，实际中多路并行信号时间不可能完全等长，也就是会有时延差，光模块内部多路信号时延差越小，模块兼容性就会越强。
鉴于此，克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。
【发明内容】
本发明要解决的技术问题实际中多路并行信号时间不可能完全等长，也就是会有时延差，光模块内部多路信号时延差越小，模块兼容性就会越强，而现有缺乏一种有效的理论设计方法。
本发明采用如下技术方案：
第一方面，本发明提供了一种光模块中发射高速信号线布局实现方法，在光模块中存在两条高速线构成并行线组，其中，至少一条高速线必须设计成带状线，设计方法包括：
电接口与耦合电容之间，第一并行线组中的第一条高速线TD11为带状线设计，第一并行线组中的第二条高速线TD21为微带线设计；
所述电接口与信号处理单元之间，与TD11耦合的第二并行线组中的第一条高速线TD12，以及与TD21耦合的第二并行线组中的第二条高速线TD22均设计为带状线；
其中，TD11线路时延加上TD12线路时延得到的时延T1，TD21线路时延加上TD22线路时延得到的时延T2；
根据光模块中电路板的设计规格，得到所述带状线和微带线单位长度的时延特性，由此设计所述TD11线路、TD12线路、TD21线路和TD22线路，使得所述时延T1和时延T2相差在预设范围内。
优选的，对于带状线TD11，除了规避网络和/或阻抗避让之外，选择走最短线路。
优选的，所述TD11线路、TD12线路、TD21线路和TD22线路的各自两端还存在一个或者两个过孔，则所述TD11线路时延加上TD12线路时延得到的时延T1中，还包括所述TD11线路和/或TD12线路上过孔产生的时延；
所述TD21线路时延加上TD22线路时延得到的时延T2中，还包括所述TD21线路和/或TD22线路上过孔产生的时延。
优选的，所述过孔引入的寄生电感为0.21nH，寄生电容为0.16pF，所以过孔引起的延时为5.8ps。
优选的，根据光模块中电路板的设计规格，具体为：
微带线由于电磁的耦合分为空气耦合和介质耦合两部分，空气的相对介电常数约为1，所以微带线的延时主要有介质和具体叠层决定；
带状线与微带线差异在于不存在空气介电常数的影响，所以介质的介电常数就是带状线的有效介电常数。
优选的，根据电路板的叠层和板材可以计算微带线时延为153.836ps/in,带状线时延为173.635ps/in。
优选的，TD11线路的延时T11＝173.635x0.57438＝99.73ps，TD12线路的延时T12＝173.635x0.44923＝78.01ps,TD22线路的延时T22＝173.635x0.3711＝64.44ps。
优选的，所述预设范围为20ps+3ps。
优选的，线路TD1共有4对过孔，线路TD2共有2对过孔，每个过孔的延时为5.8ps，根据时延容限20ps，TD21的最大延时要求为144.9ps，最小延时为104.9ps，根据微带线单位时延153.836ps/in，所以TD21设计长度为681.9mil和941.91mil。
第二方面，本发明还提供了一种光模块中发射高速信号线布局实现装置，用于实现第一方面所述的光模块中发射高速信号线布局实现方法，所述装置包括：
至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述处理器执行，用于执行第一方面所述的光模块中发射高速信号线布局实现方法。
第三方面，本发明还提供了一种非易失性计算机存储介质，所述计算机存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，用于完成第一方面所述的光模块中发射高速信号线布局实现方法。
本发明中提供中的光模块的高速信号传输线组具有较强的使用适应性，是模块与设备单板更容易匹配。从而提高数据发射电路及数据接收电路的延时容差，也进一步提高了光模块的适用能力。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种光模块中发射高速信号线布局实现方法流程示意图；
图2是本发明实施实例提供的一种微带线时延示意图；
图3是本发明实施实例提供的一种带状线时延示意图；
图4是本发明实施实例提供的一种过孔寄生参数示意图；
图5是本发明实施实例所提供的一种SFP-DD光模块两路并行高速线设计示意图；
图6是本发明实施例提供的一种光模块中发射高速信号线布局实现装置结构示意图。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当理解为对本发明的限制。
本发明光模块的具体实施示例中，光模块包括与外部相电性连接的电接口和光接口。电接口用于传输电学信号，光接口用于传输光信号，所述光模块可通过电接口与设备单板连接。所述电接口包括至少两对并行数据信号传输端口以与设备单板通讯连接，当然，所述电接口还可包括电源传输端口、控制信号传输端口等。相应的，模块内部还有信号处理单元与电接口连接，所述信号处理单元对发射/接收的数据进行并行处理。所述信号处理单元和所述电接口之间需要高速并行数据信号进行数据传输。
图2、图3、图4所示为本发明实施例中涉及到高速线的设计方案。本发明分别介绍以下三种设计所产生的延时。在本发明的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分夸大，因此，仅用于图示本发明的主题的基本结构。
如图2，微带线由于电磁的耦合分为空气耦合和介质耦合两部分，空气的相对介电常数约为1，所以微带线的延时主要有介质和具体叠层决定。假设微带线参考平面为inner2，厚度H1为4mil，微带线平均宽(W1+W2)/2等于6mil，考虑空气和板材介电常数共同影响，微带线的有效介电常数为3.8，根据仿真计算，微带线的时延为153.836ps/in。
如图3，带状线由于不存在空气介电常数的影响，所以介质的介电常数就是带状线的有效介电常数。假设带状线距离上参考面距离H1为5.1mil，距离下参考面距离H2为14mil，平均线宽(W1+W2)/2等于5.2mil，通过仿真计算，带状线的时延为173.635ps/in。
过孔的时延可以根据公式
Figure BDA0003414705610000052
进行计算，其中L表示过孔的寄生电感，C表示过孔的寄生电容，这两个参数都会导致过孔的传输延时变大。如图4,上半部分图为其下方图的俯视图效果图，本发明可以根据设计软件来获取过孔的寄生电感和寄生电容，假设本发明需要设计一个TOP层到inner4的过孔，根据叠层计算过孔高度H1为62mil，如果本发明需要设计的阻抗为55欧姆，根据TOP层线宽，设计过孔孔径D1为10mil，pad为20mil，参考地直径D2为40mil，铜厚H2取1mil，根据这些参数，本发明可以仿真出来寄生电感为1.33nH，寄生电容为0.40pF。根据公式进行计算
Figure BDA0003414705610000051
由于所述并行高速线路均与同一个信号处理单元相连，而信号处理单元只能附着与PCB表面，所以一般有带状线的高速线路必定有过孔，通过上述计算可以看到，对于同样1mm长的走线，图2的微带线和图3都带状线带来的延时差还是非常大的，对于并行高速线来说，等长的最终目的不是物理等长，而是时间上的等长。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1:
本发明实施例1提供了一种光模块中发射高速信号线布局实现方法，在光模块中存在两条高速线构成并行线组，其中，至少一条高速线必须设计成带状线，如图1所示，设计方法包括：
在步骤201中，电接口与耦合电容之间，第一并行线组中的第一条高速线TD11为带状线设计，第一并行线组中的第二条高速线TD21为微带线设计。
在步骤202中，所述电接口与信号处理单元之间，与TD11耦合的第二并行线组中的第一条高速线TD12，以及与TD21耦合的第二并行线组中的第二条高速线TD22均设计为带状线。
其中，TD11线路时延加上TD12线路时延得到的时延T1，TD21线路时延加上TD22线路时延得到的时延T2；
在步骤203中，根据光模块中电路板的设计规格，得到所述带状线和微带线单位长度的时延特性，由此设计所述TD11线路、TD12线路、TD21线路和TD22线路，使得所述时延T1和时延T2相差在预设范围内。
其中，在本发明后续扩展实施方案场景中，所述预设范围可以表现为20ps±3ps。
本发明实施例中提供中的光模块的高速信号传输线组具有较强的使用适应性，是模块与设备单板更容易匹配。从而提高数据发射电路及数据接收电路的延时容差，也进一步提高了光模块的适用能力。
在本发明实施例中，所述高速线的全称为高速信号传输线为与数据信号传输端口相连的传输线。所述电接口为发射数据信号传输端口和/或接收数据信号传输端口。所述信号处理单元、高速信号传输线以及电接口设于或形成于电路板上，所述电接口为形成于所述电路板上的金手指。每一对数据信号传输端口(例如发送)为差分数据信号传输端口。所述两条高速线构成并行线组为两路或者多路差分数据信号组成的信号线组。
在本发明实施例实现过程中，同样作为设计的传输线的TD11和TD21，由于其中带状线TD11被设计为带状线，因此，其在本发明实施例中的设计优先级高于所述微带线TD21，对于带状线TD11，除了规避网络和/或阻抗避让之外，选择走最短线路。如图5所示,其中所呈现带状线TD11的就是理论上的最短路径了。
在实际情况中，不管是因为要焊接电容的规格形式，还是说不同线路之间串接过程中可能涉及电气元件的串联，因此，所述TD11线路、TD12线路、TD21线路和TD22线路的各自两端还可能存在一个或者两个过孔，则所述TD11线路时延加上TD12线路时延得到的时延T1中，还包括所述TD11线路和/或TD12线路上过孔产生的时延；所述TD21线路时延加上TD22线路时延得到的时延T2中，还包括所述TD21线路和/或TD22线路上过孔产生的时延。之所以会出现含义过孔数量不一定情况，原因是有些电器件可能是采用贴片方式焊接，有些则可能采用管脚方式焊接，并且还是需要配合过孔完成焊接的管脚形式，那么就需要根据实际情况配置响应的过孔。
在本发明实施中所设计的过孔参数特性表现为：所述过孔引入的寄生电感为0.21nH，寄生电容为0.16pF，所以过孔引起的延时为5.8ps。需要声明的是，本发明实施例中所提供的参数并非是限缩本发明实施例实现的参数限定，而是说相应的参数是经过发明人测试实践可行的一套参数形式，不应该将其过渡解读为限缩本发明合理保护范围的依据。
在本发明实施例中，依托开始实施例之前，通过图2和图3所介绍微带线和带状线，则根据光模块中电路板的设计规格，具体为：
微带线由于电磁的耦合分为空气耦合和介质耦合两部分，空气的相对介电常数约为1，所以微带线的延时主要有介质和具体叠层决定；
带状线与微带线差异在于不存在空气介电常数的影响，所以介质的介电常数就是带状线的有效介电常数。
根据电路板的叠层和板材可以计算微带线时延为153.836ps/in,带状线时延为173.635ps/in。
TD11线路的延时T11＝173.635x0.57438＝99.73ps，TD12线路的延时T12＝173.635x0.44923＝78.01ps,TD22线路的延时T22＝173.635x0.3711＝64.44ps。
如图5所示，线路TD1共有4对过孔，线路TD2共有2对过孔，每个过孔的延时为5.8ps，根据时延容限20ps，TD21的最大延时要求为144.9ps，最小延时为104.9ps，根据微带线单位时延153.836ps/in，所以TD21设计长度为681.9mil和941.91mil。
进一步的，为了进一步提高并行高速信号的质量，两对差分信号也要考虑信号完整性，比如阻抗的连续性。由于整个信号链路包含电接口，微带线，耦合电容，过孔，信号处理单元接入等部分，所以阻抗的设计同样比较关键，关于阻抗设计另外文档说明，不在本设计讨论范围。
实施例2：
如图6所示，是本发明实施例的光模块中发射高速信号线布局实现装置的架构示意图。本实施例的光模块中发射高速信号线布局实现装置包括一个或多个处理器21以及存储器22。其中，图6中以一个处理器21为例。
处理器21和存储器22可以通过总线或者其他方式连接，图6中以通过总线连接为例。
存储器22作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序和非易失性计算机可执行程序，如实施例1中的光模块中发射高速信号线布局实现方法。处理器21通过运行存储在存储器22中的非易失性软件程序和指令，从而执行光模块中发射高速信号线布局实现方法。
存储器22可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器22可选包括相对于处理器21远程设置的存储器，这些远程存储器可以通过网络连接至处理器21。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述程序指令/模块存储在所述存储器22中，当被所述一个或者多个处理器21执行时，执行上述实施例1中的光模块中发射高速信号线布局实现方法，例如，执行以上描述的图1所示的各个步骤。
值得说明的是，上述装置和系统内的模块、单元之间的信息交互、执行过程等内容，由于与本发明的处理方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本领域普通技术人员可以理解实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random AccessMemory)、磁盘或光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种光模块中发射高速信号线布局实现方法，其特征在于，在光模块中存在两条高速线构成并行线组，其中，至少一条高速线必须设计成带状线，设计方法包括：
电接口与耦合电容之间，第一并行线组中的第一条高速线TD11为带状线设计，第一并行线组中的第二条高速线TD21为微带线设计；
所述电接口与信号处理单元之间，与TD11耦合的第二并行线组中的第一条高速线TD12，以及与TD21耦合的第二并行线组中的第二条高速线TD22均设计为带状线；
其中，TD11线路时延加上TD12线路时延得到的时延T1，TD21线路时延加上TD22线路时延得到的时延T2；
根据光模块中电路板的设计规格，得到所述带状线和微带线单位长度的时延特性，由此设计所述TD11线路、TD12线路、TD21线路和TD22线路，使得所述时延T1和时延T2相差在预设范围内。
2.根据权利要求1所述的光模块中发射高速信号线布局实现方法，其特征在于，对于带状线TD11，除了规避网络和/或阻抗避让之外，选择走最短线路。
3.根据权利要求2所述的光模块中发射高速信号线布局实现方法，其特征在于，所述TD11线路、TD12线路、TD21线路和TD22线路的各自两端还存在一个或者两个过孔，则所述TD11线路时延加上TD12线路时延得到的时延T1中，还包括所述TD11线路和/或TD12线路上过孔产生的时延；
所述TD21线路时延加上TD22线路时延得到的时延T2中，还包括所述TD21线路和/或TD22线路上过孔产生的时延。
4.根据权利要求3所述的光模块中发射高速信号线布局实现方法，其特征在于，所述过孔引入的寄生电感为0.21nH，寄生电容为0.16pF，所以过孔引起的延时为5.8ps。
5.根据权利要求1所述的光模块中发射高速信号线布局实现方法，其特征在于，根据光模块中电路板的设计规格，具体为：
微带线由于电磁的耦合分为空气耦合和介质耦合两部分，空气的相对介电常数约为1，所以微带线的延时主要有介质和具体叠层决定；
带状线与微带线差异在于不存在空气介电常数的影响，所以介质的介电常数就是带状线的有效介电常数。
6.根据权利要求5所述的光模块中发射高速信号线布局实现方法，其特征在于，根据电路板的叠层和板材可以计算微带线时延为153.836ps/in,带状线时延为173.635ps/in。
7.根据权利要求6所述的光模块中发射高速信号线布局实现方法，其特征在于，TD11线路的延时T11＝173.635x0.57438＝99.73ps，TD12线路的延时T12＝173.635x0.44923＝78.01ps,TD22线路的延时T22＝173.635x0.3711＝64.44ps。
8.根据权利要求1-7任一所述的光模块中发射高速信号线布局实现方法，其特征在于，所述预设范围为20ps+3ps。
9.根据权利要求7所述的光模块中发射高速信号线布局实现方法，其特征在于，线路TD1共有4对过孔，线路TD2共有2对过孔，每个过孔的延时为5.8ps，根据时延容限20ps，TD21的最大延时要求为144.9ps，最小延时为104.9ps，根据微带线单位时延153.836ps/in，所以TD21设计长度为681.9mil和941.91mil。
10.一种光模块中发射高速信号线布局实现装置，其特征在于，所述装置包括：
至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述处理器执行，用于执行权利要求1-9任一所述的光模块中发射高速信号线布局实现方法。
CN202111542259.5A 2021-12-16 2021-12-16 一种光模块中发射高速信号线布局实现方法和装置 Active CN114217389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111542259.5A CN114217389B (zh) 2021-12-16 2021-12-16 一种光模块中发射高速信号线布局实现方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111542259.5A CN114217389B (zh) 2021-12-16 2021-12-16 一种光模块中发射高速信号线布局实现方法和装置

Publications (2)

Publication Number Publication Date
CN114217389A true CN114217389A (zh) 2022-03-22
CN114217389B CN114217389B (zh) 2023-03-14

Family

ID=80702807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111542259.5A Active CN114217389B (zh) 2021-12-16 2021-12-16 一种光模块中发射高速信号线布局实现方法和装置

Country Status (1)

Country Link
CN (1) CN114217389B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094588A (en) * 1997-05-23 2000-07-25 Northrop Grumman Corporation Rapidly tunable, high-temperature superconductor, microwave filter apparatus and method and radar receiver employing such filter in a simplified configuration with full dynamic range
CN1809760A (zh) * 2003-06-25 2006-07-26 佳能株式会社 高频电信号控制器和感测系统
CN101567711A (zh) * 2008-04-24 2009-10-28 阿尔卡特朗讯 在双向信号传输中衰减近端串扰的方法及混合电路
CN102437506A (zh) * 2011-10-13 2012-05-02 索尔思光电（成都）有限公司 一种用于激光二极管的差分驱动电路
CN113640927A (zh) * 2021-07-26 2021-11-12 嘉兴佳利电子有限公司 一种5g光通信模块用多层结构封装陶瓷及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094588A (en) * 1997-05-23 2000-07-25 Northrop Grumman Corporation Rapidly tunable, high-temperature superconductor, microwave filter apparatus and method and radar receiver employing such filter in a simplified configuration with full dynamic range
CN1809760A (zh) * 2003-06-25 2006-07-26 佳能株式会社 高频电信号控制器和感测系统
CN101567711A (zh) * 2008-04-24 2009-10-28 阿尔卡特朗讯 在双向信号传输中衰减近端串扰的方法及混合电路
CN102437506A (zh) * 2011-10-13 2012-05-02 索尔思光电（成都）有限公司 一种用于激光二极管的差分驱动电路
CN113640927A (zh) * 2021-07-26 2021-11-12 嘉兴佳利电子有限公司 一种5g光通信模块用多层结构封装陶瓷及其制备方法

Also Published As

Publication number Publication date
CN114217389B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
JP4834385B2 (ja) プリント基板および電子装置
US10194524B1 (en) Anti-pad for signal and power vias in printed circuit board
JP6252699B2 (ja) 伝送線路およびフラットケーブル
US8153906B2 (en) Interconnection structure for improving signal integrity
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
KR101869581B1 (ko) 모듈간 통신 장치
CN110167261A (zh) 毫米波有源天线单元及pcb板间互连结构
CN104051425A (zh) 用于减少通道串扰的耦合通孔
CN105578714A (zh) 一种多层高速pcb的新型叠层结构及信号过孔优化方法
WO2011018938A1 (ja) 多層プリント配線板
JPH09107201A (ja) 相互接続装置
CN101568225B (zh) 软性电路板
US20170150594A1 (en) Concentric Vias and Printed Circuit Board Containing Same
US20060065434A1 (en) Signal transmission structure and circuit substrate thereof
CN114217389B (zh) 一种光模块中发射高速信号线布局实现方法和装置
WO2024119756A1 (zh) 转接板及其制作方法、板卡连接结构
JP4210248B2 (ja) 集積回路の並走配線
EP1568099B1 (en) A circuit that taps a differential signal
WO2020088327A1 (zh) 一种平衡-不平衡变换装置、通信器件及通信系统
CN115101497B (zh) 一种集成电路封装体、印制电路板、板卡和电子设备
EP4243577A1 (en) Printed circuit board
WO2021052327A1 (zh) 一种电路板
CN210328146U (zh) 毫米波有源天线单元及pcb板间互连结构
CN115494456B (zh) 雷达收发装置及雷达装置
Rossi et al. BGA Package for DDR3 Interface–4 vs 6 Layers Design Strategy and Electrical Performance Comparison

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant