CN114105079A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN114105079A
CN114105079A CN202111418491.8A CN202111418491A CN114105079A CN 114105079 A CN114105079 A CN 114105079A CN 202111418491 A CN202111418491 A CN 202111418491A CN 114105079 A CN114105079 A CN 114105079A
Authority
CN
China
Prior art keywords
substrate
cavity
semiconductor element
cover
package device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111418491.8A
Other languages
English (en)
Inventor
彭宇民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111418491.8A priority Critical patent/CN114105079A/zh
Publication of CN114105079A publication Critical patent/CN114105079A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：基板，具有第一腔体和两个第一开孔，其中，第一开孔贯穿基板的第一端部并且与第一腔体连通；第一半导体元件，设置在基板上并覆盖一个第一开孔。该半导体封装装置能够防止因模塑材残留而影响半导体封装装置的电连接，并且避免因模塑材的表面粗糙度过大引起的粘合胶高度控制困难和粘合胶溢流，有利于提高产品良率。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。
背景技术
差压计为测量两个不同点处压力之差的测压仪表。现有的压差计通常采用双面方形扁平式封装(Plastic Quad Flat Package，QFP)方式形成。
图1A是一种用作压差计的半导体封装装置的示意图。如图1A所示，该半导体封装装置包括上方模塑材12、下方模塑材11和引脚13。引脚13位于上方模塑材12和下方模塑材11之间。上方模塑材12的上侧设置有罩盖14，下方模塑材11的下侧设置有封盖15。上方模塑材12的下表面设置有微机电系统芯片16和专用集成电路芯片17。微机电系统芯片16和专用集成电路芯片17分别通过连接线18与引脚13电连接。当上方腔体21和下方腔体22存在压力差时，微机电系统芯片16的感测膜(图1A中未示出)会产生形变，进而造成其表面线圈的阻值变化，据此可计算微机电系统芯片16两侧的压力差。
图1A所示的半导体封装装置中至少存在以下不足：(1)由于引脚13位于上方模塑材12和下方模塑材11之间，引脚13的端部可能被残留的模塑材覆盖而影响其与连接线18之间的电连接；(2)图1B为图1A中半导体封装装置的局部放大图。如图1B所示，微机电系统芯片16需要通过粘合胶19与上方模塑材12连接。由于上方模塑材12的表面粗糙度较大，会影响粘合胶19的高度控制，进而影响微机电系统芯片16的定位，影响后续打线的进行。此外，上方模塑材12的较大粗糙度还会导致粘合胶19溢流，增加制程难度。
因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。
发明内容
本公开提供了一种半导体封装装置及其制造方法。
第一方面，本公开提供一种半导体封装装置，包括：
基板，具有第一腔体和两个第一开孔，其中，所述第一开孔贯穿所述基板的第一端部并且与所述第一腔体连通；
第一半导体元件，设置在所述基板上并覆盖一个所述第一开孔。
在一些可选的实施方式中，所述基板上还设置有第二半导体元件，所述第二半导体元件位于所述第一半导体元件附近并且与所述第一半导体元件电连接。
在一些可选的实施方式中，所述第二半导体元件和所述第一半导体元件通过所述基板电连接。
在一些可选的实施方式中，所述第一半导体元件位于所述基板的外表面或者内表面。
在一些可选的实施方式中，所述基板为三层板结构。
在一些可选的实施方式中，所述基板的第一端部还设置有第一罩盖，所述第一罩盖内设置有第一分隔部，所述第一罩盖、所述第一分隔部和所述基板合围成两个相邻的第二腔体，各所述第二腔体分别通过相应的所述第一开孔与所述第一腔体连通；
所述第一罩盖还具有两个第二开孔，各所述第二开孔分别贯穿所述第一罩盖并且与相应的所述第二腔体连通。
在一些可选的实施方式中，所述基板上还设置有第二半导体元件，所述第二半导体元件位于所述第一半导体元件附近并且与所述第一半导体元件电连接，所述第二半导体元件和所述第一半导体元件分别位于不同的所述第二腔体内。
在一些可选的实施方式中，所述第一罩盖的表面设置有两个第一凸起部，各所述第二开孔分别贯穿相应的所述第一凸起部。
在一些可选的实施方式中，所述第一罩盖上还设置有第二罩盖，所述第二罩盖内设置有第二分隔部，所述第二罩盖、所述第二分隔部和所述第一罩盖合围成两个相邻的第三腔体，各所述第三腔体分别通过相应的所述第二开孔与相应的所述第二腔体连通；
所述第二罩盖还具有两个第三开孔，各所述第三开孔分别贯穿所述第二罩盖并且与相应的所述第三腔体连通，所述第二罩盖的表面设置有两个第二凸起部，各所述第二开孔分别贯穿相应的所述第二凸起部。
在一些可选的实施方式中，所述第一半导体元件具有感测膜，所述感测膜的第一表面与所述第一腔体直接接触，所述感测膜的第二表面与所述第二腔体直接接触。
第二方面，本公开还提供了一种半导体封装装置，包括：
基板，具有第一腔体和两个第一开孔，其中，所述第一开孔贯穿所述基板的第一端部并且与所述第一腔体连通；
第一半导体元件，设置在所述基板上并覆盖一个所述第一开孔；
第一罩盖，设置在所述基板的第一端部，所述第一罩盖内设置有第一分隔部，所述第一罩盖、所述第一分隔部和所述基板合围成两个相邻的第二腔体，各所述第二腔体分别通过相应的所述第一开孔与所述第一腔体连通；
所述第一罩盖还具有两个第二开孔，各所述第二开孔分别贯穿所述第一罩盖并且与相应的所述第二腔体连通。
第三方面，本公开提供了一种半导体封装装置的制造方法，包括：
提供基板，其中，所述基板具有第一腔体和两个第一开孔，所述第一开孔贯穿所述基板的第一端部并且与所述第一腔体连通；
将第一半导体元件和第二半导体元件设置在相应的所述基板上，以得到半导体封装装置，其中，所述第一半导体元件覆盖一个所述第一开孔，所述第二半导体元件位于所述第一半导体元件附近并且与所述第一半导体元件电连接。
在一些可选的实施方式中，所述提供基板，包括：
对基板面板进行切单处理，得到至少两个所述基板。
在一些可选的实施方式中，在所述将第一半导体元件和第二半导体元件设置在相应的所述基板上之后，所述方法还包括：
在所述基板上设置相应的第一罩盖，其中，所述第一罩盖内设置有第一分隔部，所述第一罩盖、所述第一分隔部和所述基板合围成两个相邻的第二腔体，各所述第二腔体分别通过相应的所述第一开孔与所述第一腔体连通，所述第一罩盖还具有两个第二开孔，各所述第二开孔分别贯穿所述第一罩盖并且与相应的所述第二腔体连通。
第四方面，本公开提供了一种半导体封装装置的制造方法，包括：
在基板面板中的每个基板上设置相应的第一半导体元件和第二半导体元件，其中，所述基板具有第一腔体和两个第一开孔，所述第一开孔贯穿所述基板的第一端部并且与所述第一腔体连通，所述第一半导体元件覆盖一个所述第一开孔，所述第二半导体元件位于所述第一半导体元件附近并且与所述第一半导体元件电连接；
将第一罩盖面板设置在所述基板面板上，其中，所述第一罩盖面板包括至少两个第一罩盖，所述第一罩盖内设置有第一分隔部，所述第一罩盖、所述第一分隔部和所述基板合围成两个相邻的第二腔体，各所述第二腔体分别通过相应的所述第一开孔与所述第一腔体连通，所述第一罩盖还具有两个第二开孔，各所述第二开孔分别贯穿所述第一罩盖并且与相应的所述第二腔体连通；
对所述基板面板和所述第一罩盖面板进行切单处理，得到至少两个封装单元；
在各所述封装单元上设置相应的第二罩盖，得到半导体封装装置，其中，所述第二罩盖内设置有第二分隔部，所述第二罩盖、所述第二分隔部和所述第一罩盖合围成两个相邻的第三腔体，各所述第三腔体分别通过相应的所述第二开孔与相应的所述第二腔体连通，所述第二罩盖还具有两个第三开孔，各所述第三开孔分别贯穿所述第二罩盖并且与相应的所述第三腔体连通，所述第二罩盖的表面设置有两个第二凸起部，各所述第二开孔分别贯穿相应的所述第二凸起部。
在本公开提供的半导体封装装置及其制造方法中，利用具有第一腔体和两个第一开孔的基板形成压差计，不涉及双面QFP中的模塑处理，能够防止因模塑材残留而影响半导体封装装置的电连接，并且避免因模塑材的表面粗糙度过大引起的粘合胶高度控制困难和粘合胶溢流，有利于提高产品良率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1A和图1B是现有技术中半导体封装装置的示意图；
图2-图6是根据本发明实施例的半导体封装装置的第一示意图至第五示意图。
符号说明：
11、下方模塑材；12、上方模塑材；13、引脚；14、罩盖；15、封盖；16、微机电系统芯片；17、专用集成电路芯片；18、连接线；19、粘合胶；21、上方腔体；22、下方腔体；100、基板；110、第一腔体；120、第一开孔；200、第一罩盖；210、第二腔体；220、第二开孔；230、第一凸起部；240、第一分隔部；300、第二罩盖；310、第三腔体；320、第三开孔；330、第二凸起部；340、第二分隔部；400、第一半导体元件；500、第二半导体元件；600、焊料；700、电连接件；800、连接线。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外，为了便于描述，本公开中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本公开中使用的空间相对描述语可以被同样地相应地解释。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
本公开实施例提供一种半导体封装装置。图2-图6是根据本发明实施例的半导体封装装置的第一示意图至第五示意图。
图2示出了该半导体封装装置的纵向截面。如图2所示，该半导体封装装置包括基板100和第一半导体元件400。基板100具有第一腔体110和两个第一开孔120。第一开孔120贯穿基板100的第一端部(即图2中的上端部)并且与第一腔体110连通。第一半导体元件400设置在基板100的外表面并覆盖左侧的第一开孔120。基板100上还设置有电连接件700，用于实现基板100的对外连接。
在本实施例中，基板100为三层板结构。可以将三个基板100单元层叠接合(其中，中间层基板100单元和最上层基板100单元具有开孔)，以得到图2中的基板100。
如图2所示，基板100上还设置有第二半导体元件500。第二半导体元件500位于第一半导体元件400附近。第二半导体元件500和第一半导体元件400通过基板100电连接。
在本实施例中，第一半导体元件400例如是微机电系统(Micro-Electro-Mechanical System，MEMS)芯片，第二半导体元件500例如是专用集成电路(ApplicationSpecific Integrated Circuit，ASIC)芯片。
如图2所示，基板100的第一端部还设置有第一罩盖200。基板100和第一罩盖200通过焊料600连接。第一罩盖200内设置有第一分隔部240。第一罩盖所示)200、第一分隔部240和基板100合围成两个相邻的第二腔体210。各第二腔体210分别通过相应的第一开孔120与第一腔体110连通。第一罩盖200还具有两个第二开孔220。各第二开孔220分别贯穿第一罩盖200并且与相应的第二腔体210连通。第二半导体元件500和第一半导体元件400分别位于不同的第二腔体210内。
如图2所示，第一罩盖200的表面设置有两个第一凸起部230，各第二开孔220分别贯穿相应的第一凸起部230。如图2中带箭头的虚线所示，外界环境中的气体可以通过第一凸起部230上的第二开孔220进入半导体封装装置内。
在本实施例中，第一半导体元件400具有感测膜(图2中未示出)，感测膜的第一表面与第一腔体110直接接触，感测膜的第二表面与第二腔体210直接接触。其中，第一腔体110通过右侧的第一开孔120、右侧的第二腔体210和右侧的第二开孔220与第一压力环境连通，左侧的第二腔体210通过左侧的第二开孔220与第二压力环境连通。在第一压力环境连通和第二压力环境存在压力差时，该压力差会使感测膜产生形变，进而使感测膜表面线圈的阻值变化。根据上述阻值的变化值即可计算第一压力环境和第二压力环境之间的压力差。
图3示出了图2中半导体封装装置的立体结构。如图3所示，基板100上设置有两个第一开孔120。第一半导体元件400覆盖在左侧的第一开孔120上方。第二半导体元件500设置在右侧的第一开孔120的一侧。第一罩盖200从上方覆盖基板100并形成两个第二腔体210。第一半导体元件400和第二半导体元件500分别位于两个第二腔体210内。
图4示出了图2中半导体封装装置的一种变形。在图2中，第二半导体元件500和第一半导体元件400分别直接与基板100电连接。而在图4中，第二半导体元件500和第一半导体元件400分别通过连接线800与基板100电连接。
图5示出了图4中半导体封装装置的一种变形。在图4中，第二半导体元件500和第一半导体元件400均位于基板100的外表面。而在图5中，第二半导体元件500和第一半导体元件400均位于基板100的内表面。
图6示出了图4中半导体封装装置的一种变形。在图4中，基板100上设置有单层罩盖。而在图6中，基板100上设置有多层罩盖。如图6所示，基板100上设置有第一罩盖200。第一罩盖200上还设置有第二罩盖300。第二罩盖300内设置有第二分隔部340。第二罩盖300、第二分隔部340和第一罩盖200合围成两个相邻的第三腔体310，各第三腔体310分别通过相应的第二开孔220与相应的第二腔体210连通。第二罩盖300还具有两个第三开孔320。各第三开孔320分别贯穿第二罩盖300并且与相应的第三腔体310连通。第二罩盖300的表面设置有两个第二凸起部330。各第二开孔220分别贯穿相应的第二凸起部330。
在图6中，第一腔体110可以通过右侧的第一开孔120、右侧的第二腔体210、右侧的第二开孔220、右侧的第三腔体310和右侧的第三开孔320与第一压力环境连通，左侧的第二腔体210可以通过左侧的第二开孔220、左侧的第三腔体310和左侧的第三开孔320与第二压力环境连通。
对于图6中的半导体封装装置，其制造过程可基于面板(panel)形式进行批量作业，从而提高生产效率，具体可参见下文的描述。
在本实施例的半导体封装装置中，利用具有第一腔体110和两个第一开孔120的基板100形成压差计，不涉及双面QFP中的模塑处理，能够防止因模塑材残留而影响半导体封装装置的电连接，并且避免因模塑材的表面粗糙度过大引起的粘合胶高度控制困难和粘合胶溢流，有利于提高产品良率。
本公开实施例还提供一种半导体封装装置的制造方法，该制造方法可用于制造如图2所示的半导体封装装置。参见图2，该方法包括以下步骤：
第一步，提供基板100，其中，基板100具有第一腔体110和两个第一开孔120，第一开孔120贯穿基板100的第一端部并且与第一腔体110连通。
第二步，将第一半导体元件400和第二半导体元件500设置在相应的基板100上，以得到半导体封装装置，其中，第一半导体元件400覆盖一个第一开孔120，第二半导体元件500位于第一半导体元件400附近并且与第一半导体元件400电连接。
在一些可选的实施方式中，上述第一步进一步包括：对基板面板进行切单处理，得到至少两个基板100。
在一些可选的实施方式中，在上述第二步之后，该方法还可以包括以下步骤：在基板100上设置相应的第一罩盖200，其中，第一罩盖200内设置有第一分隔部240，第一罩盖200、第一分隔部240和基板100合围成两个相邻的第二腔体210，各第二腔体210分别通过相应的第一开孔120与第一腔体110连通，第一罩盖200还具有两个第二开孔220，各第二开孔220分别贯穿第一罩盖200并且与相应的第二腔体210连通。
本公开实施例提供的半导体封装装置的制造方法能够实现与前文描述的半导体封装装置类似的技术效果，这里不再赘述。
本公开实施例还提供另外一种半导体封装装置的制造方法，该制造方法可用于制造如图6所示的半导体封装装置。参见图6，该方法包括以下步骤：
第一步，在基板面板中的每个基板100上设置相应的第一半导体元件400和第二半导体元件500，其中，基板100具有第一腔体110和两个第一开孔120，第一开孔120贯穿基板100的第一端部并且与第一腔体110连通，第一半导体元件400覆盖一个第一开孔120，第二半导体元件500位于第一半导体元件400附近并且与第一半导体元件400电连接。
第二步，将第一罩盖面板设置在基板面板上，其中，第一罩盖面板包括至少两个第一罩盖200，第一罩盖200内设置有第一分隔部240，第一罩盖200、第一分隔部240和基板100合围成两个相邻的第二腔体210，各第二腔体210分别通过相应的第一开孔120与第一腔体110连通，第一罩盖200还具有两个第二开孔220，各第二开孔220分别贯穿第一罩盖200并且与相应的第二腔体210连通。
第三步，对基板面板和第一罩盖面板进行切单处理，得到至少两个封装单元。
第四步，在各封装单元上设置相应的第二罩盖300，得到半导体封装装置，其中，第二罩盖300内设置有第二分隔部340，第二罩盖300、第二分隔部340和第一罩盖200合围成两个相邻的第三腔体310，各第三腔体310分别通过相应的第二开孔220与相应的第二腔体210连通，第二罩盖300还具有两个第三开孔320，各第三开孔320分别贯穿第二罩盖300并且与相应的第三腔体310连通，第二罩盖300的表面设置有两个第二凸起部330，各第二开孔220分别贯穿相应的第二凸起部330。
本公开实施例提供的半导体封装装置的制造方法能够实现与前文描述的半导体封装装置类似的技术效果，这里不再赘述。
此外，图4所示的半导体封装装置采用了单层罩盖，由于第一罩盖200上方具有第一凸起部230，无法平放进行切单，因此无法以批量形成。对于第一罩盖200以外的结构，由于芯片和连接线800暴露在外，容易在切单中受到污染，因此也无法批量形成。而图6所示的半导体封装装置采用了多层罩盖。一方面第一罩盖200能够在切单步骤中保护芯片和连接线800免受污染，另一方面第一罩盖200的上表面为平坦表面，能够平放进行切单。因此，对于图6中的半导体封装装置，设置第二罩盖300之前的步骤都可以以面板形式批量进行，有利于提高生产效率。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本公开中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本公开中特别指示，否则操作的次序和分组并不限制本公开。

Claims (14)

1.一种半导体封装装置，包括：
基板，具有第一腔体和两个第一开孔，其中，所述第一开孔贯穿所述基板的第一端部并且与所述第一腔体连通；
第一半导体元件，设置在所述基板上并覆盖一个所述第一开孔。
2.根据权利要求1所述的半导体封装装置，其中，所述基板上还设置有第二半导体元件，所述第二半导体元件位于所述第一半导体元件附近并且与所述第一半导体元件电连接。
3.根据权利要求2所述的半导体封装装置，其中，所述第二半导体元件和所述第一半导体元件通过所述基板电连接。
4.根据权利要求1所述的半导体封装装置，其中，所述第一半导体元件位于所述基板的外表面或者内表面。
5.根据权利要求1所述的半导体封装装置，其中，所述基板为三层板结构。
6.根据权利要求1所述的半导体封装装置，其中，所述基板的第一端部还设置有第一罩盖，所述第一罩盖内设置有第一分隔部，所述第一罩盖、所述第一分隔部和所述基板合围成两个相邻的第二腔体，各所述第二腔体分别通过相应的所述第一开孔与所述第一腔体连通；
所述第一罩盖还具有两个第二开孔，各所述第二开孔分别贯穿所述第一罩盖并且与相应的所述第二腔体连通。
7.根据权利要求6所述的半导体封装装置，其中，所述基板上还设置有第二半导体元件，所述第二半导体元件位于所述第一半导体元件附近并且与所述第一半导体元件电连接，所述第二半导体元件和所述第一半导体元件分别位于不同的所述第二腔体内。
8.根据权利要求6所述的半导体封装装置，其中，所述第一罩盖的表面设置有两个第一凸起部，各所述第二开孔分别贯穿相应的所述第一凸起部。
9.根据权利要求6所述的半导体封装装置，其中，所述第一罩盖上还设置有第二罩盖，所述第二罩盖内设置有第二分隔部，所述第二罩盖、所述第二分隔部和所述第一罩盖合围成两个相邻的第三腔体，各所述第三腔体分别通过相应的所述第二开孔与相应的所述第二腔体连通；
所述第二罩盖还具有两个第三开孔，各所述第三开孔分别贯穿所述第二罩盖并且与相应的所述第三腔体连通，所述第二罩盖的表面设置有两个第二凸起部，各所述第二开孔分别贯穿相应的所述第二凸起部。
10.根据权利要求6所述的半导体封装装置，其中，所述第一半导体元件具有感测膜，所述感测膜的第一表面与所述第一腔体直接接触，所述感测膜的第二表面与所述第二腔体直接接触。
11.一种半导体封装装置，包括：
基板，具有第一腔体和两个第一开孔，其中，所述第一开孔贯穿所述基板的第一端部并且与所述第一腔体连通；
第一半导体元件，设置在所述基板上并覆盖一个所述第一开孔；
第一罩盖，设置在所述基板的第一端部，所述第一罩盖内设置有第一分隔部，所述第一罩盖、所述第一分隔部和所述基板合围成两个相邻的第二腔体，各所述第二腔体分别通过相应的所述第一开孔与所述第一腔体连通；
所述第一罩盖还具有两个第二开孔，各所述第二开孔分别贯穿所述第一罩盖并且与相应的所述第二腔体连通。
12.一种半导体封装装置的制造方法，包括：
提供基板，所述基板具有第一腔体和两个第一开孔，所述第一开孔贯穿所述基板的第一端部并且与所述第一腔体连通；
将第一半导体元件和第二半导体元件设置在相应的所述基板上，以得到半导体封装装置，其中，所述第一半导体元件覆盖一个所述第一开孔，所述第二半导体元件位于所述第一半导体元件附近并且与所述第一半导体元件电连接。
13.根据权利要求12所述的方法，其中，所述提供基板，包括：
对基板面板进行切单处理，得到至少两个所述基板。
14.根据权利要求12所述的方法，其中，在所述将第一半导体元件和第二半导体元件设置在相应的所述基板上之后，所述方法还包括：
在所述基板上设置相应的第一罩盖，其中，所述第一罩盖内设置有第一分隔部，所述第一罩盖、所述第一分隔部和所述基板合围成两个相邻的第二腔体，各所述第二腔体分别通过相应的所述第一开孔与所述第一腔体连通，所述第一罩盖还具有两个第二开孔，各所述第二开孔分别贯穿所述第一罩盖并且与相应的所述第二腔体连通。
CN202111418491.8A 2021-11-24 2021-11-24 半导体封装装置及其制造方法 Pending CN114105079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111418491.8A CN114105079A (zh) 2021-11-24 2021-11-24 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111418491.8A CN114105079A (zh) 2021-11-24 2021-11-24 半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN114105079A true CN114105079A (zh) 2022-03-01

Family

ID=80369617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111418491.8A Pending CN114105079A (zh) 2021-11-24 2021-11-24 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN114105079A (zh)

Similar Documents

Publication Publication Date Title
US9986354B2 (en) Pre-mold for a microphone assembly and method of producing the same
TWI565012B (zh) 一種封裝結構及其製造方法
CN206225352U (zh) 封装的半导体装置和导电的框结构
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
US10677675B2 (en) Pressure sensor module having a sensor chip and passive devices within a housing
US6420201B1 (en) Method for forming a bond wire pressure sensor die package
US9633932B2 (en) Lead frame package having discharge hole and method of manufacturing the same
US10636735B2 (en) Package structure and the method to fabricate thereof
CN105731354A (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
US9134193B2 (en) Stacked die sensor package
TWI529378B (zh) 雙埠壓力感測器
US8697496B1 (en) Method of manufacture integrated circuit package
US9021689B2 (en) Method of making a dual port pressure sensor
CN114105079A (zh) 半导体封装装置及其制造方法
TWI620279B (zh) 分離式預成形封裝導線架及其製作方法
JP6487584B1 (ja) 圧力センサーパッケージ構造
US9508632B1 (en) Apparatus and methods for stackable packaging
CN108010899A (zh) 分离式预成形封装导线架及其制作方法
JP4207671B2 (ja) 半導体パッケージの製造方法
CN104425427A (zh) 器件
KR20080029705A (ko) 적층 반도체 패키지
KR20160001033A (ko) 반도체 패키지
JP2015117966A (ja) センサ装置およびその製造方法
KR20100081530A (ko) 리드 프레임 제조 방법, 반도체 패키지 제조 방법 및 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination