CN114078555A - 用于存储器指导的存取暂停的设备、系统和方法 - Google Patents

用于存储器指导的存取暂停的设备、系统和方法 Download PDF

Info

Publication number
CN114078555A
CN114078555A CN202110630446.2A CN202110630446A CN114078555A CN 114078555 A CN114078555 A CN 114078555A CN 202110630446 A CN202110630446 A CN 202110630446A CN 114078555 A CN114078555 A CN 114078555A
Authority
CN
China
Prior art keywords
memory
attack
signal
refresh
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110630446.2A
Other languages
English (en)
Inventor
S·艾亚普利迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114078555A publication Critical patent/CN114078555A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及用于存储器指导的存取暂停的设备、系统和方法。控制器可通过提供命令和地址而对存储器执行存取操作。所述存储器可监测所述地址以确定是否发生一或多个形式的攻击(故意的或无意的)。如果检测到攻击，则所述存储器可发出警示信号(例如，沿着警示总线)且还提供暂停数据(例如，沿着数据总线)。所述暂停数据可指定时间长度，且响应于所述警示和所述暂停数据，所述控制器可在所述暂停数据中指定的所述时间长度内暂停对所述存储器的存取操作。所述存储器可使用暂停存取操作的时间来进行自我刷新，以例如修复由所述攻击引起的损害。

Description

用于存储器指导的存取暂停的设备、系统和方法
技术领域
本申请涉及用于存储器指导的存取暂停的设备、系统和方法。
背景技术
半导体装置可包含控制器和存储器。控制器可例如通过将命令提供到存储器以及向存储器发送数据和从存储器接收数据来操作存储器。所述存储器可以是存储在其中的信息可随着时间推移而衰减的易失性存储器。存储器可在信息可能衰减之前执行自刷新操作以恢复所述信息。由控制器发送的命令的某些模式可能会增大信息在存储器中衰减的速率。存储器可例如通过跟踪命令和/或地址来跟踪存取模式。
发明内容
本申请的一方面涉及一种系统，其包括：控制器，其经配置以沿着命令地址总线提供命令和地址；以及存储器，其经配置以监测所述地址且基于所述受监测地址而沿着警示总线提供警示信号且沿着数据总线提供暂停数据，其中响应于所述警示信号和所述暂停数据，所述控制器经配置以在由所述暂停数据指定的时间长度内停止向所述存储器提供所述命令和所述地址。
本申请的另一方面涉及一种设备，其包括：刷新队列，其经配置以存储多个地址，其中所述刷新队列经配置以在所述多个地址的数目高于阈值时提供处于活动电平的已满信号；攻击检测器，其经配置以响应于在所述已满信号处于所述活动电平时接收到待存储的下一地址而提供攻击信号；以及警示逻辑，其经配置以响应于所述攻击信号处于所述活动电平而向警示端子提供处于活动电平的警示信号且向数据端子提供暂停数据。
本申请的另一方面涉及一种设备，其包括：侵害者检测器电路，其经配置以存储多个计数值，每个计数值与对一或多个行地址的存取相关联；攻击检测器电路，其经配置以基于高于阈值的所述多个计数值的数目而存储容量计数；比较器电路，其经配置以基于所述容量计数的值而提供处于活动电平的攻击信号；警示逻辑电路，其经配置以响应于所述攻击信号处于所述活动电平而向数据端子提供暂停数据且向警示端子提供警示信号。
本申请的又一方面涉及一种方法，其包括：将命令和地址发送到存储器；基于所述地址而确定所述存储器遭受攻击；响应于所述存储器遭受攻击的所述确定而从所述存储器提供警示信号和暂停数据；基于所述暂停数据而在某一时间长度内暂停发送所述命令和地址。
附图说明
图1是根据本公开的一些实施例的存储器系统的框图。
图2是根据本公开的实施例的设备的框图。
图3是根据本公开的一些实施例的刷新控制电路的框图。
图4是根据本公开的一些实施例的攻击检测器电路的框图。
图5是根据本公开的一些实施例的检测攻击和暂停操作的方法的流程图。
具体实施方式
某些实施例的以下描述在本质上仅是示例性的，绝非意在限制本公开的范围或本公开的应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，且通过说明其中可实践所描述的系统和方法的具体实施例来展示附图。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
存储器可由控制器操作，所述控制器可将各种信号提供到存储器。举例来说，控制器可通过沿着命令/地址(CA)总线提供读取命令和地址来执行读取命令。地址可指定应从存储器的存储器阵列中的何处读取数据。存储器可沿着数据(DQ)总线提供来自指定位置的数据。控制器可通过沿着CA总线提供写入命令和地址来执行写入操作，且可沿着DQ总线接收所读取信息。
存储器可将信息存储在存储器阵列的存储器单元中，所述存储器单元可布置在字线(行)和位线(列或数字线)的相交处。因此，行和列地址可由控制器用以指定一或多个存储器单元的位置。所述存储器阵列可以是易失性的，且存储器单元中的信息可随着时间推移而衰减。存储器可在信息可能衰减超过恢复点之前刷新信息(例如，基于逐行)以恢复所述信息。某些存取模式可能会增大信息衰减的速率。举例来说，对给定行(侵害者行(aggressor row))的重复存取可增大相邻行(受害者行(victim row))中信息衰减的速率。此类模式可被称为行锤击(row hammer)。存储器可跟踪存取以便标识侵害者行，使得其受害者可被刷新。
在一些情况下，控制器可能无意中以导致一些单元中的信息衰减速率增大的方式存取存储器。在一些情况下，例如作为尝试操控存储在存储器中的数据的部分，恶意行动者可能通过指令控制器以导致数据衰减速率增大的方式表现而故意攻击存储器。为简洁起见，两种类型的存取模式(故意的和无意的)可被称为攻击。在这些和其它情形中，通过在一段时间内阻止控制器提供进一步指令来挫败攻击可能有用。
本公开涉及用于存储器指导的存取暂停的设备、系统和方法。在操作期间，控制器可沿着CA总线提供命令和地址。存储器可监测地址以确定是否发生一或多个形式的攻击。如果存储器确定发生攻击，则存储器可提供警示信号(例如，沿着警示总线)以向控制器通知发生攻击。存储器还可提供暂停数据(例如，沿着DQ总线)，其指示存储器将想要离线的时长。控制器可在暂停数据指定的一段时间内暂停对存储器的存取操作(例如，通过不提供命令和地址)。所述暂停可允许存储器执行刷新操作。所述暂停还可使攻击可发生的速率减慢，这在其中攻击是故意的情况下可挫败攻击者。
图1是根据本公开的一些实施例的存储器系统的框图。系统100包含可耦合到一或多个存储器110的控制器102。举例来说，多个存储器110可作为存储器堆叠的部分封装在一起。存储器110可沿着各种总线耦合到控制器102，每个总线可包含将存储器110的‘引脚’耦合到控制器102的引脚的一或多个导电线。在一些实施例中，总线可共同耦合到存储器110中的每一者。由于存储器110可大体上彼此类似，因此可相对于单个存储器110描述一些特征和操作，然而这些特征和操作应理解为适用于存储器110中的每一者。
可沿着总线将信息提供为电压。举例来说，在控制器102和存储器110的引脚处接收到的不同电压可表示不同逻辑电平。总线可使用串行和并行传输的混合来输送信息。举例来说，数据总线可包含耦合到十六个引脚的十六个导电元件，每个引脚可输送八个位作为串行突发信息(例如，对于总共128个位)的部分。可在其它实例中使用载送信息的其它格式。
控制器102沿着命令/地址总线CA耦合到存储器110，所述CA将命令和地址两者从控制器102载送到存储器110中的一或多者。控制器102还沿着数据总线DQ耦合到存储器110，所述DQ在控制器102与存储器110之间载送数据信息。举例来说，控制器102可沿着CA总线提供读取命令，以及一或多个地址，例如行地址、列地址和/或存储体地址。所述地址还可指定存储器110中待激活的一或多者。响应于读取命令，存储器可检索由所述地址指定的存储器单元中存储的信息且沿着DQ总线将读取的所述信息提供回到控制器102。
作为实例写入操作的部分，控制器102可沿着CA总线提供写入命令以及地址(其可指定存储器110中的一或多者)。控制器102还可沿着DQ总线提供写入数据。存储器可将来自DQ总线的写入数据存储到所述地址指定的一或多个存储器单元中。在一些实例操作中，可一次从多个存储器110读取数据(或将数据写入到多个存储器)。在一些实例操作中，可从存储器110中的选定存储器读取数据(或将数据写入到选定存储器)。
存储器110中的每一者可包含管理存储器中的刷新操作的刷新控制电路112。在一些实施例中，可存在用于存储器的每个存储体的刷新控制电路112。在其它实施例中，用于存储器110的不同部分的刷新控制电路112的其它组织是可能的。在正常操作期间，可使存储器进入刷新模式(例如，基于存储器110内部的逻辑、来自控制器102的信号，以及其组合)。在刷新模式期间，刷新控制电路112可在信息可能衰减之前刷新存储器的字线以恢复信息。举例来说，作为自动刷新操作的部分，刷新控制电路112可基于地址序列产生刷新地址。随着时间推移，自动刷新操作可以高得足以阻止信息损失的速率循环通过存储器的所有字线。
作为目标刷新操作的部分，刷新控制电路112还可把特定字线作为目标以用于刷新。举例来说，刷新控制电路112可标识存储器的侵害者行，使得可刷新与所标识侵害者相关联的受害者行以作为目标刷新操作的部分。应理解，刷新控制电路112可使用一些准则来标识侵害者，且所标识侵害者并非必须实际造成了增大的数据衰减速率，或所标识受害者行并非必须实际经历了增大的数据衰减速率。
刷新控制电路112可包含可基于各种准则而检测侵害者行的侵害者检测器电路114。举例来说，侵害者检测器114可对沿着CA总线提供的各种行地址的存取进行计数。如果给定地址被存取某一次数(例如，其存取计数越过阈值)，则所述地址可被标识为侵害者。侵害者检测器114可包含各种监测电路(例如，计数器、寄存器等)以及刷新队列，所述刷新队列存储所标识侵害者，直到其相应受害者可被刷新为止。
在对一或多个存储器110的攻击期间，需要刷新的字线的累积速度可能比存储器作为正常刷新操作的部分对所述字线进行刷新的速度快。为了防止过多侵害者的受害者未被刷新，刷新控制电路110可包含检测一或多个类型的攻击模式的攻击检测器116。实例攻击模式可包含锤击不同行，使得存在过多侵害者行而刷新队列无法存储。此类攻击模式可被称为队列溢出攻击(queue overflow attack)。实例攻击可包含存取许多行，使得以恰好低于所述行将被判定为侵害者的阈值的次数(或速率)存取每个行，且接着再次快速存取所述行以使得大量行被突然判定为侵害者。此类攻击模式可被称为瀑布攻击(waterfallattack)。攻击检测器116可使用各种准则来标识一或多个攻击模式。图3中更详细地描述实例攻击检测器。
当攻击检测器116指示一或多个攻击在进行中时，所述攻击检测器可用信号通知刷新控制电路112的警示逻辑118。警示逻辑118可用信号向控制器102通知存储器110(或存储器的部分)遭受攻击，且提供暂停数据，所述暂停数据指示控制器102应暂停对存储器110(或存储器的部分)进行存取操作的时长。刷新控制电路112可包含可产生暂停数据的暂停计算器电路119。暂停数据可指示存储器110想要存取操作暂停多久。暂停数据中指定的时间长度可部分地取决于攻击检测器116检测到何种类型的攻击。举例来说，相比于暂停数据对刷新队列溢出攻击的响应，暂停数据可响应于检测到的瀑布攻击而指定更长时间。暂停计算器电路119可从攻击检测器116接收指示正发生哪种类型的攻击的信号，且可相应地产生暂停数据。在一些实施例中，暂停计算器电路119还可在确定暂停数据中要指定的时间长度时考虑额外因素(例如，在给定时间跨度内已发生多少攻击)。
可沿着可由多个存储器共享的警示总线提供警示信号。举例来说，存储器110可由警示总线共同耦合到控制器102。在一些实施例中，警示总线可以是共同耦合到存储器110中的每一者的单个警示引脚。因此，警示信号可以是活动或非活动的单个二进制信号。检测到攻击的存储器110可沿着警示总线以活动电平提供警示信号，且可提供标识信息以使控制器102知晓哪个存储器遭受攻击。举例来说，存储器110可使用数据总线反转(data businversion，DBI)来标识哪个存储器遭受攻击。每个存储器可具有与所述存储器相关联的DBI引脚。如果存储器沿其相关联DBI引脚提供活动信号，则控制器可使用哪个DBI引脚载送活动信号来确定哪个存储器在请求操作暂停。
控制器102可包含暂停逻辑104，所述暂停逻辑可用于响应于检测到的攻击而暂停对一或多个存储器(和/或存储器部分)的操作。举例来说，暂停逻辑104可接收指示存储器中的一者正经受攻击的警示信号(和标识信息)。在一些实施例中，警示信号可能提供有限信息(例如，在所述警示信号是单个位的实施例中，其将不指示何种问题引起了警示)。控制器102可例如通过执行读取操作以从存储器110检索关于警示起因的信息而向存储器110查询更多信息。暂停逻辑104还可使控制器102查询存储器110以便检索暂停数据。举例来说，控制器102可沿着DQ总线执行读取操作以检索暂停数据。在一些实施例中，控制器102查询可进行组合，且作为询问是否发生攻击的部分，控制器102可读取暂停数据。
暂停逻辑104可使用暂停数据来确定对存储器(存储器的部分)的操作暂停多久。举例来说，暂停数据可指定时间长度(例如，以时钟循环计)。暂停逻辑104可向控制器104提供内部信号，所述内部信号指示所述控制器至少在所述时间长度里不向指定存储器发送存取命令。控制器102还可具有可保存对正暂停的存储器的操作的状态的内部逻辑。举例来说，控制器102可将发送到暂停存储器的最新命令以及在暂停期间本应发送的任何额外命令保存在队列中，以在暂停过去之后提供。
在一些实施例中，存储器110可在暂停期间不采取动作。在一些实施例中，暂停的存储器110可进入自刷新模式以通过执行刷新操作‘修复(heal)’攻击。举例来说，在刷新队列溢出攻击的情况下，可刷新存储在刷新队列中的侵害者的所有受害者以清空所述队列。在瀑布攻击的情况下，存储器可刷新接近被检测为侵害者的所有字线的受害者。在一些实施例中，存储器可执行其它刷新模式，例如刷新所有字线。在暂停数据中指定的时间长度可部分地基于存储器预测要多久来执行这些刷新操作。
图2是根据本公开的实施例的设备的框图。所述设备可以是半导体装置200，且将如此提及。装置200可包含在图1的存储器120中。在一些实施例中，半导体装置200可包含但不限于DRAM装置。
半导体装置200包含存储器阵列228。存储器阵列228展示为包含多个存储器存储体。在图2的实施例中，存储器阵列228展示为包含八个存储器存储体BANK0(存储体0)到BANK7(存储体7)。每个存储器存储体包含多个字线WL、多个位线BL和/BL，以及布置在多个字线WL与多个位线BL和/BL的相交处的多个存储器单元MC。字线WL的选择由行解码器224执行，且位线BL和/BL的选择由列解码器226执行。在图2的实施例中，行解码器224包含用于每个存储器存储体的相应行解码器，且列解码器226包含用于每个存储器存储体的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传输门(TG)和互补主数据线(MIOT/B)传输到读取/写入放大器230。相反地，从读取/写入放大器230输出的写入数据经由互补主数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，且写入耦合到位线BL或/BL的存储器单元MC中。
半导体装置200可使用多个外部端子，所述外部端子包含耦合到命令和地址总线(例如，图1的110)以接收命令和地址的命令和地址(CA)端子，以及用以接收时钟信号CK_t和CK_c和数据时钟信号WCK_t和WCK_c并提供存取数据时钟信号RDQS_t和RDQS_c的时钟端子、数据端子DQ和DM、用以发送/接收警示信号的警示端子ALERT(警示)以及用以接收电源电势VDD、VSS、VDDQ和VSSQ的电源端子。装置200的各种端子可大体上称作‘引脚’且可耦合到将信号载送到引脚的导电元件。举例来说，可存在许多CA引脚，每个CA引脚可接收信号作为电压。每个CA引脚可接收呈串联格式的信号，其中电压电平随着时间推移而变化以指示不同逻辑电平。
时钟端子供应有提供到输入缓冲器218的外部时钟信号CK_t和CK_c。所述外部时钟信号可互补。输入缓冲器218基于CK_t和CK_c时钟信号来产生内部时钟ICLK。将ICLK时钟提供到命令解码器216且提供到内部时钟发生器220。内部时钟发生器220基于ICLK时钟来提供各种内部时钟信号LCLK。LCLK时钟信号可用于各种内部电路的定时操作。在一些实施例中，还可提供数据时钟(未展示)以控制对写入到装置200/从所述装置读取的数据的操作。
CA端子可供应有存储器地址。通过命令/地址输入电路212将供应给CA端子的存储器地址传输到地址解码器214。地址解码器214接收地址，且将经解码行地址XADD供应到行解码器224以及将经解码列地址YADD供应到列解码器226。CA端子可供应有命令。命令的实例包含用于控制各种操作的定时的定时命令、用于存取存储器的存取命令(例如用于执行读取操作的读取命令和用于执行写入操作的写入命令)、用于执行模式寄存器写入和读取操作的模式寄存器写入和读取命令，以及其它命令和操作。
所述命令可作为内部命令信号通过命令/地址输入电路212提供到命令解码器216。命令解码器216包含用以解码内部命令信号以产生用于执行操作的各种内部信号和命令的电路。举例来说，命令解码器216可提供行命令信号ACT以选择字线和列命令信号R/W以选择位线。
当接收到读取命令且与所述读取命令一起适时供应行地址和列地址时，从存储器阵列228中对应于所述行地址和列地址的存储器单元读取所读取数据。由命令解码器216接收读取命令，所述命令解码器提供内部命令以使得将来自存储器阵列228的所读取数据提供到读取/写入放大器230。所读取数据通过输入/输出电路232从数据端子DQ输出到外部。
当接收到写入命令且与所述写入命令一起适时供应行地址和列地址时，将供应到数据端子DQ的写入数据写入到存储器阵列228中对应于所述行地址和列地址的存储器单元。可将数据掩码提供到数据端子DM以在写入到存储器时掩蔽数据的部分。写入命令由命令解码器216接收，所述命令解码器提供内部命令以使得写入数据由输入/输出电路232中的数据接收器接收。写入数据经由输入/输出电路232供应到读取/写入放大器230，且由读取/写入放大器230供应到存储器阵列228以写入到存储器单元MC中。
刷新控制电路222可接收刷新信号AREF。可通过外部信号(例如外部刷新信号)或使存储器装置200进入替换模式的命令来使存储器进入自刷新模式。一旦处于自刷新模式，存储器200就可产生刷新信号AREF的激活(例如，脉冲)。响应于刷新信号AREF的每次激活，存储器可刷新一或多个字线。举例来说，响应于AREF的激活，刷新控制电路222可提供数个‘泵(pump)’，其中每个泵可与一或多个刷新地址相关联。可将刷新地址提供到行解码器224，所述行解码器可刷新字线。信号AREF可继续周期性地产生，直到存储器退出自刷新模式(例如，响应于替换模式退出命令)为止。刷新控制电路222可使用内部逻辑以产生刷新地址。举例来说，刷新控制电路222可具有序列发生器，其提供来自刷新地址序列的刷新地址。
在一些实施例中，刷新控制电路222可另外标识处于较快存储器衰减速率风险的存储器单元，且对所述存储器单元进行不按序列的刷新。举例来说，对给定行的重复存取(‘行锤击’)可导致附近行经历较快信息衰减。刷新控制电路222可标识这些受害者行(例如，基于存取模式)且对其刷新以作为目标刷新的部分。在一些实施例中，刷新控制电路222可混合按序列刷新行和按目标刷新来刷新行。
刷新控制电路222还可监测命令和存取的状态以确定是否发生攻击。举例来说，刷新控制电路222可监测已遭锤击的行或接近被锤击的行的数目(或速率)以确定是否发生一或多个类型的攻击。如果刷新控制电路222确定发生攻击，则其可提供处于活动电平的暂停数据PAUSE(暂停)和警示信号ALERT(警示)。暂停数据PAUSE可提供到IO电路232，且随后可沿着数据端子DQ提供。警示信号可提供到ALERT引脚。
暂停数据可以是表示存储器想要离线的时间长度的数字。举例来说，暂停数据可以是指定时钟循环数目的二进制数。响应于提供警示信号ALERT和暂停数据PAUSE，存储器可进入自刷新模式。在一些实施例中，控制器可提供使存储器200进入自刷新模式的信号。在一些实施例中，存储器200可自己进入自刷新模式。在自刷新模式期间，刷新控制电路222可基于检测到的攻击类型而执行刷新操作。
在一些实施例中，可基于逐存储体而重复刷新控制电路，且因此刷新控制电路222可基于逐存储体而确定是否发生攻击。因此，响应于检测到攻击，遭受攻击的存储体可使其存取操作暂停且可进入自刷新模式，而其它存储体可继续正常接收存取操作。在其它实例中可使用存储器攻击监测和刷新的其它细分(例如，逐部分、逐片块)。在其中仅存储器200的一部分暂停其存取操作的实施例中，存储器可提供指示存储器的哪个(哪些)部分遭受攻击的标识信息(例如，连同暂停数据一起)。
电源端子供应有电源电势VDD和VSS。将电源电势VDD和VSS供应到内部电压发生器电路234。内部电压发生器电路234基于供应到电源端子的电源电势VDD和VSS来产生各种内部电势VPP、VOD、VARY、VTARGET、VPERI等。
电源端子还供应有电源电势VDDQ和VSSQ。将电源电势VDDQ和VSSQ供应到输入/输出电路232。在本公开的实施例中，供应到电源端子的电源电势VDDQ和VSSQ可以是与供应到电源端子的电源电势VDD和VSS相同的电势。在本公开的另一实施例中，供应到电源端子的电源电势VDDQ和VSSQ可以是与供应到电源端子的电源电势VDD和VSS不同的电势。供应到电源端子的电源电势VDDQ和VSSQ用于输入/输出电路232，使得由输入/输出电路232产生的电源噪声不会传播到其它电路块。
图3是根据本公开的一些实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路300可包含在图1的刷新控制电路112中和/或图2的刷新控制电路222中。刷新控制电路300可基于刷新信号AREF来提供要刷新的刷新地址RXADD和定时。刷新控制电路300可确定刷新地址RXADD是作为自动刷新操作的部分的自动刷新地址还是基于所标识侵害者行的目标刷新地址。刷新地址RXADD可提供到行解码器(例如，图2的224)，所述行解码器可刷新与刷新地址RXADD相关联的存储器阵列的一或多个字线。在一些实施例中，还可提供各种其它信号(未展示)以向行解码器指示刷新操作的细节。
刷新控制电路300包含可管理各种刷新操作的定时的刷新状态控制件302。刷新状态控制件302可响应于每当接收到信号AREF的激活(例如，脉冲)就执行数个刷新操作。举例来说，刷新状态控制件302可产生数个刷新‘泵’，其中的每一者与刷新操作相关联。因此，举例来说，AREF的激活可产生四个刷新泵和四个刷新操作。在其它实例中，每AREF激活可使用其它数目的泵。在一些实施例中，每AREF激活的泵数目可变。
每个泵可与其中作为刷新序列的部分而刷新字线的自动刷新操作相关联，或与其中刷新所标识侵害者行的受害者的目标刷新操作相关联。刷新状态控制件302可基于各种准则而在这两个操作之间分配泵。举例来说，如果每AREF激活提供四个泵，则两个泵可用于自动刷新操作且两个泵可用于目标刷新操作。可在其它实例中使用其它模式，且一些模式可跨AREF的多次激活。刷新状态控制件可向刷新地址发生器304提供泵信号NREF(以指示自动刷新)和RHR(以指示目标刷新)。在一些实施例中，可存在对于所有泵都处于活动状态的通用泵信号，且RHR信号的状态可确定泵是用于自动刷新还是目标刷新信号。
刷新地址发生器304可提供刷新地址RXADD。如果信号NREF是活动的，则刷新地址发生器304可基于内部自动刷新地址发生器提供自动刷新地址。如果信号RHR是活动的，则刷新地址发生器304可基于存储在侵害者刷新队列320中的侵害者地址产生刷新地址RXADD。可基于地址序列产生自动刷新地址。举例来说，可提供第一自刷新地址，且接着可从序列中的下一条目提供第二自刷新地址。在一些实施例中，所述序列可基于刷新地址的数值。举例来说，可使刷新地址递增以产生序列中的下一地址。在一些实施例中，刷新地址可与存储器阵列的多个字线相关联，所述多个字线可同时进行刷新。举例来说，可截短行地址，且共同享有经截短行地址的所有列可一起进行刷新(例如，存储器的每个不同区段中的行)。在其它实例实施例中，可使用产生自动刷新地址的其它方法。
目标刷新地址可基于存储在侵害者刷新队列320中的行地址。侵害者刷新队列320可包含一组地址寄存器322，其中的每一者存储由侵害者检测器电路310标识为侵害者的行地址。当针对(例如，通过活动的信号RHR)调用目标刷新操作时，刷新地址发生器304可从地址寄存器322中的一者检索地址RHR_XADD。侵害者刷新队列320可包含逻辑，所述逻辑确定检索地址以刷新的次序。
刷新地址发生器304可基于检索的侵害者地址产生一或多个刷新地址RXADD。在一些实施例中，所述刷新地址可包含邻近侵害者字线的字线(例如，R+/-1)。在一些实施例中，所述刷新地址可包含离侵害者地址更远的字线(例如，R+/-2)。在一些实施例中，刷新地址发生器304可以比刷新较近受害者慢的速率刷新较远的受害者。
侵害者检测器电路310可沿着行地址总线接收行地址XADD。基于随着时间推移接收到的行地址，侵害者检测器310可确定给定地址是否是侵害者。实例侵害者检测器310展示为包含数个计数值312。计数值312可各自表示对一或多个行地址的存取。举例来说，给定计数值312可表示已沿着行地址总线提供给定行地址的次数。侵害者检测器310可将计数与阈值比较以确定地址是否是侵害者地址。举例来说，如果计数值大于阈值，则与所述计数值相关联的行地址可判定为侵害者且可存储在侵害者刷新队列320中以使得可对其受害者进行刷新。当检测到侵害者时，侵害者检测器310可提供处于活动电平的侵害者信号AGGR，其可使侵害者刷新队列320将行地址XADD的值锁存到行地址总线之外且锁存到地址寄存器322中的一者中。
在一些实施例中，刷新控制电路300可对行地址的值进行取样，而非对跨行地址总线的每个行地址作出响应。刷新控制电路300可包含取样电路，所述取样电路可通过常规定时、随机定时、基于一或多个其它信号的定时、半随机定时、伪随机定时或其组合来激活取样信号。当取样信号活动时，侵害者检测器310可对行地址作出响应。
刷新控制电路300可包含攻击检测器电路306，其可监测刷新控制电路300的状态以确定何时发生攻击当攻击检测器306确定攻击正在进行时，其可提供处于活动电平的攻击信号ATK。攻击信号还可在其中攻击检测器306检测到多于一种类型的攻击的情况下指示正发生哪种类型的攻击。在一些实施例中，可存在多个攻击信号，其中的每一者可以是活动的，以指示发生不同类型的攻击。图4中更详细地描述实例攻击检测器。
实例攻击可包含瀑布攻击，其中计数值312保持接近但刚好低于将使与所述计数值相关联的地址被标识为侵害者的锤击阈值。一旦大量计数值312刚好低于锤击阈值，就可提供进一步的存取以将计数值312推到高于锤击阈值，所述计数值可以是刷新控制300可能无法以及时的方式处理的侵害者地址的压倒性数目。攻击检测器可监测计数值312，且基于计数值312而用信号通知发生了瀑布攻击。举例来说，攻击检测器可基于高于第一阈值的计数值312的数目而跟踪容量计数，所述第一阈值小于锤击阈值。当容量计数上升到高于第二阈值时，攻击检测器306可用信号通知发生瀑布型攻击。
实例攻击可包含刷新队列溢出攻击。在此类攻击中，行可被快速锤击，使得侵害者刷新队列320的填充速度快于其可清空的速度。举例来说，如果地址寄存器322存储最大数目M个不同侵害者地址，且侵害者检测器310提供信号AGGR，则由于现存在M+1个所标识侵害者而可能丢失地址。攻击检测器306可监测地址寄存器322的状态，且可基于地址寄存器322的状态而指示发生溢出攻击。举例来说，当地址寄存器322存储最大数目的地址时，侵害者刷新队列320可提供处于活动电平的队列已满信号FULL(满)。响应于在信号FULL活动时另一检测到的侵害者(例如，信号AGGR活动)，攻击检测器306可指示发生刷新队列溢出攻击。
刷新控制电路300可包含警示逻辑电路308，其响应于攻击信号ATK指示发生攻击而激活警示信号ALERT且产生暂停数据PAUSE。警示逻辑电路308可包含暂停计算电路309(例如，图1的暂停计算电路119)，其可产生暂停数据PAUSE。可将警示信号ALERT提供到存储器的ALERT总线。暂停数据PAUSE可以是指示对存储器的操作应暂停的时间长度的信息。举例来说，暂停数据PAUSE可以是指定时钟循环数目的二进制数。暂停计算电路309可以是警示逻辑308的部件，或可以是接收攻击信号ATK且直接提供暂停数据PAUSE的单独部件。
暂停计算电路309可响应于攻击检测器306指示哪种类型的攻击而产生暂停数据PAUSE的不同值。举例来说，第一类型的攻击(例如瀑布攻击)可产生暂停数据PAUSE的第一值，而第二类型的攻击(例如刷新队列溢出攻击)可产生暂停数据PAUSE的第二值。在一些实施例中，针对瀑布攻击的PAUSE的值可比针对溢出攻击的PAUSE的值长。在一些实施例中，暂停计算电路309还可对攻击信号(或特定类型的攻击信号)提供的次数作出响应。举例来说，如果指示溢出攻击的信号被提供了阈值次数，则暂停计算电路309可提供长于在指示较少溢出攻击时所用的持续时间的暂停数据PAUSE。在一些实施例中，如果在高于阈值次数检测到溢出攻击，则暂停计算电路309可将暂停数据PAUSE设置成就如已检测到瀑布攻击那样相同的持续时间。暂停数据PAUSE可存储在存储器中以供控制器检索。在一些实施例中，各种其它信号(例如，ATK)可提供到存储器的部件以指示即将进行操作暂停。
在一些实施例中，刷新状态控制件302还可对检测到的攻击作出响应(例如，可对信号ATK、ALERT、PAUSE或其组合)作出响应以使存储器进入刷新模式，同时暂停来自控制器的操作。举例来说，响应于攻击检测器306指示刷新队列溢出攻击，刷新状态控制电路302可进入刷新模式，其中执行目标刷新操作，直到地址寄存器322中的所有地址使其受害者得到刷新为止。触发溢出的‘额外’地址也可使其受害者得以刷新，因为沿行地址总线可能仍存在所述地址。响应于攻击检测器306指示发生瀑布型攻击，刷新状态控制件302可进入其中与计数器312相关联的地址中的一或多者被刷新的模式。刷新状态控制件302可例如刷新与高于第二阈值(例如，接近锤击阈值)的任何计数器312相关联的每个地址。在一些实施例中，响应于攻击，刷新状态控制件302可进入其中刷新所有字线的模式。在一些实施例中，刷新状态控制件302可进入其中更多字线被刷新而非被标识为侵害者或接近被标识为侵害者的模式。在一些实施例中，刷新操作可花费由暂停数据PAUSE指示的全部或部分时间。
图4是根据本公开的一些实施例的攻击检测器电路的框图。在一些实施例中，攻击检测器400可包含在图3的攻击检测器电路306中。图4中还展示实例侵害者检测器410，其在一些实施例中可包含在图3的侵害者检测器310中。
攻击检测器400包含第一阈值比较器402。第一阈值比较器402针对高于阈值THi的每个计数值412提供处于活动电平的信号INC。阈值THi可低于用于确定计数值是否与一或多个侵害者地址相关联的锤击阈值。举例来说，如果计数值为4001、3988、4996和2043，则锤击阈值可为5000，阈值THi的值可为4000，且第一比较器402可提供信号INC的两次激活。这些值仅作为举例，且在其它实例实施例中可使用其它值。
在一些实施例中，第一比较器所用的阈值THi可基于存储计数值412的方式。举例来说，计数值412可存储为N位数。为了简化第一比较器402的操作，第一比较器可在次个最高有效位(例如，第N-1位)首次变为所述计数值的逻辑高的任何时间提供信号INC的激活。
响应于信号INC的激活，容量计数器电路404可改变存储的容量计数值CNT的值。举例来说，攻击计数器电路404可递增容量计数值CNT。响应于表示来自目标刷新队列(例如，320)的地址被提供到刷新地址发生器的信号RHR_XADD的激活，攻击计数器电路404可在不同方向上改变CNT的值。举例来说，攻击计数器电路404可响应于RHR_XADD的激活而减小值CNT。在一些实施例中，响应于信号RHR_XADD，值CNT可基于一或多个阈值(例如，THi、THj和/或锤击阈值)而减小某一量。
在一些实施例中，攻击计数器404可存储多个计数值(例如，CNT0、CNT1等)，所述多个计数值可用于确定总容量计数值CNT的值。举例来说，攻击计数器404可在使用信号INC和RHR_XADD改变第一计数值CNT0与第二值CNT1之间周期性地切换。总计数值CNT随后可为CNT0与CNT1之间的差，且可表示所述计数值在给定时间段(例如，攻击计数器404切换计数值所经过的周期)中的变化。
可将容量计数值CNT提供到可将计数值CNT与第二阈值THj进行比较的第二阈值比较器406。如果计数值CNT大于第二阈值THj，则第二比较器406可提供处于活动电平的攻击信号ATK_waterfall，其指示发生瀑布攻击。当暂停对存储器的操作和/或当将存储器刷新到计数值CNT不再高于阈值THj的点时，信号ATK_waterfall可复位到非活动电平。
攻击检测器400还可监测溢出攻击。举例来说，溢出逻辑电路408可监测来自目标刷新队列(例如，图3的320)和侵害者检测器410的信号FULL和AGGR。当目标刷新队列320的所有地址寄存器全都存储未被刷新的侵害者地址时，信号FULL可为活动的。当标识新侵害者地址时，信号AGGR可为活动的。响应于两个信号均为活动的，溢出逻辑408可提供处于活动电平的信号ATK_overflow，其可指示发生溢出攻击。在一些实施例中，溢出逻辑408可以是AND门。
在一些实施例中，阈值THi、THj和/或锤击阈值中的一或多者可以是存储器的预设值、可编程值或其组合。在一些实施例中，阈值中的一或多者可随着时间推移而变化。举例来说，存储器可包含可周期性地改变一或多个阈值的值的随机数发生器(或某一其它随机性来源)。此随机性可使得在攻击期间更加难以预测存储器的行为。
在一些实施例中，攻击检测器400还可基于检测到攻击的数目和/或速率而触发攻击信号。举例来说，攻击检测器400可对激活ATK_overflow信号的次数进行计数。溢出计数可周期性地进行复位。以此方式，溢出计数可充当检测到溢出攻击的速率的量度。如果溢出计数上升到高于阈值，则攻击检测器可触发攻击信号，所述攻击信号可与一般由ATK_overflow的激活触发的暂停数据相比持续时间更长的暂停数据相关联。在一些实施例中，为了简化信令，上升到高于阈值的溢出计数可引起信号ATK_waterfall的激活。
图5是根据本公开的一些实施例的检测攻击和暂停操作的方法的流程图。在一些实施例中，方法500可由图1到4中的一或多者中描述的系统、设备和/或部件中的一或多者执行。虽然方法500中展示某些步骤和操作，但应了解，其它实例方法可包含不同步骤，可包含以不同次序执行的步骤，可包含重复步骤，或其组合。
方法500可包含框510，其描述将命令和地址发送到存储器。控制器(例如，图1的102)可沿着命令地址CA总线发送命令和地址。所述命令和地址可与对存储器的存取操作相关联。所述命令可指定待执行的操作的类型，且所述地址可指定与所述操作相关联的一或多个存储器单元。举例来说，行地址可指定存储器的行，列地址可指定存储器的列，且存储体地址可指定存储器的存储体。
框510后可通常接着框520，其描述基于地址确定存储器遭受攻击。所述攻击可为故意攻击(例如，由恶意行动者引起)或可为无意攻击(例如，由并非故意打算在存储器中造成问题的操作造成)。存储器可包含攻击检测器电路，其可监测由存储器接收的命令和/或地址以确定是否发生一或多种类型的攻击。
攻击检测器可确定是否发生队列溢出攻击。存储器可标识侵害者地址。举例来说，存储器可计数对各种行地址的存取，且检查以查看任一计数是否上升到高于锤击阈值。存储器可例如将所标识侵害者地址存储在目标刷新队列中。当所存储的所标识侵害者地址的数目上升到高于阈值时，队列可提供处于活动电平的已满信号。在一些实施例中，阈值可表示目标刷新队列的最大容量。当额外地址将存储在队列中(例如，基于标识新侵害者地址)且已满信号处于活动电平时，攻击检测器可确定发生溢出攻击。
攻击检测器可确定是否发生瀑布攻击。存储器可基于所接收地址而改变多个计数值(例如，图3的312)中的选定计数值。攻击检测器可基于高于第一阈值的所述多个计数值的数目来确定容量计数。基于容量计数上升到高于第二阈值，攻击检测器可确定发生瀑布攻击。
框520后可通常接着框530，其描述响应于确定存储器遭受攻击而从存储器提供警示信号和暂停数据。警示信号可指示存储器中发生问题。控制器可执行读取操作以检索暂停数据。在其中多个存储器耦合到同一控制器的一些实施例中，控制器还可确定哪个存储器遭受攻击。可沿着警示总线(例如，警示引脚)提供警示信号。可沿着数据总线提供暂停数据。举例来说，控制器可响应于警示信号而执行读取操作以检索暂停数据。
框530后可通常接着框540，其描述基于暂停数据而暂停发送命令和地址达某一时间长度。暂停数据可指定时间长度(例如，以时钟循环计)。控制器可在暂停数据中指定的时间长度中暂停对存储器的操作。存储器可在设置由暂停数据指定的时间长度时考虑检测到的攻击类型。举例来说，相比于响应于瀑布攻击而产生的暂停数据，响应于溢出攻击而产生的暂停数据可指定较短的持续时间。
当命令和地址暂停时，存储器可进入刷新模式以便刷新存储器的字线。举例来说，存储器可刷新与检测到的攻击类型相关联的足够字线。在一些实施例中，暂停数据指定的时间长度可部分地基于执行刷新将要花费的时间长度。
应了解，本文中所描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述意图仅说明本发明系统，且不应被理解为将所附权利要求书限制于任何特定实施例或实施例群组。因此，虽然已参考示例性实施例详细地描述了本发明系统，但还应了解，在不脱离如所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，且不旨在限制所附权利要求书的范围。

Claims (29)

1.一种系统，其包括：
控制器，其经配置以沿着命令地址总线提供命令和地址；以及
存储器，其经配置以监测所述地址且基于所述受监测地址而沿着警示总线提供警示信号且沿着数据总线提供暂停数据，
其中响应于所述警示信号和所述暂停数据，所述控制器经配置以在由所述暂停数据指定的时间长度内停止向所述存储器提供所述命令和所述地址。
2.根据权利要求1所述的系统，其中所述存储器包括刷新控制电路，所述刷新控制电路经配置以存储各自与所提供的所述地址中的一或多者相关联的多个计数值，且经配置以基于与所提供的所述地址中的选定地址相关联的所述计数值高于锤击阈值而将所提供的所述地址中的所述选定地址存储在目标刷新队列中。
3.根据权利要求2所述的系统，其中所述刷新控制电路进一步经配置以基于高于不同于所述锤击阈值的第一阈值的所述多个计数值的数目而存储第二计数值，且其中所述存储器经配置以响应于所述第二计数值上升到高于第二阈值而提供所述警示信号和所述暂停数据。
4.根据权利要求2所述的系统，其中所述存储器经配置以响应于所述目标刷新队列已满且所提供的所述地址中的额外地址需要存储在所述目标刷新队列中而提供所述警示信号和所述暂停数据。
5.根据权利要求1所述的系统，其中响应于接收到所述警示信号，所述控制器对所述存储器执行读取操作以检索所述暂停数据。
6.根据权利要求1所述的系统，其中所述存储器经配置以在提供所述警示信号和所述暂停数据之后进入自刷新模式。
7.根据权利要求1所述的系统，其中所述存储器包括多个存储体，且其中所述警示信号和所述暂停数据与所述多个存储体中的选定存储体相关联，且其中响应于所述警示信号和所述暂停数据，所述控制器经配置以停止将所述命令、所述地址发送到所述多个存储体中的所述选定存储体，同时仍将所述命令和所述地址发送到所述多个存储体中的其它存储体。
8.一种设备，其包括：
刷新队列，其经配置以存储多个地址，其中所述刷新队列经配置以在所述多个地址的数目高于阈值时提供处于活动电平的已满信号；
攻击检测器，其经配置以响应于在所述已满信号处于所述活动电平时接收到待存储的下一地址而提供攻击信号；以及
警示逻辑，其经配置以响应于所述攻击信号处于活动电平而向警示端子提供处于所述活动电平的警示信号且向数据端子提供暂停数据。
9.根据权利要求8所述的设备，其进一步包括侵害者检测器电路，所述侵害者检测器电路包括各自与一或多个地址相关联的多个计数值，其中所述攻击检测器经配置以对高于第一阈值的所述多个计数值的数目进行计数，且其中当所述数目高于第二阈值时，所述攻击检测器经配置以提供处于所述活动电平的所述攻击信号。
10.根据权利要求9所述的设备，其中所述警示逻辑经配置以响应于所述攻击信号基于在所述已满信号处于所述活动电平时接收到所述下一地址而处于所述活动电平来产生所述暂停数据的第一值，且经配置以响应于所述攻击信号基于所述数目高于所述第二阈值而处于所述活动电平来产生所述暂停数据的第二值。
11.根据权利要求8所述的设备，其进一步包括刷新状态控制电路，所述刷新状态控制电路经配置以响应于基于处于所述活动电平的所述警示信号和所述暂停数据的操作暂停而刷新与所述刷新队列中的所述多个地址和所述下一地址相关联的受害者字线。
12.根据权利要求8所述的设备，其中所述暂停数据表示所述存储器想要来自控制器的操作暂停的时间量。
13.根据权利要求8所述的设备，其进一步包括暂停计算电路，所述暂停计算电路经配置以响应于所述攻击信号而产生所述暂停数据。
14.根据权利要求13所述的设备，其中所述暂停计算电路经配置以响应于所述攻击信号的类型、已提供所述攻击信号的次数或其组合来设置所述暂停数据的值。
15.一种设备，其包括：
侵害者检测器电路，其经配置以存储多个计数值，每个计数值与对一或多个行地址的存取相关联；
攻击检测器电路，其经配置以基于高于阈值的所述多个计数值的数目而存储容量计数；
比较器电路，其经配置以基于所述容量计数的值而提供处于活动电平的攻击信号；
警示逻辑电路，其经配置以响应于所述攻击信号处于所述活动电平而向数据端子提供暂停数据且向警示端子提供警示信号。
16.根据权利要求15所述的设备，其进一步包括经配置以存储多个侵害者地址的刷新队列，其中所述刷新队列经配置以响应于所述多个侵害者地址的数目超过阈值而提供处于活动电平的已满信号，且其中所述攻击检测器电路进一步经配置以响应于在所述已满信号处于所述活动电平时接收到待存储的下一地址而提供处于活动电平的第二攻击信号。
17.根据权利要求16所述的设备，其中所述警示逻辑经配置以响应于所述攻击信号是活动的而产生所述暂停数据的第一值，且响应于所述第二攻击信号是活动的而产生所述暂停数据的第二值。
18.根据权利要求16所述的设备，其中所述容量计数响应于所述多个计数值中的一者上升到高于所述阈值而在第一方向上改变，且响应于所述多个侵害者地址中的一者被提供用于刷新而在第二方向上改变。
19.根据权利要求15所述的设备，其中所述比较器电路经配置以响应于所述容量计数高于第二阈值而提供处于所述活动电平的所述攻击信号。
20.根据权利要求15所述的设备，其进一步包括刷新状态控制电路，所述刷新状态控制电路经配置以响应于基于处于所述活动电平的所述警示信号和所述暂停数据的操作暂停而刷新与存储的所述多个计数值中超过所述阈值的一者相关联的任何字线的所述受害者。
21.根据权利要求15所述的设备，其中所述攻击检测器包括第一计数值和第二计数值，其中的每一者基于不同时间段中所述多个计数值中的哪一者高于所述阈值而改变，且其中所述容量计数基于所述第一计数值与所述第二计数值之间的差。
22.根据权利要求15所述的设备，其进一步包括暂停计算电路，所述暂停计算电路经配置以响应于所述攻击信号处于所述活动电平而产生所述暂停数据。
23.一种方法，其包括：
将命令和地址发送到存储器；
基于所述地址而确定所述存储器遭受攻击；
响应于所述存储器遭受攻击的所述确定而从所述存储器提供警示信号和暂停数据；
基于所述暂停数据而在某一时间长度内暂停发送所述命令和地址。
24.根据权利要求23所述的方法，其进一步包括：
标识侵害者地址
存储所述侵害者地址；
当所存储地址的数目高于阈值时，提供处于活动电平的已满信号；以及
基于在所述已满信号处于所述活动电平时标识出侵害者地址而确定所述存储器遭受攻击。
25.根据权利要求23所述的方法，其进一步包括：
基于所述地址而改变多个计数中的选定计数；
基于高于第一阈值的所述多个计数的数目来确定容量计数；以及
基于所述容量计数上升到高于第二阈值，确定所述存储器遭受攻击。
26.根据权利要求23所述的方法，其进一步包括：
确定攻击的类型；以及
基于所述攻击的所述类型而设置由所述暂停数据指定的时间长度。
27.根据权利要求23所述的方法，其进一步包括使所述存储器进入刷新模式，同时暂停所述命令和地址。
28.根据权利要求23所述的方法，其进一步包括响应于所述警示信号处于所述活动电平，沿着数据总线读取所述暂停数据。
29.根据权利要求23所述的方法，其进一步包括暂停向所述存储器的选定存储体发送所述命令和地址，同时向所述存储器的其它存储体继续发送所述命令和所述地址。
CN202110630446.2A 2020-08-14 2021-06-07 用于存储器指导的存取暂停的设备、系统和方法 Pending CN114078555A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/994,338 US11309010B2 (en) 2020-08-14 2020-08-14 Apparatuses, systems, and methods for memory directed access pause
US16/994,338 2020-08-14

Publications (1)

Publication Number Publication Date
CN114078555A true CN114078555A (zh) 2022-02-22

Family

ID=80222993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110630446.2A Pending CN114078555A (zh) 2020-08-14 2021-06-07 用于存储器指导的存取暂停的设备、系统和方法

Country Status (2)

Country Link
US (1) US11309010B2 (zh)
CN (1) CN114078555A (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11809743B2 (en) * 2020-09-21 2023-11-07 Advanced Micro Devices, Inc. Refresh management list for DRAM
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
KR20220120771A (ko) * 2021-02-23 2022-08-31 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US20230205872A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Method and apparatus to address row hammer attacks at a host processor
US12038855B2 (en) * 2022-02-09 2024-07-16 Qualcomm Incorporated Memory system with adaptive refresh

Family Cites Families (385)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69127518T2 (de) 1990-06-19 1998-04-02 Dell Usa Lp Digitalrechner, der eine Anlage für das aufeinanderfolgende Auffrischen einer erweiterbaren dynamischen RAM-Speicherschaltung hat
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
KR0172404B1 (ko) 1995-12-21 1999-03-30 김광호 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5956288A (en) 1997-12-22 1999-09-21 Emc Corporation Modular memory system with shared memory access
JPH11203862A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6356485B1 (en) * 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP4106811B2 (ja) * 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
DE19955601C2 (de) 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
JP2002074988A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6306721B1 (en) 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
JP4416372B2 (ja) 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP4236901B2 (ja) 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4354917B2 (ja) 2003-02-27 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4139734B2 (ja) 2003-05-16 2008-08-27 セイコーエプソン株式会社 擬似スタティックメモリ装置および電子機器
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
CN1771565B (zh) 2003-08-18 2010-05-05 富士通微电子株式会社 半导体存储器以及半导体存储器的操作方法
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US20050108460A1 (en) 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US20050213408A1 (en) 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
JP4753873B2 (ja) 2004-06-23 2011-08-24 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7164615B2 (en) 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100608370B1 (ko) 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7170808B2 (en) 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
KR100670665B1 (ko) 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR101183684B1 (ko) 2005-07-13 2012-10-18 삼성전자주식회사 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
JP2007035151A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080306723A1 (en) 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
WO2009008078A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7813210B2 (en) 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
KR100899392B1 (ko) 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
JP5228472B2 (ja) 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
TW201011777A (en) 2008-09-09 2010-03-16 Amic Technology Corp Refresh method for a non-volatile memory
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101481578B1 (ko) 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
KR101020284B1 (ko) 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2010170608A (ja) 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
WO2011115648A1 (en) 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
WO2012082656A2 (en) 2010-12-13 2012-06-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
JP5695895B2 (ja) 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
JP2012252742A (ja) 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP5742508B2 (ja) 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130032703A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
WO2013101006A1 (en) 2011-12-28 2013-07-04 Intel Corporation Generic address scrambler for memory circuit test engine
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
DE112012006171B4 (de) 2012-03-30 2020-06-18 Intel Corporation On-Chip-Redundanzreparatur für Speichergeräte
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
DE102012210627B4 (de) 2012-06-22 2016-12-15 Eberspächer Exhaust Technology GmbH & Co. KG Thermoelektrisches Modul, Wärmetauscher, Abgasanlage und Brennkraftmaschine
US8811110B2 (en) 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
KR101977665B1 (ko) 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8717841B2 (en) 2012-07-20 2014-05-06 Etron Technology, Inc. Method of controlling a refresh operation of PSRAM and related device
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US8949698B2 (en) 2012-09-27 2015-02-03 Intel Corporation Method, apparatus and system for handling data faults
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
CN104488031B (zh) 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9076499B2 (en) * 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102107470B1 (ko) 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9412432B2 (en) 2013-03-15 2016-08-09 Ps4 Luxco S.A.R.L. Semiconductor storage device and system provided with same
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
CN105339917A (zh) 2013-05-30 2016-02-17 惠普发展公司，有限责任合伙企业 访问存储器中数据的分离的存储器控制器
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9690505B2 (en) 2013-09-27 2017-06-27 Hewlett Packard Enterprise Development Lp Refresh row address
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
KR102157769B1 (ko) 2013-10-28 2020-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US20150127389A1 (en) 2013-11-07 2015-05-07 Wagesecure, Llc System, method, and program product for calculating premiums for employer-based supplemental unemployment insurance
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US10020045B2 (en) 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
WO2015183245A1 (en) 2014-05-27 2015-12-03 Hewlett-Packard Development Company, L.P. Validation of a repair to a selected row of data
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
KR20160000626A (ko) 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
WO2016004388A1 (en) 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
US9905199B2 (en) 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN107077883B (zh) 2014-11-25 2021-04-27 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US20160155491A1 (en) 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20160093988A (ko) 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
EP3160176B1 (en) 2015-10-19 2019-12-11 Vodafone GmbH Using a service of a mobile packet core network without having a sim card
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR20170057704A (ko) 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20170060205A (ko) 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9865328B1 (en) 2015-12-04 2018-01-09 Integrated Device Technology, Inc. Nullifying incorrect sampled data contribution in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102441031B1 (ko) 2016-04-01 2022-09-07 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102433093B1 (ko) 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
WO2018001671A1 (en) 2016-06-28 2018-01-04 Huntsman Advanced Materials Licensing (Switzerland) Gmbh Electrical insulation system based on epoxy resins for generators and motors
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180028783A (ko) 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180042488A (ko) 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
KR20180049314A (ko) 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
CN109791786B (zh) 2016-10-31 2023-01-17 英特尔公司 针对存储设备识别和功率管理控制应用片选
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180137005A1 (en) 2016-11-15 2018-05-17 Intel Corporation Increased redundancy in multi-device memory package to improve reliability
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
US10600470B2 (en) 2016-12-06 2020-03-24 Samsung Electronics Co., Ltd. Memory device and memory system performing a hammer refresh operation and associated operations
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180092513A (ko) 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 반도체장치
US10347333B2 (en) 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
KR102650497B1 (ko) 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US10020046B1 (en) 2017-03-03 2018-07-10 Micron Technology, Inc. Stack refresh control for memory device
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10198369B2 (en) 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
US10545692B2 (en) 2017-04-04 2020-01-28 Sandisk Technologies Llc Memory maintenance operations during refresh window
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10192608B2 (en) 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
WO2019026197A1 (ja) 2017-08-02 2019-02-07 ゼンテルジャパン株式会社 半導体記憶装置
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10310757B2 (en) 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
CN109658961B (zh) 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10303398B2 (en) 2017-10-26 2019-05-28 Advanced Micro Devices, Inc. Swizzling in 3D stacked memory
KR102350957B1 (ko) 2017-10-26 2022-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
US10510396B1 (en) 2018-06-19 2019-12-17 Apple Inc. Method and apparatus for interrupting memory bank refresh
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10872652B2 (en) 2018-06-19 2020-12-22 Apple Inc. Method and apparatus for optimizing calibrations of a memory subsystem
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP2020003838A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102479500B1 (ko) 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10490250B1 (en) 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10468076B1 (en) 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI676180B (zh) 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
KR20200068942A (ko) 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals

Also Published As

Publication number Publication date
US11309010B2 (en) 2022-04-19
US20220051716A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US11309010B2 (en) Apparatuses, systems, and methods for memory directed access pause
US11984148B2 (en) Apparatuses and methods for tracking victim rows
US11417383B2 (en) Apparatuses and methods for dynamic refresh allocation
US11699476B2 (en) Apparatuses and methods for monitoring word line accesses
US11798610B2 (en) Apparatuses and methods for controlling steal rates
CN111247586B (zh) 用于刷新存储器的设备及方法
US11749331B2 (en) Refresh modes for performing various refresh operation types
CN113330518B (zh) 用于管理行存取计数的设备和方法
CN112236822B (zh) 用于多个行锤击刷新地址序列的设备及方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11386946B2 (en) Apparatuses and methods for tracking row accesses
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
US11664063B2 (en) Apparatuses and methods for countering memory attacks
US20230352076A1 (en) Apparatuses and methods for access based targeted refresh operations
US20240282355A1 (en) Apparatuses, systems, and methods for controller directed targeted refresh operations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination