CN114067755A - 扫描驱动器和显示装置 - Google Patents

扫描驱动器和显示装置 Download PDF

Info

Publication number
CN114067755A
CN114067755A CN202110867549.0A CN202110867549A CN114067755A CN 114067755 A CN114067755 A CN 114067755A CN 202110867549 A CN202110867549 A CN 202110867549A CN 114067755 A CN114067755 A CN 114067755A
Authority
CN
China
Prior art keywords
control node
shared
gate
coupled
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110867549.0A
Other languages
English (en)
Inventor
金成焕
沈廷熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114067755A publication Critical patent/CN114067755A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供了一种包括多个级的扫描驱动器和一种显示装置。显示装置的扫描驱动器包括多个级。每个级包括：时钟线，被构造为接收具有不同相位的第一时钟信号和第二时钟信号；共享输入电路，被构造为将输入信号传输到共享控制节点；第一输出电路，结合到共享控制节点，被构造为将共享控制节点的电压传输到第一控制节点，并且被构造为响应于第一控制节点的电压和第一时钟信号而输出第一扫描信号；以及第二输出电路，结合到共享控制节点，被构造为将共享控制节点的电压传输到第二控制节点，并且被构造为响应于第二控制节点的电压和第二时钟信号而输出第二扫描信号。

Description

扫描驱动器和显示装置
技术领域
本发明构思通常涉及一种显示装置，更具体地，涉及一种用于显示装置的扫描驱动器。
背景技术
显示装置的扫描驱动器可以包括将多个扫描信号输出到显示面板的多个像素行的多个级。通常，扫描驱动器可以包括多个级，多个级的数量与像素行的数量基本相同，并且每个级可以将一个扫描信号输出到一个对应的像素行。
发明内容
实施例提供了一种具有小尺寸的扫描驱动器。
实施例提供了一种包括具有小尺寸的扫描驱动器的显示装置。
根据实施例，扫描驱动器包括多个级。每个级包括：至少一条时钟线，被构造为接收具有不同相位的第一时钟信号和第二时钟信号；共享输入电路，被构造为将输入信号传输到共享控制节点；第一输出电路，结合到共享控制节点，被构造为将共享控制节点的电压传输到第一控制节点，并且被构造为响应于第一控制节点的电压和第一时钟信号而输出第一扫描信号；以及第二输出电路，结合到共享控制节点，被构造为将共享控制节点的电压传输到第二控制节点，并且被构造为响应于第二控制节点的电压和第二时钟信号而输出第二扫描信号。
在实施例中，共享输入电路可以包括：第一晶体管，包括接收输入信号的栅极、接收输入信号的第一端子和结合到共享控制节点的第二端子。
在实施例中，共享输入电路可以包括：第一晶体管，包括接收第二时钟信号的栅极、接收输入信号的第一端子和结合到共享控制节点的第二端子。
在实施例中，第一输出电路和第二输出电路可以共同地结合到共享反相控制节点，第一输出电路可以响应于共享反相控制节点的电压而将栅极截止电压传输到第一输出节点，第一扫描信号在第一输出节点处输出，并且第二输出电路可以响应于共享反相控制节点的电压而将栅极截止电压传输到第二输出节点，第二扫描信号在第二输出节点处输出。
在实施例中，第一输出电路可以包括：第二晶体管，包括接收栅极导通电压的栅极、结合到共享控制节点的第一端子和结合到第一控制节点的第二端子；第三晶体管，包括结合到第一控制节点的栅极、接收第一时钟信号的第一端子和结合到第一输出节点的第二端子，第一扫描信号在第一输出节点处输出；第一电容器，包括结合到第一控制节点的第一电极和结合到第一输出节点的第二电极；以及第四晶体管，包括结合到共享反相控制节点的栅极、结合到第一输出节点的第一端子和接收栅极截止电压的第二端子。
在实施例中，第二输出电路可以包括：第五晶体管，包括接收第一时钟信号的栅极、结合到共享控制节点的第一端子和结合到第二控制节点的第二端子；第六晶体管，包括结合到第二控制节点的栅极、接收第二时钟信号的第一端子和结合到第二输出节点的第二端子，第二扫描信号在第二输出节点处输出；第二电容器，包括结合到第二控制节点的第一电极和结合到第二输出节点的第二电极；以及第七晶体管，包括结合到共享反相控制节点的栅极、结合到第二输出节点的第一端子和接收栅极截止电压的第二端子。
在实施例中，第二输出电路还可以包括：第十三晶体管，结合在第五晶体管的第二端子与第二控制节点之间，并且包括接收栅极导通电压的栅极、结合到第五晶体管的第二端子的第一端子和结合到第二控制节点的第二端子。
在实施例中，每个级还可以包括：共享稳定器电路，被构造为响应于共享反相控制节点的电压而将栅极截止电压传输到共享控制节点。
在实施例中，共享稳定器电路可以包括：第八晶体管，包括结合到共享反相控制节点的栅极、结合到共享控制节点的第一端子和接收栅极截止电压的第二端子。
在实施例中，每个级还可以包括：共享反相器电路，被构造为响应于第一时钟信号和第一扫描信号而控制共享反相控制节点。
在实施例中，共享反相器电路可以包括：第九晶体管，包括接收第一时钟信号的栅极、接收第一时钟信号的第一端子以及第二端子；第十晶体管，包括结合到第九晶体管的第二端子的栅极、接收第一时钟信号的第一端子和结合到共享反相控制节点的第二端子；第十一晶体管，包括结合到第一输出节点的栅极、结合到第十晶体管的栅极的第一端子和接收栅极截止电压的第二端子，第一扫描信号在第一输出节点处输出；以及第十二晶体管，包括结合到第一输出节点的栅极、结合到共享反相控制节点的第一端子和接收栅极截止电压的第二端子。
在实施例中，每个级还可以包括：共享反相器电路，被构造为响应于第一时钟信号和共享控制节点的电压而控制共享反相控制节点。
在实施例中，共享反相器电路可以包括：第九晶体管，包括接收第一时钟信号的栅极、接收第一时钟信号的第一端子以及第二端子；第十晶体管，包括结合到第九晶体管的第二端子的栅极、接收第一时钟信号的第一端子和结合到共享反相控制节点的第二端子；第十一晶体管，包括结合到共享控制节点的栅极、结合到第十晶体管的栅极的第一端子和接收栅极截止电压的第二端子；第十二晶体管，包括结合到共享控制节点的栅极、结合到共享反相控制节点的第一端子和接收栅极截止电压的第二端子；以及第三电容器，包括结合到共享反相控制节点的第一电极和接收栅极截止电压的第二电极。
在实施例中，包括在扫描驱动器的第一输出电路和第二输出电路中的一个中的晶体管可以是NMOS晶体管，而包括在第一输出电路和第二输出电路中的另一个中的晶体管可以是PMOS晶体管。
在实施例中，包括在扫描驱动器的共享输入电路、共享稳定器电路和共享反相器电路中的至少一个中的晶体管可以是PMOS晶体管，而包括在共享输入电路、共享稳定器电路和共享反相器电路中的至少另一个中的晶体管可以是NMOS晶体管。
根据实施例，扫描驱动器包括多个级。每个级包括：至少一条时钟线，被构造为接收具有不同相位的第一时钟信号和第二时钟信号；第一晶体管，包括接收输入信号或第二时钟信号的栅极、接收输入信号的第一端子和结合到共享控制节点的第二端子；第二晶体管，包括接收栅极导通电压的栅极、结合到共享控制节点的第一端子和结合到第一控制节点的第二端子；第三晶体管，包括结合到第一控制节点的栅极、接收第一时钟信号的第一端子和结合到第一输出节点的第二端子，第一扫描信号在第一输出节点处输出；第一电容器，包括结合到第一控制节点的第一电极和结合到第一输出节点的第二电极；第四晶体管，包括结合到共享反相控制节点的栅极、结合到第一输出节点的第一端子和接收栅极截止电压的第二端子；第五晶体管，包括接收第一时钟信号的栅极、结合到共享控制节点的第一端子和结合到第二控制节点的第二端子；第六晶体管，包括结合到第二控制节点的栅极、接收第二时钟信号的第一端子和结合到第二输出节点的第二端子，第二扫描信号在第二输出节点处输出；第二电容器，包括结合到第二控制节点的第一电极和结合到第二输出节点的第二电极；以及第七晶体管，包括结合到共享反相控制节点的栅极、结合到第二输出节点的第一端子和接收栅极截止电压的第二端子。
在实施例中，每个级还可以包括：第八晶体管，包括结合到共享反相控制节点的栅极、结合到共享控制节点的第一端子和接收栅极截止电压的第二端子；第九晶体管，包括接收第一时钟信号的栅极、接收第一时钟信号的第一端子以及第二端子；第十晶体管，包括结合到第九晶体管的第二端子的栅极、接收第一时钟信号的第一端子和结合到共享反相控制节点的第二端子；第十一晶体管，包括结合到第一输出节点的栅极、结合到第十晶体管的栅极的第一端子和接收栅极截止电压的第二端子；以及第十二晶体管，包括结合到第一输出节点的栅极、结合到共享反相控制节点的第一端子和接收栅极截止电压的第二端子。
在实施例中，每个级还可以包括：第十三晶体管，结合在第五晶体管的第二端子与第二控制节点之间，并且包括接收栅极导通电压的栅极、结合到第五晶体管的第二端子的第一端子和结合到第二控制节点的第二端子。
在实施例中，每个级还可以包括：第八晶体管，包括结合到共享反相控制节点的栅极、结合到共享控制节点的第一端子和接收栅极截止电压的第二端子；第九晶体管，包括接收第一时钟信号的栅极、接收第一时钟信号的第一端子以及第二端子；第十晶体管，包括结合到第九晶体管的第二端子的栅极、接收第一时钟信号的第一端子和结合到共享反相控制节点的第二端子；第十一晶体管，包括结合到共享控制节点的栅极、结合到第十晶体管的栅极的第一端子和接收栅极截止电压的第二端子；第十二晶体管，包括结合到共享控制节点的栅极、结合到共享反相控制节点的第一端子和接收栅极截止电压的第二端子；以及第三电容器，包括结合到共享反相控制节点的第一电极和接收栅极截止电压的第二电极。
根据实施例，提供了一种显示装置，所述显示装置包括：显示面板，包括多个像素；数据驱动器，被构造为向多个像素提供数据信号；扫描驱动器，被构造为向多个像素提供扫描信号，并且包括多个级；以及控制器，被构造为控制数据驱动器和扫描驱动器。多个级中的每个级包括：至少一条时钟线，被构造为接收具有不同相位的第一时钟信号和第二时钟信号；共享输入电路，被构造为将输入信号传输到共享控制节点；第一输出电路，结合到共享控制节点，被构造为将共享控制节点的电压传输到第一控制节点，并且被构造为响应于第一控制节点的电压和第一时钟信号而输出扫描信号中的第一扫描信号；以及第二输出电路，结合到共享控制节点，被构造为将共享控制节点的电压传输到第二控制节点，并且被构造为响应于第二控制节点的电压和第二时钟信号而输出扫描信号中的第二扫描信号。
如上所述，在根据实施例的扫描驱动器和显示装置中，第一输出电路和第二输出电路可以共享共享控制节点和/或共享反相控制节点，第一输出电路可以与第一时钟信号同步地输出第一扫描信号，并且第二输出电路可以与第二时钟信号同步地输出第二扫描信号。因此，扫描驱动器的每个级可以通过使用两个时钟信号将两个扫描信号输出到两个像素行，并且扫描驱动器的尺寸可以相较于每个级输出一个扫描信号的扫描驱动器的尺寸减小。
附图说明
根据结合附图考虑的以下详细描述，将更清楚地理解说明性的非限制实施例。
图1是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图2是用于描述图1的级的操作的示例的时序图。
图3至图6是各自用于描述图1的级的操作的相应示例的电路图。
图7是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图8是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图9是用于描述图8的级的操作的示例的时序图。
图10是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图11是用于描述图10的级的操作的示例的时序图。
图12是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图13是用于描述图12的级的操作的示例的时序图。
图14是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图15是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图16是示出根据实施例的包括在扫描驱动器中的每个级的电路图。
图17是示出根据实施例的包括扫描驱动器的显示装置的框图。
图18是示出根据实施例的包括在显示装置中的扫描驱动器的框图。
图19是示出根据实施例的包括显示装置的电子设备的框图。
具体实施方式
在下文中，将参照附图更详细地解释本发明构思的实施例。
图1示出了根据实施例的包括在扫描驱动器中的每个级。
参照图1，根据实施例的扫描驱动器可以包括多个级，其中，每个级100通过至少一条时钟线接收具有彼此不同的相位的第一时钟信号CK1和第二时钟信号CK2，并且每个级100可以包括共享输入电路110、第一输出电路130和第二输出电路150。在实施例中，第一时钟信号CK1和第二时钟信号CK2可以具有相反的相位。在实施例中，每个级100还可以包括共享稳定器电路(shared stabilizer circuit)170和共享反相器电路(shared invertercircuit)190。
共享输入电路110可以将输入信号SIN传输到共享控制节点NSQ。在实施例中，多个级中的第一级可以接收扫描起始信号作为输入信号SIN，并且其余级中的每个级可以接收前一级的相应的第二扫描信号SS2作为输入信号SIN。在实施例中，共享输入电路110可以接收与第二时钟信号CK2同步的输入信号SIN。在实施例中，如图1中所示，共享输入电路110可以包括第一晶体管T1，第一晶体管T1包括接收输入信号SIN的栅极、接收输入信号SIN的第一端子和结合到共享控制节点NSQ的第二端子。因此，第一晶体管T1的栅极和第一端子彼此结合，并且因此第一晶体管T1可以是二极管连接的。
第一输出电路130和第二输出电路150可以共同地结合到共享控制节点NSQ。此外，第一输出电路130和第二输出电路150可以共同地结合到共享反相控制节点NSQB。第一输出电路130可以基于共享控制节点NSQ的电压、栅极导通电压(例如，低栅极电压)VGL和第一时钟信号CK1与第一时钟信号CK1同步地将第一扫描信号SS1输出到第一像素行(例如，第一行的像素)，并且第二输出电路150可以基于共享控制节点NSQ的电压、第一时钟信号CK1和第二时钟信号CK2与第二时钟信号CK2同步地将第二扫描信号SS2输出到与第一像素行不同的第二像素行(例如，第二行的像素)。
第一输出电路130可以结合到共享控制节点NSQ，并且可以将共享控制节点NSQ的电压传输到第一控制节点NQ1。例如，第一输出电路130可以通过使用基于栅极导通电压VGL导通的第二晶体管T2来将共享控制节点NSQ的电压传输到第一控制节点NQ1。第一输出电路130可以响应于第一控制节点NQ1的电压和第一时钟信号CK1而将第一扫描信号SS1输出到第一像素行。例如，第一输出电路130可以响应于具有第一导通电平(例如，第一低电平)的第一时钟信号CK1而自举(bootstrap，也被称为升压)第一控制节点NQ1以将第一控制节点NQ1的电压从第一导通电平改变为具有比第一导通电平的绝对值大的绝对值的第二导通电平(例如，从第一低电平改变为比第一低电平低的第二低电平)，并且可以基于具有第二导通电平的第一控制节点NQ1的电压输出具有第一导通电平的第一时钟信号CK1作为第一扫描信号SS1。第一输出电路130可以响应于共享反相控制节点NSQB的电压将栅极截止电压(例如，高栅极电压)VGH传输到第一输出节点NO1，第一扫描信号SS1在第一输出节点NO1处输出。
在实施例中，如图1中所示，第一输出电路130可以包括：第二晶体管T2，包括接收栅极导通电压VGL的栅极、结合到共享控制节点NSQ的第一端子和结合到第一控制节点NQ1的第二端子；第三晶体管T3，包括结合到第一控制节点NQ1的栅极、接收第一时钟信号CK1的第一端子和结合到第一输出节点NO1的第二端子，第一扫描信号SS1在第一输出节点NO1处输出；第一电容器C1，包括结合到第一控制节点NQ1的第一电极和结合到第一输出节点NO1的第二电极；以及第四晶体管T4，包括结合到共享反相控制节点NSQB的栅极、结合到第一输出节点NO1的第一端子和接收栅极截止电压VGH的第二端子。
第二输出电路150可以结合到共享控制节点NSQ，并且可以将共享控制节点NSQ的电压传输到第二控制节点NQ2。例如，第二输出电路150可以通过使用基于第一时钟信号CKl而导通的第五晶体管T5来将共享控制节点NSQ的电压传输到第二控制节点NQ2。第二输出电路150可以响应于第二控制节点NQ2的电压和第二时钟信号CK2而将第二扫描信号SS2输出到第二像素行。例如，第二输出电路150可以响应于具有第一导通电平的第二时钟信号CK2而自举第二控制节点NQ2以将第二控制节点NQ2的电压从第一导通电平改变为具有比第一导通电平的绝对值大的绝对值的第二导通电平，并且可以基于具有第二导通电平的第二控制节点NQ2的电压输出具有第一导通电平的第二时钟信号CK2作为第二扫描信号SS2。第二输出电路150可以响应于共享反相控制节点NSQB的电压而将栅极截止电压VGH传输到第二输出节点NO2，第二扫描信号SS2在第二输出节点NO2处输出。
在实施例中，如图1中所示，第二输出电路150可以包括：第五晶体管T5，包括接收第一时钟信号CK1的栅极、结合到共享控制节点NSQ的第一端子和结合到第二控制节点NQ2的第二端子；第六晶体管T6，包括结合到第二控制节点NQ2的栅极、接收第二时钟信号CK2的第一端子和结合到第二输出节点NO2的第二端子，第二扫描信号SS2在第二输出节点NO2处输出；第二电容器C2，包括结合到第二控制节点NQ2的第一电极和结合到第二输出节点NO2的第二电极；以及第七晶体管T7，包括结合到共享反相控制节点NSQB的栅极、结合到第二输出节点NO2的第一端子和接收栅极截止电压VGH的第二端子。
共享稳定器电路170可以响应于共享反相控制节点NSQB的电压而将栅极截止电压VGH传输到共享控制节点NSQ。例如，共享反相控制节点NSQB的电压可以在输出第一扫描信号SS1和第二扫描信号SS2之前和/或之后周期性地具有第一导通电平，并且共享稳定器电路170可以响应于具有第一导通电平的共享反相控制节点NSQB的电压而周期性地将栅极截止电压VGH传输到共享控制节点NSQ。在实施例中，如图1中所示，共享稳定器电路170可以包括第八晶体管T8，第八晶体管T8包括结合到共享反相控制节点NSQB的栅极、结合到共享控制节点NSQ的第一端子和接收栅极截止电压VGH的第二端子。
共享反相器电路190可以响应于第一时钟信号CK1和第一扫描信号SS1而控制共享反相控制节点NSQB。例如，在输出第一扫描信号SS1和第二扫描信号SS2之前和/或之后，共享反相器电路190可以响应于具有第一导通电平的第一时钟信号CK1而使共享反相控制节点NSQB的电压具有第一导通电平。当输出具有第一导通电平的第一扫描信号SS1时，尽管第一时钟信号CK1具有第一导通电平，但是共享反相器电路190可以使共享反相控制节点NSQB的电压具有截止电平(例如，高电平)。在实施例中，如图1中所示，共享反相器电路190可以包括：第九晶体管T9，包括接收第一时钟信号CK1的栅极、接收第一时钟信号CK1的第一端子以及第二端子；第十晶体管T10，包括结合到第九晶体管T9的第二端子的栅极、接收第一时钟信号CK1的第一端子和结合到共享反相控制节点NSQB的第二端子；第十一晶体管T11，包括结合到第一输出节点NO1的栅极、结合到第十晶体管T10的栅极的第一端子和接收栅极截止电压VGH的第二端子，第一扫描信号SS1在第一输出节点NO1处输出；以及第十二晶体管T12，包括结合到第一输出节点NO1的栅极、结合到共享反相控制节点NSQB的第一端子和接收栅极截止电压VGH的第二端子。
在实施例中，如图1中所示，包括在扫描驱动器或每个级100中的晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11和T12可以是但不必限于PMOS晶体管。在实施例中，如图12、图14、图15和/或图16中所示，包括在扫描驱动器中的晶体管可以是但不必限于NMOS晶体管。
如上所述，在根据实施例的扫描驱动器中，每个级100的第一输出电路130和第二输出电路150可以共享共享控制节点NSQ和共享反相控制节点NSQB，第一输出电路130可以与第一时钟信号CK1同步地输出第一扫描信号SS1，并且第二输出电路150可以与第二时钟信号CK2同步地输出第二扫描信号SS2。因此，扫描驱动器的每个级100可以通过仅使用两个时钟信号CK1和CK2来将两个扫描信号SS1和SS2输出到两个像素行，并且扫描驱动器的尺寸可以相较于每个级输出一个扫描信号的扫描驱动器的尺寸减小。
在下文中，下面将参照图1至图6描述级100的操作的示例。
图2用于描述图1的级的操作的示例，图3至图6用于描述图1的级的操作的示例。
参照图1和图2，每个级100可以接收输入信号SIN、第一时钟信号CK1和第二时钟信号CK2。输入信号SIN可以是与多个级中的第一级相关的扫描起始信号，并且可以是与多个级中的其余级相关的前一级的第二扫描信号SS2。第一时钟信号CK1和第二时钟信号CK2可以具有不同的相位(例如，相反的相位，但是不限于此)。在实施例中，如图2中所示，关于第一时钟信号CK1和第二时钟信号CK2中的每个，导通时段(例如，低时段)可以比截止时段(例如，高时段)短。例如，第一时钟信号CK1和第二时钟信号CK2中的每个的占空比(dutycircle)可以是但不限于约20％至约40％。在其它实施例中，第一时钟信号CK1和第二时钟信号CK2中的每个的导通时段可以长于或者等于第一时钟信号CK1和第二时钟信号CK2中的每个的截止时段。在图1至图6中，示出了这样的示例：晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11和T12为PMOS晶体管，第一导通电平为第一低电平L，第二导通电平为第二低电平2L，截止电平为高电平H，栅极导通电压VGL为低栅极电压VGL，栅极截止电压VGH为高栅极电压VGH。
如图2和图3中所示，在从第一时间点TP1到第二时间点TP2的时段中，可以施加具有第一低电平L的输入信号SIN，第一时钟信号CK1可以具有高电平H，第二时钟信号CK2可以具有第一低电平L。二极管连接的第一晶体管T1可以将具有第一低电平L的输入信号SIN传输到共享控制节点NSQ，并且可以将共享控制节点NSQ的电压V_NSQ改变为第一低电平L。第二晶体管T2可以响应于低栅极电压VGL而导通，导通的第二晶体管T2可以将共享控制节点NSQ的具有第一低电平L的电压V_NSQ传输到第一控制节点NQ1，并且第一控制节点NQ1的电压V_NQ1可以改变为第一低电平L。第三晶体管T3可以响应于第一控制节点NQ1的具有第一低电平L的电压V_NQ1而导通，导通的第三晶体管T3可以将具有高电平H的第一时钟信号CK1传输到第一输出节点NO1，第一控制节点NQ1的电压V_NQ1或第一电容器C1的第一电极的电压可以具有第一低电平L，而第一输出节点NO1的电压或第一电容器C1的第二电极的电压可以具有高电平H。
如图2和图4中所示，在从第三时间点TP3到第四时间点TP4的时段中，第一时钟信号CK1可以具有第一低电平L，第二时钟信号CK2可以具有高电平H。如果具有第一低电平L的第一时钟信号CK1通过导通的第三晶体管T3施加到第一输出节点NO1，那么第一输出节点NO1的电压或第一电容器C1的第二电极的电压可以从高电平H改变为第一低电平L。如果第一电容器C1的第二电极的电压从高电平H改变为第一低电平L，那么第一电容器C1的第一电极的电压或第一控制节点NQ1的电压V_NQ1可以从第一低电平L改变为比第一低电平L低的第二低电平2L。在实施例中，第一低电平L与第二低电平2L之间的电压电平差可以对应于但不限于高电平H与第一低电平L之间的电压电平差。在实施例中，将第一控制节点NQ1的电压V_NQ1从第一低电平L改变为第二低电平2L的操作可以被称为自举操作(bootstrapoperation)，并且第一电容器C1可以被称为自举电容器(bootstrap capacitor)。
第三晶体管T3可以基于第一控制节点NQ1的具有第二低电平2L的电压V_NQ1而保持在导通状态，并且导通的第三晶体管T3可以在第一输出节点NO1处输出具有第一低电平L的第一时钟信号CK1作为第一扫描信号SS1。第十二晶体管T12可以响应于具有第一低电平L的第一扫描信号SS1而导通，导通的第十二晶体管T12可以将高栅极电压VGH传输到共享反相控制节点NSQB，因此共享反相控制节点NSQB的电压V_NSQB可以保持为高电平H。第十一晶体管T11也可以响应于具有第一低电平L的第一扫描信号SS1而导通，并且导通的第十一晶体管T11可以将高栅极电压VGH传输到第十晶体管T10的栅极。因此，尽管第九晶体管T9响应于具有第一低电平L的第一时钟信号CK1而导通，但是第十晶体管T10可以因通过第十一晶体管T11传输的高栅极电压VGH而不被导通，并且具有第一低电平L的第一时钟信号CK1不会通过第十晶体管T10传输到共享反相控制节点NSQB。在实施例中，为了使第十晶体管T10不导通，第十一晶体管T11可以具有比第九晶体管T9的尺寸大的尺寸，但是第九晶体管T9的尺寸和第十一晶体管T11的尺寸不限于此。
第五晶体管T5可以响应于具有第一低电平L的第一时钟信号CK1而导通，导通的第五晶体管T5可以将共享控制节点NSQ的具有第一低电平L的电压V_NSQ传输到第二控制节点NQ2，并且第二控制节点NQ2的电压V_NQ2可以改变为第一低电平L。第六晶体管T6可以响应于第二控制节点NQ2的具有第一低电平L的电压V_NQ2而导通，并且导通的第六晶体管T6可以将具有高电平H的第二时钟信号CK2传输到第二输出节点NO2，第二控制节点NQ2的电压V_NQ2或第二电容器C2的第一电极的电压可以具有第一低电平L，而第二输出节点NO2的电压或第二电容器C2的第二电极的电压可以具有高电平H。
在第四时间点TP4，如果第一时钟信号CK1从第一低电平L改变为高电平H，那么第三晶体管T3可以将具有高电平H的第一时钟信号CK1传输到第一输出节点NO1，并且在第一输出节点NO1处的第一扫描信号SS1可以从第一低电平L改变为高电平H。此外，如果第一输出节点NO1的电压或第一电容器C1的第二电极的电压从第一低电平L改变为高电平H，那么第一电容器C1的第一电极的电压或第一控制节点NQ1的电压V_NQ1可以从第二低电平2L改变为第一低电平L。
如图2和图5中所示，在从第五时间点TP5到第六时间点TP6的时段中，第一时钟信号CK1可以具有高电平H，第二时钟信号CK2可以具有第一低电平L。如果具有第一低电平L的第二时钟信号CK2通过导通的第六晶体管T6施加到第二输出节点NO2，那么第二输出节点NO2的电压或第二电容器C2的第二电极的电压可以从高电平H改变为第一低电平L。如果第二电容器C2的第二电极的电压从高电平H改变为第一低电平L，那么第二电容器C2的第一电极的电压或第二控制节点NQ2的电压V_NQ2可以从第一低电平L改变为比第一低电平L低的第二低电平2L。在实施例中，如同第一电容器C1，第二电容器C2也被称为自举电容器。第六晶体管T6可以基于第二控制节点NQ2的具有第二低电平2L的电压V_NQ2而保持在导通状态，并且导通的第六晶体管T6可以在第二输出节点NO2处输出具有第一低电平L的第二时钟信号CK2作为第二扫描信号SS2。
在第六时间点TP6，如果第二时钟信号CK2从第一低电平L改变为高电平H，那么第六晶体管T6可以将具有高电平H的第二时钟信号CK2传输到第二输出节点NO2，并且在第二输出节点NO2处的第二扫描信号SS2可以从第一低电平L改变为高电平H。此外，如果第二输出节点NO2的电压或第二电容器C2的第二电极的电压从第一低电平L改变为高电平H，那么第二电容器C2的第一电极的电压或第二控制节点NQ2的电压V_NQ2可以从第二低电平2L改变为第一低电平L。
如图2和图6中所示，在从第七时间点TP7到第八时间点TP8的时段中，第一时钟信号CK1可以具有第一低电平L，而第二时钟信号CK2可以具有高电平H。第九晶体管T9可以响应于具有第一低电平L的第一时钟信号CK1而导通，并且导通的第九晶体管T9可以将具有第一低电平L的第一时钟信号CK1传输到第十晶体管T10的栅极。第十晶体管T10可以响应于通过第九晶体管T9传输的具有第一低电平L的第一时钟信号CK1而导通，导通的第十晶体管T10可以将具有第一低电平L的第一时钟信号CK1传输到共享反相控制节点NSQB，并且共享反相控制节点NSQB的电压V_NSQB可以改变为第一低电平L。第八晶体管T8可以响应于共享反相控制节点NSQB的具有第一低电平L的电压V_NSQB而导通，导通的第八晶体管T8可以将高栅极电压VGH传输到共享控制节点NSQ，并且共享控制节点NSQ的电压V_NSQ可以改变为高电平H。第二晶体管T2可以响应于低栅极电压VGL而导通，导通的第二晶体管T2可以将共享控制节点NSQ的具有高电平H的电压V_NSQ传输到第一控制节点NQ1，并且第一控制节点NQ1的电压V_NQ1可以改变为高电平H。第五晶体管T5可以响应于具有第一低电平L的第一时钟信号CK1而导通，导通的第五晶体管T5可以将共享控制节点NSQ的具有高电平H的电压V_NSQ传输到第二控制节点NQ2，并且第二控制节点NQ2的电压V_NQ2可以改变为高电平H。第四晶体管T4和第七晶体管T7可以响应于共享反相控制节点NSQB的具有第一低电平L的电压V_NSQB而导通，导通的第四晶体管T4可以将高栅极电压VGH传输到第一输出节点NO1，并且导通的第七晶体管T7可以将高栅极电压VGH传输到第二输出节点NO2。在实施例中，在第一时间点TP1之前和/或在第八时间点TP8之后，每当第一时钟信号CK1具有第一低电平L时，共享反相控制节点NSQB的电压V_NSQB可以周期性地具有第一低电平L，并且每当共享反相控制节点NSQB的电压V_NSQB具有第一低电平L时，高栅极电压VGH可以分别通过第四晶体管T4、第七晶体管T7和第八晶体管T8周期性地传输到第一输出节点NO1、第二输出节点NO2和共享控制节点NSQ。
图7示出了根据实施例的包括在扫描驱动器中的每个级。
参照图7，根据实施例的扫描驱动器的每个级200可以包括共享输入电路110、第一输出电路130、第二输出电路250、共享稳定器电路170和共享反相器电路190。除了第二输出电路250还可以包括结合在第五晶体管T5的第二端子与第二控制节点NQ2之间的第十三晶体管T13之外，图7的级200可以具有与图1的级100的构造(配置)和操作类似的构造(配置)和操作。
第十三晶体管T13可以包括接收栅极导通电压VGL的栅极、结合到第五晶体管T5的第二端子的第一端子和结合到第二控制节点NQ2的第二端子。如图5中所示，在第二输出电路250不包括第十三晶体管T13的第一情况下，当第二控制节点NQ2自举时，第二控制节点NQ2的具有第二低电平2L的电压V_NQ2可以施加到第五晶体管T5的第二端子，并且具有高电平H的第一时钟信号CK1可以施加到第五晶体管T5的栅极。因此，在这种情况下，高栅极应力可以施加到第五晶体管T5。然而，在第二输出电路250包括第十三晶体管T13的第二情况下，尽管第二控制节点NQ2的具有第二低电平2L的电压V_NQ2施加到第十三晶体管T13的第二端子，但是具有第一低电平L的栅极导通电压VGL可以施加到第十三晶体管T13的栅极，因此对第十三晶体管T13的栅极应力可以相较于在第一情况下对第五晶体管T5的高栅极应力减小。此外，由于第二控制节点NQ2的具有第二低电平2L的电压V_NQ2未通过第十三晶体管T13传输到第五晶体管T5的第二端子，因此对第五晶体管T5的栅极应力也可以相较于在第一种情况下的高栅极应力减小。
图8示出了根据实施例的包括在扫描驱动器中的每个级，图9用于描述图8的级的操作的示例。
参照图8，根据实施例的扫描驱动器的每个级300可以包括共享输入电路310、第一输出电路130、第二输出电路150、共享稳定器电路170和共享反相器电路190。除了共享输入电路310的第一晶体管T1a可以接收第二时钟信号CK2而不是输入信号SIN之外，图8的级300可以具有与图1的级100的构造类似的构造。此外，如图9中所示，除了共享控制节点NSQ的电压V_NSQ和第一控制节点NQ1的电压V_NQ1可以在第二时钟信号CK2改变为第一低电平L的第五时间点TP5处改变为高电平H之外，图8的级300可以具有与图1的级100的操作类似的操作。
共享输入电路310可以包括第一晶体管T1a，第一晶体管T1a包括接收第二时钟信号CK2的栅极、接收输入信号SIN的第一端子和结合到共享控制节点NSQ的第二端子。如图9中所示，在从第一时间点TP1到第二时间点TP2的时段中，第二时钟信号CK2可以具有第一低电平L，第一晶体管T1a可以响应于具有第一低电平L的第二时钟信号CK2而将具有第一低电平L的输入信号SIN传输到共享控制节点NSQ，并且共享控制节点NSQ的电压V_NSQ可以改变为第一低电平L。此外，在第二时钟信号CK2改变为第一低电平L的第五时间点TP5处，第一晶体管T1a可以响应于具有第一低电平L的第二时钟信号CK2而将具有高电平H的输入信号SIN传输到共享控制节点NSQ，并且共享控制节点NSQ的电压V_NSQ可以改变为高电平H。第二晶体管T2可以响应于低栅极电压VGL而导通，导通的第二晶体管T2可以将共享控制节点NSQ的具有高电平H的电压V_NSQ传输到第一控制节点NQ1，并且第一控制节点NQ1的电压V_NQ1可以改变为高电平H。第五晶体管T5可以响应于具有高电平H的第一时钟信号CK1而截止，并且共享控制节点NSQ的具有高电平H的电压V_NSQ不会通过截止的第五晶体管T5传输到第二控制节点NQ2。
图10示出了根据实施例的包括在扫描驱动器中的每个级，图11用于描述图10的级的操作的示例。
参照图10，根据实施例的扫描驱动器的每个级400可以包括共享输入电路110、第一输出电路130、第二输出电路150、共享稳定器电路170和共享反相器电路490。除了共享反相器电路490的第十一晶体管T11a的栅极和第十二晶体管T12a的栅极可以结合到共享控制节点NSQ而不是第一输出节点NO1以及共享反相器电路490还可以包括第三电容器C3之外，图10的级400可以具有与图1的级100的构造类似的构造。此外，如图11中所示，除了共享反相控制节点NSQB的电压V_NSQB可以在第一时间点TP1之前的时段中以及在第七时间点TP7之后的时段中保持为第一低电平L之外，图10的级400可以具有与图1的级100的操作类似的操作。
共享反相器电路490可以响应于第一时钟信号CK1和共享控制节点NSQ的电压V_NSQ而控制共享反相控制节点NSQB。在实施例中，如图10中所示，共享反相器电路490可以包括：第九晶体管，包括接收第一时钟信号CK1的栅极、接收第一时钟信号CK1的第一端子以及第二端子；第十晶体管T10，包括结合到第九晶体管T9的第二端子的栅极、接收第一时钟信号CK1的第一端子和结合到共享反相控制节点NSQB的第二端子；第十一晶体管T11a，包括结合到共享控制节点NSQ的栅极、结合到第十晶体管T10的栅极的第一端子和接收栅极截止电压VGH的第二端子；第十二晶体管T12a，包括结合到共享控制节点NSQ的栅极、结合到共享反相控制节点NSQB的第一端子和接收栅极截止电压VGH的第二端子；以及第三电容器C3，包括结合到共享反相控制节点NSQB的第一电极和接收栅极截止电压VGH的第二电极。例如，如图11中所示，在第一时间点TP1之前的时段中和在第七时间点TP7之后的时段中，共享反相器电路490可以将具有第一低电平L的第一时钟信号CK1周期性地施加到共享反相控制节点NSQB，并且可以通过使用第三电容器C3将共享反相控制节点NSQB的电压V_NSQB保持为第一低电平L。在从第一时间点TP1到第七时间点TP7的时段中，共享反相器电路490可以响应于共享控制节点NSQ的电压V_NSQ而将栅极截止电压VGH传输到共享反相控制节点NSQB，并且可以将共享反相控制节点NSQB的电压V_NSQB保持为高电平H。
尽管图1示出了包括共享输入电路110、第一输出电路130、第二输出电路150、共享稳定器电路170和共享反相器电路190的级100的示例，但是图7示出了包括第二输出电路250而不是图1的第二输出电路150的级200的示例，图8示出了包括共享输入电路310而不是图1的共享输入电路110的级300的示例，并且图10示出了包括共享反相器电路490而不是图1的共享反相器电路190的级400的示例；根据实施例，每个级可以包括图7的第二输出电路250、图8的共享输入电路310和图10的共享反相器电路490中的两个或更多个而不是图1的共享输入电路110、第二输出电路150和共享反相器电路190中的两个或更多个。
图12示出了根据实施例的包括在扫描驱动器中的每个级，图13用于描述图12的级的操作的示例。
参照图12，根据实施例的扫描驱动器的每个级500可以包括共享输入电路510、第一输出电路530、第二输出电路550、共享稳定器电路570和共享反相器电路590。除了包括在扫描驱动器或每个级500中的晶体管T1′、T2′、T3′、T4′、T5′、T6′、T7′、T8′、T9′、T10′、T11′和T12′可以用NMOS晶体管而不是PMOS晶体管实现，栅极导通电压可以是高栅极电压VGH以及栅极截止电压可以是低栅极电压VGL之外，图12的级500可以具有与图1的级100的构造类似的构造。此外，如图13中所示，除了第一导通电平可以是第一高电平H而不是图2的第一低电平L，第二导通电平可以是第二高电平2H而不是图2的第二低电平2L以及截止电平可以是低电平L而不是高电平H之外，图12的级500可以具有与图1的级100的操作类似的操作。
在可选实施例中，第一输出电路和第二输出电路中的一个的晶体管可以是NMOS晶体管，而第一输出电路和第二输出电路中的另一个的晶体管可以是PMOS晶体管。在可选实施例中，共享输入电路、共享稳定器电路和共享反相器电路中的至少一个的晶体管可以是NMOS晶体管，而共享输入电路、共享稳定器电路和共享反相器电路中的至少另一个的晶体管可以是PMOS晶体管。
图14示出了根据实施例的包括在扫描驱动器中的每个级。
参照图14，根据实施例的扫描驱动器的每个级600可以包括共享输入电路510、第一输出电路530、第二输出电路650、共享稳定器电路570和共享反相器电路590。除了包括在扫描驱动器或每个级600中的晶体管T1′、T2′、T3′、T4′、T5′、T6′、T7′、T8′、T9′、T10′、T11′、T12′和T13′可以用NMOS晶体管而不是PMOS晶体管实现，栅极导通电压可以是高栅极电压VGH以及栅极截止电压可以是低栅极电压VGL之外，图14的级600可以具有与图7的级200的构造和操作类似的构造和操作。
图15示出了根据实施例的包括在扫描驱动器中的每个级。
参照图15，根据实施例的扫描驱动器的每个级700可以包括共享输入电路710、第一输出电路530、第二输出电路550、共享稳定器电路570和共享反相器电路590。除了包括在扫描驱动器或每个级700中的晶体管T1a′、T2′、T3′、T4′、T5′、T6′、T7′、T8′、T9′、T10′、T11′和T12′可以用NMOS晶体管而不是PMOS晶体管实现，栅极导通电压可以是高栅极电压VGH以及栅极截止电压可以是低栅极电压VGL之外，图15的级700可以具有与图8的级300的构造和操作类似的构造和操作。
图16示出了根据实施例的包括在扫描驱动器中的每个级。
参照图16，根据实施例的扫描驱动器的每个级800可以包括共享输入电路510、第一输出电路530、第二输出电路550、共享稳定器电路570和共享反相器电路890。除了包括在扫描驱动器或每个级800中的晶体管T1′、T2′、T3′、T4′、T5′、T6′、T7′、T8′、T9′、T10′、T11a′和T12a′可以用NMOS晶体管而不是PMOS晶体管实现，栅极导通电压可以是高栅极电压VGH以及栅极截止电压可以是低栅极电压VGL之外，图16的级800可以具有与图10的级400的构造和操作类似的构造和操作。
图17示出了根据实施例的包括扫描驱动器的显示装置，图18示出了根据实施例的包括在显示装置中的扫描驱动器。
参照图17，根据实施例的显示装置900可以包括：显示面板910，包括多个像素PX；数据驱动器930，向多个像素PX提供数据信号DS；扫描驱动器950，向多个像素PX提供扫描信号SS；以及控制器970，控制数据驱动器930和扫描驱动器950。
显示面板910可以包括数据线、扫描线以及结合到数据线和扫描线的多个像素PX。在实施例中，每个像素PX可以包括存储电容器、响应于扫描信号SS将数据信号DS存储在存储电容器中的开关晶体管、基于存储在存储电容器中的数据信号DS生成驱动电流的驱动晶体管以及基于驱动电流发光的有机发光二极管(OLED)，并且显示面板910可以是OLED显示面板。然而，根据实施例的每个像素PX的构造不限于包括存储电容器、开关晶体管和驱动晶体管的2T1C结构。在其它实施例中，显示面板910可以是液晶显示(LCD)面板等。
数据驱动器930可以基于从控制器970接收的输出图像数据ODAT和数据控制信号DCTRL生成数据信号DS，并且可以通过数据线将数据信号DS提供到多个像素PX。在实施例中，数据控制信号DCTRL可以包括但不限于输出数据使能信号、水平起始信号和负载信号。在实施例中，数据驱动器930和控制器970可以用单个集成电路实现，并且单个集成电路可以被称为时序控制器嵌入式数据驱动器(TED)。在其它实施例中，数据驱动器930和控制器970可以用单独的集成电路实现。
扫描驱动器950可以基于从控制器970接收的扫描控制信号生成扫描信号SS，并且可以通过扫描线将扫描信号SS提供到多个像素PX。在实施例中，扫描控制信号可以包括但不限于扫描起始信号FLM、第一时钟信号CK1和第二时钟信号CK2。在实施例中，扫描驱动器950可以集成或者形成在显示面板910的外围部分中。在其它实施例中，扫描驱动器950可以用一个或更多个集成电路实现。
如图18中所示，扫描驱动器950可以包括接收具有不同相位(例如，相反相位)的第一时钟信号CK1和第二时钟信号CK2的多个级951、952、953、…、955。例如，在显示面板910包括N(其中，N是大于1的整数)个像素行(例如，N行的像素PX)的情况下，扫描驱动器950可以包括N/2个级951、952、953、……、955或第一级至第N/2级951、952、953、……、955。级951、952、953、…、955中的每个级可以接收扫描起始信号FLM或前一级的扫描信号(例如，SS2、SS4、SS6、…、SSN-2)作为输入信号，可以与第一时钟信号CK1同步地将一个扫描信号(例如，SS1、SS3、SS5、…、SSN-1)输出到一个像素行，并且可以与第二时钟信号CK2同步地将另一扫描信号(例如，SS2、SS4、SS6、…、SSN)输出到另一像素行。例如，第一级951可以接收扫描起始信号FLM，可以与第一时钟信号CKl同步地将第一扫描信号SS1输出到第一像素行，并且可以与第二时钟信号CK2同步地将第二扫描信号SS2输出到第二像素行。第二级952可以接收第二扫描信号SS2，可以与第一时钟信号CK1同步地将第三扫描信号SS3输出到第三像素行，并且可以与第二时钟信号CK2同步地将第四扫描信号SS4输出到第四像素行。第三级953可以接收第四扫描信号SS4，可以与第一时钟信号CK1同步地将第五扫描信号SS5输出到第五像素行，并且可以与第二时钟信号CK2同步地将第六扫描信号SS6输出到第六像素行。以这种方式，第N/2级955可以接收第N-2扫描信号SSN-2，可以与第一时钟信号CK1同步地将第N-1扫描信号SSN-1输出到第N-1像素行，并且可以与第二时钟信号CK2同步地将第N扫描信号SSN输出到第N像素行。如上所述，多个级951、952、953、…、955中的每个级可以通过仅使用两个时钟信号CK1和CK2将两个扫描信号(例如，SS1和SS2)输出到两个像素行，并且扫描驱动器950的尺寸可以相较于每个级输出一个扫描信号的扫描驱动器的尺寸减小。
控制器(例如，时序控制器(TCON))970可以从外部主机(例如，图形处理单元(GPU)或图形卡)接收输入图像数据IDAT和控制信号CTRL。在实施例中，控制信号CTRL可以包括但不限于垂直同步信号、水平同步信号、输入数据使能信号、主时钟信号等。控制器970可以基于输入图像数据IDAT和控制信号CTRL生成输出图像数据ODAT、数据控制信号DCTRL和扫描控制信号。控制器970可以通过将输出图像数据ODAT和数据控制信号DCTRL提供到数据驱动器930来控制数据驱动器930的操作，并且可以通过将扫描控制信号提供到扫描驱动器950来控制扫描驱动器950的操作。
图19示出了根据实施例的包括显示装置的电子设备。
参照图19，电子设备1100可以包括处理器1110、存储器装置1120、存储装置1130、输入/输出(I/O)装置1140、电源1150、显示装置1160和通信总线1170。电子设备1100还可以包括用于与视频卡、声卡、存储器卡、通用串行总线(USB)装置、其它电子设备等通信的多个端口。
处理器1110可以执行各种计算功能或任务。处理器1110可以是应用处理器(AP)、微处理器、中央处理单元(CPU)等。处理器1110可以经由通信总线1170结合到其它组件，通信总线1170可以包括地址总线、控制总线、数据总线等。此外，在实施例中，处理器1110还可以结合到诸如外围组件互连(PCI)总线的扩展总线。
存储器装置1120可以存储用于电子设备1100的操作的数据。例如，存储器装置1120可以包括至少一个非易失性存储器装置(诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等)和/或至少一个易失性存储器装置(诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动动态随机存取存储器(移动DRAM)装置等)。
存储装置1130可以是固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。I/O装置1140可以是诸如键盘、小键盘、鼠标、触摸屏等的输入装置以及诸如打印机、扬声器等的输出装置。电源1150可以供应用于电子设备1100的操作的电力。显示装置1160可以通过总线或其它通信链路结合到其它组件。
在显示装置1160中，扫描驱动器可以包括接收具有不同相位的第一时钟信号和第二时钟信号的多个级，并且每个级的第一输出电路和第二输出电路可以共享共享控制节点和共享反相控制节点。每个级的第一输出电路可以与第一时钟信号同步地输出第一扫描信号，并且每个级的第二输出电路可以与第二时钟信号同步地输出第二扫描信号。因此，扫描驱动器的每个级可以通过仅使用两个时钟信号将两个扫描信号输出到两个像素行，并且扫描驱动器的尺寸可以相较于每个级输出一个扫描信号的扫描驱动器的尺寸减小。
发明构思可以应用于任何显示装置1160和包括显示装置1160的任何电子设备1100。例如，发明构思可以应用于移动电话、智能电话、可穿戴电子装置、平板计算机、电视(TV)、数字TV、3D TV、个人计算机(PC)、家用电器、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏控制台、导航装置等。
前述内容是对发明构思的说明，而不应当被解释为对发明构思进行限制。尽管已经描述了实施例，但是相关领域的普通技术人员将容易理解的是，在实质上不脱离本发明构思的新颖教导的情况下，在描述的实施例和其它实施例中许多修改是可能的。因此，所有这样的修改意图包括在如权利要求中限定的本发明构思的范围内。因此，应当理解的是，前述内容是对各种实施例的说明，而不应被解释为限于公开的具体实施例，并且对公开的实施例以及其它实施例的修改意图包括在所附权利要求的范围内。

Claims (20)

1.一种包括多个级的扫描驱动器，所述多个级中的每个级包括：
至少一条时钟线，被构造为接收具有不同相位的第一时钟信号和第二时钟信号；
共享输入电路，被构造为将输入信号传输到共享控制节点；
第一输出电路，结合到所述共享控制节点，被构造为将所述共享控制节点的电压传输到第一控制节点，并且被构造为响应于所述第一控制节点的电压和所述第一时钟信号而输出第一扫描信号；以及
第二输出电路，结合到所述共享控制节点，被构造为将所述共享控制节点的所述电压传输到第二控制节点，并且被构造为响应于所述第二控制节点的电压和所述第二时钟信号而输出第二扫描信号。
2.根据权利要求1所述的扫描驱动器，其中，所述共享输入电路包括：
第一晶体管，包括接收所述输入信号的栅极、接收所述输入信号的第一端子和结合到所述共享控制节点的第二端子。
3.根据权利要求1所述的扫描驱动器，其中，所述共享输入电路包括：
第一晶体管，包括接收所述第二时钟信号的栅极、接收所述输入信号的第一端子和结合到所述共享控制节点的第二端子。
4.根据权利要求1所述的扫描驱动器，其中，所述第一输出电路和所述第二输出电路共同地结合到共享反相控制节点，
其中，所述第一输出电路响应于所述共享反相控制节点的电压而将栅极截止电压传输到第一输出节点，所述第一扫描信号在所述第一输出节点处输出，并且
其中，所述第二输出电路响应于所述共享反相控制节点的所述电压而将所述栅极截止电压传输到第二输出节点，所述第二扫描信号在所述第二输出节点处输出。
5.根据权利要求1所述的扫描驱动器，其中，所述第一输出电路包括：
第二晶体管，包括接收栅极导通电压的栅极、结合到所述共享控制节点的第一端子和结合到所述第一控制节点的第二端子；
第三晶体管，包括结合到所述第一控制节点的栅极、接收所述第一时钟信号的第一端子和结合到第一输出节点的第二端子，所述第一扫描信号在所述第一输出节点处输出；
第一电容器，包括结合到所述第一控制节点的第一电极和结合到所述第一输出节点的第二电极；以及
第四晶体管，包括结合到共享反相控制节点的栅极、结合到所述第一输出节点的第一端子和接收栅极截止电压的第二端子。
6.根据权利要求1所述的扫描驱动器，其中，所述第二输出电路包括：
第五晶体管，包括接收所述第一时钟信号的栅极、结合到所述共享控制节点的第一端子和结合到所述第二控制节点的第二端子；
第六晶体管，包括结合到所述第二控制节点的栅极、接收所述第二时钟信号的第一端子和结合到第二输出节点的第二端子，所述第二扫描信号在所述第二输出节点处输出；
第二电容器，包括结合到所述第二控制节点的第一电极和结合到所述第二输出节点的第二电极；以及
第七晶体管，包括结合到共享反相控制节点的栅极、结合到所述第二输出节点的第一端子和接收栅极截止电压的第二端子。
7.根据权利要求6所述的扫描驱动器，其中，所述第二输出电路还包括：
第十三晶体管，结合在所述第五晶体管的所述第二端子与所述第二控制节点之间，并且包括接收栅极导通电压的栅极、结合到所述第五晶体管的所述第二端子的第一端子和结合到所述第二控制节点的第二端子。
8.根据权利要求1所述的扫描驱动器，其中，所述多个级中的每个级还包括：
共享稳定器电路，被构造为响应于共享反相控制节点的电压而将栅极截止电压传输到所述共享控制节点。
9.根据权利要求8所述的扫描驱动器，其中，所述共享稳定器电路包括：
第八晶体管，包括结合到所述共享反相控制节点的栅极、结合到所述共享控制节点的第一端子和接收所述栅极截止电压的第二端子。
10.根据权利要求1所述的扫描驱动器，其中，所述多个级中的每个级还包括：
共享反相器电路，被构造为响应于所述第一时钟信号和所述第一扫描信号而控制共享反相控制节点。
11.根据权利要求10所述的扫描驱动器，其中，所述共享反相器电路包括：
第九晶体管，包括接收所述第一时钟信号的栅极、接收所述第一时钟信号的第一端子以及第二端子；
第十晶体管，包括结合到所述第九晶体管的所述第二端子的栅极、接收所述第一时钟信号的第一端子和结合到所述共享反相控制节点的第二端子；
第十一晶体管，包括结合到第一输出节点的栅极、结合到所述第十晶体管的所述栅极的第一端子和接收栅极截止电压的第二端子，所述第一扫描信号在所述第一输出节点处输出；以及
第十二晶体管，包括结合到所述第一输出节点的栅极、结合到所述共享反相控制节点的第一端子和接收所述栅极截止电压的第二端子。
12.根据权利要求1所述的扫描驱动器，其中，所述多个级中的每个级还包括：
共享反相器电路，被构造为响应于所述第一时钟信号和所述共享控制节点的所述电压而控制共享反相控制节点。
13.根据权利要求12所述的扫描驱动器，其中，所述共享反相器电路包括：
第九晶体管，包括接收所述第一时钟信号的栅极、接收所述第一时钟信号的第一端子以及第二端子；
第十晶体管，包括结合到所述第九晶体管的所述第二端子的栅极、接收所述第一时钟信号的第一端子和结合到所述共享反相控制节点的第二端子；
第十一晶体管，包括结合到所述共享控制节点的栅极、结合到所述第十晶体管的所述栅极的第一端子和接收栅极截止电压的第二端子；
第十二晶体管，包括结合到所述共享控制节点的栅极、结合到所述共享反相控制节点的第一端子和接收所述栅极截止电压的第二端子；以及
第三电容器，包括结合到所述共享反相控制节点的第一电极和接收所述栅极截止电压的第二电极。
14.根据权利要求1所述的扫描驱动器，其中，包括在所述扫描驱动器的所述第一输出电路和所述第二输出电路中的一个中的晶体管是NMOS晶体管，而包括在所述第一输出电路和所述第二输出电路中的另一个中的晶体管是PMOS晶体管。
15.根据权利要求1所述的扫描驱动器，其中，包括在所述扫描驱动器的所述共享输入电路、共享稳定器电路和共享反相器电路中的至少一个中的晶体管是PMOS晶体管，而包括在所述共享输入电路、所述共享稳定器电路和所述共享反相器电路中的至少另一个中的晶体管是NMOS晶体管。
16.一种包括多个级的扫描驱动器，所述多个级中的每个级包括：
至少一条时钟线，被构造为接收具有不同相位的第一时钟信号和第二时钟信号；
第一晶体管，包括接收输入信号或所述第二时钟信号的栅极、接收所述输入信号的第一端子和结合到共享控制节点的第二端子；
第二晶体管，包括接收栅极导通电压的栅极、结合到所述共享控制节点的第一端子和结合到第一控制节点的第二端子；
第三晶体管，包括结合到所述第一控制节点的栅极、接收所述第一时钟信号的第一端子和结合到第一输出节点的第二端子，第一扫描信号在所述第一输出节点处输出；
第一电容器，包括结合到所述第一控制节点的第一电极和结合到所述第一输出节点的第二电极；
第四晶体管，包括结合到共享反相控制节点的栅极、结合到所述第一输出节点的第一端子和接收栅极截止电压的第二端子；
第五晶体管，包括接收所述第一时钟信号的栅极、结合到所述共享控制节点的第一端子和结合到第二控制节点的第二端子；
第六晶体管，包括结合到所述第二控制节点的栅极、接收所述第二时钟信号的第一端子和结合到第二输出节点的第二端子，第二扫描信号在所述第二输出节点处输出；
第二电容器，包括结合到所述第二控制节点的第一电极和结合到所述第二输出节点的第二电极；以及
第七晶体管，包括结合到所述共享反相控制节点的栅极、结合到所述第二输出节点的第一端子和接收所述栅极截止电压的第二端子。
17.根据权利要求16所述的扫描驱动器，其中，所述多个级中的每个级还包括：
第八晶体管，包括结合到所述共享反相控制节点的栅极、结合到所述共享控制节点的第一端子和接收所述栅极截止电压的第二端子；
第九晶体管，包括接收所述第一时钟信号的栅极、接收所述第一时钟信号的第一端子以及第二端子；
第十晶体管，包括结合到所述第九晶体管的所述第二端子的栅极、接收所述第一时钟信号的第一端子和结合到所述共享反相控制节点的第二端子；
第十一晶体管，包括结合到所述第一输出节点的栅极、结合到所述第十晶体管的所述栅极的第一端子和接收所述栅极截止电压的第二端子；以及
第十二晶体管，包括结合到所述第一输出节点的栅极、结合到所述共享反相控制节点的第一端子和接收所述栅极截止电压的第二端子。
18.根据权利要求16所述的扫描驱动器，其中，所述多个级中的每个级还包括：
第十三晶体管，结合在所述第五晶体管的所述第二端子与所述第二控制节点之间，并且包括接收所述栅极导通电压的栅极、结合到所述第五晶体管的所述第二端子的第一端子和结合到所述第二控制节点的第二端子。
19.根据权利要求16所述的扫描驱动器，其中，所述多个级中的每个级还包括：
第八晶体管，包括结合到所述共享反相控制节点的栅极、结合到所述共享控制节点的第一端子和接收所述栅极截止电压的第二端子；
第九晶体管，包括接收所述第一时钟信号的栅极、接收所述第一时钟信号的第一端子以及第二端子；
第十晶体管，包括结合到所述第九晶体管的所述第二端子的栅极、接收所述第一时钟信号的第一端子和结合到所述共享反相控制节点的第二端子；
第十一晶体管，包括结合到所述共享控制节点的栅极、结合到所述第十晶体管的所述栅极的第一端子和接收所述栅极截止电压的第二端子；
第十二晶体管，包括结合到所述共享控制节点的栅极、结合到所述共享反相控制节点的第一端子和接收所述栅极截止电压的第二端子；以及
第三电容器，包括结合到所述共享反相控制节点的第一电极和接收所述栅极截止电压的第二电极。
20.一种显示装置，所述显示装置包括：
显示面板，包括多个像素；
数据驱动器，被构造为向所述多个像素提供数据信号；
扫描驱动器，被构造为向所述多个像素提供扫描信号，并且包括多个级；以及
控制器，被构造为控制所述数据驱动器和所述扫描驱动器，
其中，所述多个级中的每个级包括：
至少一条时钟线，被构造为接收具有不同相位的第一时钟信号和第二时钟信号；
共享输入电路，被构造为将输入信号传输到共享控制节点；
第一输出电路，结合到所述共享控制节点，被构造为将所述共享控制节点的电压传输到第一控制节点，并且被构造为响应于所述第一控制节点的电压和所述第一时钟信号而输出所述扫描信号中的第一扫描信号；以及
第二输出电路，结合到所述共享控制节点，被构造为将所述共享控制节点的所述电压传输到第二控制节点，并且被构造为响应于所述第二控制节点的电压和所述第二时钟信号而输出所述扫描信号中的第二扫描信号。
CN202110867549.0A 2020-07-30 2021-07-29 扫描驱动器和显示装置 Pending CN114067755A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0095389 2020-07-30
KR1020200095389A KR20220016350A (ko) 2020-07-30 2020-07-30 스캔 드라이버 및 표시 장치

Publications (1)

Publication Number Publication Date
CN114067755A true CN114067755A (zh) 2022-02-18

Family

ID=80003472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110867549.0A Pending CN114067755A (zh) 2020-07-30 2021-07-29 扫描驱动器和显示装置

Country Status (3)

Country Link
US (1) US11551604B2 (zh)
KR (1) KR20220016350A (zh)
CN (1) CN114067755A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243547B (zh) * 2020-03-18 2021-06-01 Tcl华星光电技术有限公司 Goa电路及显示面板
CN111540328B (zh) * 2020-05-25 2021-03-16 武汉华星光电技术有限公司 Goa电路及显示面板

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2006058770A (ja) * 2004-08-23 2006-03-02 Toshiba Matsushita Display Technology Co Ltd 表示装置の駆動回路
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
KR101318043B1 (ko) * 2006-06-02 2013-10-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101272337B1 (ko) * 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
JP2008139520A (ja) * 2006-12-01 2008-06-19 Sony Corp 表示装置
US8976103B2 (en) * 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
JP2009014796A (ja) * 2007-06-30 2009-01-22 Sony Corp Ｅｌ表示パネル、電源線駆動装置及び電子機器
JP4433039B2 (ja) * 2007-11-14 2010-03-17 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR101469096B1 (ko) * 2008-06-27 2014-12-15 삼성전자주식회사 게이트 드라이버 및 그 구동 방법과 이를 적용한디스플레이 패널 구동 장치
KR20130000020A (ko) * 2011-06-22 2013-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 발광 제어선 구동부
KR101871425B1 (ko) * 2011-06-30 2018-06-28 삼성디스플레이 주식회사 주사구동부 및 이를 이용한 유기전계발광 표시장치
KR101960846B1 (ko) * 2011-12-13 2019-07-16 엘지디스플레이 주식회사 게이트 쉬프트 레지스터
KR102095280B1 (ko) * 2012-09-28 2020-03-31 주식회사 실리콘웍스 입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로
KR102108880B1 (ko) * 2013-09-17 2020-05-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN104795029B (zh) * 2014-01-16 2017-06-06 矽创电子股份有限公司 栅极驱动器及其电路缓冲器
TWI544474B (zh) * 2014-11-19 2016-08-01 友達光電股份有限公司 移位暫存器
CN104835476B (zh) * 2015-06-08 2017-09-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN104900189B (zh) * 2015-06-19 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105139795B (zh) * 2015-09-22 2018-07-17 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
KR20170039807A (ko) * 2015-10-01 2017-04-12 삼성디스플레이 주식회사 주사 구동부 및 그의 구동방법
KR102499314B1 (ko) 2015-12-31 2023-02-10 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 디스플레이 장치
CN105446544B (zh) * 2016-01-04 2018-05-18 京东方科技集团股份有限公司 触控驱动单元及其驱动方法、触控驱动电路及显示装置
CN106940987A (zh) * 2016-01-04 2017-07-11 中华映管股份有限公司 驱动器及其驱动方法
KR102531460B1 (ko) * 2016-03-24 2023-05-12 삼성전자주식회사 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
CN106128348B (zh) * 2016-08-24 2018-03-13 武汉华星光电技术有限公司 扫描驱动电路
CN106205461B (zh) * 2016-09-30 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN106531051B (zh) * 2017-01-03 2019-05-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106504722B (zh) * 2017-01-12 2019-10-01 京东方科技集团股份有限公司 一种goa分区驱动方法和装置、goa单元
CN106898319B (zh) * 2017-02-20 2019-02-26 武汉华星光电技术有限公司 一种goa电路及液晶显示面板
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN106782284B (zh) * 2017-03-02 2018-02-27 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
CN106652964B (zh) * 2017-03-10 2019-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106952605B (zh) * 2017-05-16 2020-08-11 厦门天马微电子有限公司 一种移位寄存器和显示面板
CN107316600A (zh) * 2017-07-21 2017-11-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR102367271B1 (ko) * 2017-07-28 2022-02-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
CN107256722B (zh) * 2017-08-02 2020-05-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107610736B (zh) * 2017-09-27 2021-09-14 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN107507556B (zh) * 2017-09-30 2020-06-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路以及显示装置
CN108288460B (zh) * 2018-04-26 2021-01-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN108877627B (zh) * 2018-07-13 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN108877682B (zh) * 2018-07-18 2020-04-28 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN109036282B (zh) * 2018-08-24 2020-05-22 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法
CN108877636B (zh) * 2018-08-29 2021-05-14 合肥鑫晟光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109166600B (zh) * 2018-10-26 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109243358B (zh) * 2018-11-22 2021-11-12 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路与显示装置
CN109920387A (zh) * 2019-02-22 2019-06-21 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
KR102655248B1 (ko) * 2019-05-10 2024-04-09 삼성디스플레이 주식회사 표시 장치
US11688318B2 (en) * 2019-08-08 2023-06-27 Hefei Boe Joint Technology Co., Ltd. Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
KR20210028774A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
KR20210043773A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN110619838B (zh) * 2019-11-04 2021-12-21 京东方科技集团股份有限公司 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
US11127340B2 (en) * 2020-01-16 2021-09-21 Samsung Display Co., Ltd. Stage circuit and scan driver including the same
CN111091775B (zh) * 2020-03-22 2020-09-01 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子设备

Also Published As

Publication number Publication date
KR20220016350A (ko) 2022-02-09
US20220036802A1 (en) 2022-02-03
US11551604B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
CN112447136B (zh) 扫描驱动器和显示装置
KR102508450B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
CN108399892B (zh) 像素以及具有像素的显示设备
KR102477012B1 (ko) 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치
US11636810B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
CN113808541A (zh) 有机发光显示装置的像素
CN114495834A (zh) 显示装置
CN111179856A (zh) 显示装置
CN114067755A (zh) 扫描驱动器和显示装置
CN113643665A (zh) 有机发光二极管显示装置及其像素
US10140926B2 (en) Display device and electronic device having the same
EP3171356A1 (en) Scanline driver and display device including the same
US11592859B2 (en) Gate clock generator and display device
CN219534037U (zh) 栅极驱动器
KR20230090382A (ko) 스캔 드라이버 및 표시 장치
CN116246579A (zh) 发射驱动器和显示装置
CN110349541B (zh) 显示装置的扫描驱动器
KR20240003014A (ko) 표시 장치 및 이의 구동 방법
KR20240123892A (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR20240126483A (ko) 픽셀 회로 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination