CN114038955B - 发光芯片的外延结构、发光芯片及显示背板 - Google Patents

发光芯片的外延结构、发光芯片及显示背板 Download PDF

Info

Publication number
CN114038955B
CN114038955B CN202110211462.8A CN202110211462A CN114038955B CN 114038955 B CN114038955 B CN 114038955B CN 202110211462 A CN202110211462 A CN 202110211462A CN 114038955 B CN114038955 B CN 114038955B
Authority
CN
China
Prior art keywords
barrier
barrier sublayer
layer
sublayer
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110211462.8A
Other languages
English (en)
Other versions
CN114038955A (zh
Inventor
翟小林
杨顺贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Optoelectronic Technology Co ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202110211462.8A priority Critical patent/CN114038955B/zh
Publication of CN114038955A publication Critical patent/CN114038955A/zh
Application granted granted Critical
Publication of CN114038955B publication Critical patent/CN114038955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种发光芯片的外延结构、发光芯片及显示背板，发光芯片的有源层包括多个交替生长的量子阱层和量子垒层，且量子垒层包括第三势垒子层，以及分别位于第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第三势垒子层与所述量子阱层的晶格常数之差，使得因晶格失配导致的量子限制斯塔克效应得以遏制，减小能带弯曲，使电子和空穴的辐射复合效率得到提升；第三势垒子层掺杂有P型杂质，注入到量子阱中的空穴数显著增加，空穴可尽可能均匀的分布在所有量子阱中，可进一步提升电子和空穴的辐射复合效率，从而提升内量子效率。

Description

发光芯片的外延结构、发光芯片及显示背板
技术领域
本发明涉及半导体器件领域，尤其涉及一种发光芯片的外延结构、发光芯片及显示背板。
背景技术
GaN(氮化镓)基多量子阱结构LED，内量子效率的提高取决于阱层内载流子辐射复合效率的提高。辐射复合效率主要受以下几个因素影响：载流子注入均匀性、量子限制斯塔克效应(Quant um-Confined Stark Effect,QCSE)、阱层材料的结晶质量、界面的陡峭程度、载流子限制等。发光芯片的发光效率主要包括内量子效率和外量子效率，内量子效率是单位时间内产生的光子数和单位时间内注入的电子-空穴对数的比值，而外量子效率是单位时间发射到外部的光子数和单位时间内注入的电子-空穴对数的比值。
对于空穴，由于其具有较大的有效质量，低的空穴迁移率使得空穴很难越过量子阱势垒，进入其它量子阱中，因此空穴主要存在于最接近P区的一两个量子阱中。大量LED电子空穴分布方面的研究也表明，电子在量子阱中基本上均匀分布(所有量子阱中呈现均匀分布)，而空穴主要存在于最接近于P区的一两个量子阱中，也即空穴在量子阱中呈现不均匀分布，使得电子与空穴的复合概率下降。而量子限制斯塔克效应是由于GaN材料本来的自发极化和外延薄膜中材料的晶格失配引起的压电极化共同影响的；量子限制斯塔克效应使能带发生弯曲，电子与空穴的波函数在空间上发生分离，也使得电子与空穴的复合概率下降，降低内量子效率。
因此，如何解决发光芯片的外延结构中，空穴分布不均匀问题和遏制限制斯塔克效应，是亟需解决的问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种发光芯片的外延结构、发光芯片及显示背板，旨在解决现有发光芯片的外延结构中，空穴分布不均匀以及存在较强的限制斯塔克效应的问题。
一种发光芯片的外延结构，包括有源层，所述有源层包括多个交替生长的量子阱层和量子垒层；
所述量子垒层包括第三势垒子层，以及分别位于所述第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，所述第一势垒子层和第五势垒子层分别与位于所述第三势垒子层上、下两侧的所述量子阱层接触；
所述第一势垒子层、第五势垒子层与所述量子阱层的晶格常数之差，小于所述第三势垒子层与所述量子阱层的晶格常数之差；所述第三势垒子层掺杂有P型杂质。
上述发光芯片的外延结构中，其有源层包括交替生长的量子阱层和量子垒层，且量子垒层包括第三势垒子层，以及分别位于第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，第一势垒子层和第五势垒子层分别与位于第三势垒子层上、下两侧的所述量子阱层接触；由于第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第三势垒子层与所述量子阱层的晶格常数之差；从而因晶格失配导致的量子限制斯塔克效应得以遏制，从而减小能带弯曲，并使得电子和空穴的辐射复合效率得到提升，提升了内量子效率；
另外，第三势垒子层掺杂有P型杂质，使得注入到量子阱中的空穴数显著增加，空穴不再局限于只存在于最接近P区的一两个量子阱中，而是尽可能均匀的分布在所有量子阱中，空穴的分布均匀性得到改善，量子效率峰值向大电流方向移动，可进一步提升电子和空穴的辐射复合效率，从而提升内量子效率。
基于同样的发明构思，本申请还提供一种发光芯片，所述发光芯片包括如上所述的外延结构。
由于该发光芯片采用了上述外延结构，因此其因晶格失配导致的量子限制斯塔克效应也得以遏制，空穴的分布均匀性得到了改善，且电子和空穴的辐射复合效率也得到提升。
基于同样的发明构思，本申请还提供一种显示背板，所述显示背板包括背板主体，所述背板主体上设置有多个固晶区；所述显示背板还包括设置于所述固晶区内的发光芯片，至少一颗所述发光芯片为如上所述的发光芯片。
由于该发光芯片采用了上述发光芯片，其相对现有显示背板，出光效率更高，显示效果更好，用户体验的满意度更好。
附图说明
图1为本发明实施例提供的发光芯片的外延结构示意图一；
图2为本发明实施例提供的发光芯片的外延结构示意图二；
图3为本发明实施例提供的有源层结构示意图一；
图4为本发明实施例提供的有源层结构示意图二；
图5为本发明另一可选实施例提供的发光芯片的外延结构制作流程示意图；
图6为本发明另一可选实施例提供的发光芯片结构示意图一；
图7为本发明另一可选实施例提供的发光芯片结构示意图二；
图8为本发明另一可选实施例提供的量子阱层和量子垒层交替设置示意图；
附图标记说明：
1-量子阱层，2-量子垒层，21-第一势垒子层，22-第二势垒子层，23-第三势垒子层，24-第四势垒子层，25-第五势垒子层，61-衬底，62-第一半导体层，63-第一电极，64-有源层，65-载流子阻挡层，66-第二半导体层，67-第二电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
相关技术中，空穴主要存在于最接近于P区的一两个量子阱中，也即空穴在量子阱中呈现不均匀分布，使得电子与空穴的复合概率下降；且GaN材料的自发极化和外延薄膜中材料的晶格失配引起的压电极化共同影响量子限制斯塔克效应；量子限制斯塔克效应使能带发生弯曲，电子与空穴的波函数在空间上发生分离，也使得电子与空穴的复合概率下降，降低了内量子效率。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本实施例所示例的发光芯片的外延结构，其有源层包括交替生长的量子阱层和量子垒层，且量子垒层包括第三势垒子层，以及分别位于第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第三势垒子层与所述量子阱层的晶格常数之差，也即第一势垒子层和第五势垒子层分别与各自接触的量子阱层实现近晶格匹配使得量子限制斯塔克效应得以遏制，保证良好晶体质量的同时减小了能带弯曲，使电子和空穴的辐射复合效率得到提升，增加了发光效率。且第三势垒子层掺杂有P型杂质(例如一种示例中，该第三势垒子层可采用P掺杂工艺制成)，以实现在该量子垒层中，P掺杂能够为每一个量子阱提供空穴，使得注入到量子阱中的空穴数显著增加，且空穴可尽可能均匀的分布在所有量子阱中，可进一步增加电子空穴辐射复合效率。
应当理解的是，本实施例所提供的发光芯片的外延结构可以用于制作发光芯片，从芯片尺寸角度，该发光芯片可以为微型发光芯片，也可为普通尺寸的发光芯片。为微型发光芯片时，可以包括但不限于micro-LED芯片、mini-LED芯片中的至少一种。从电极设置方式的角度，该发光芯片可以为正装发光芯片，倒装发光芯片或垂直发光芯片等。
为了便于理解，本实施例下面对上述发光芯片的外延结构进行示例说明。
本实施例提供的发光芯片的外延结构包括有源层，有源层包括交替生长的量子阱层和量子垒层；也即该有源层(也可称之为发光层)包括周期性的交替生长的量子阱层和量子垒层。本实施例中有源层包括的量子阱层和量子垒层的层数可以根据需求灵活设置。例如，一种示例中，可以包括六层或六层以上的量子阱层，以及六层或六层以上的量子垒层。本实施例中量子阱层和量子垒层的交替方式可包括但不限于以下两种方式：
方式一：有源层包括交替生长的量子阱层和包括的量子垒层的数量相同。例如参见图1所示的有源层，其包括n个量子阱层1和n个量子垒层2，该n个量子阱层1和n个量子垒层2从下往上依次交替设置。此时位于最顶层的量子垒层2的上方未设置量子阱层1。
方式二：有源层包括交替生长的量子阱层和包括的量子垒层的数量不相同，例如量子阱层的数量比量子垒层多一层。参见图2所示的有源层，其包括n+1个量子阱层1和n个量子垒层2，该n+1个量子阱层1和n个量子垒层2从下往上依次交替设置。此时位于最顶层的量子垒层2的上方还设置有一层量子阱层1。
当然，应当理解的是，本实施例中量子阱层和量子垒层的交替方式并不限于上述图1和图2所示的两种方式，还可根据需求进行等同的变形，这些变形方案也都在本实施例的范围内，在此不再赘述。
本实施例中的量子垒层包括第三势垒子层，以及分别位于第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，其中第一势垒子层和第五势垒子层分别与位于第三势垒子层上、下两侧的量子阱层接触；应当理解的是，当量子阱层和量子垒层的交替方式为上述图1所示的方式时，位于最顶层的量子垒层所包括的第五势垒子层上方未设置量子阱层。
其中，量子垒层的第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第三势垒子层与量子阱层的晶格常数之差；也即第一势垒子层、第五势垒子层与各自接触的量子阱层实现近晶格匹配，以保证良好晶体质量的同时减小能带弯曲，增加发光效率。应当理解的是，在本实施例的一些示例中，第一势垒子层、第五势垒子层的材质、尺寸、制作工艺中的至少一种可以相同，也可不同，但需要至少满足上述近晶格匹配的需求。且本实施例中第一势垒子层、第五势垒子层的材质、尺寸、制作工艺中的至少一种可以根据需求灵活选择，本实施例对其不做限制。
本实施例中的第三势垒子层掺杂有P型杂质，使得注入到量子阱中的空穴数显著增加，空穴不再局限于只存在于最接近P区的一两个量子阱中，而是尽可能均匀的分布在所有量子阱中，空穴的分布均匀性得到改善，量子效率峰值向大电流方向移动，可进一步提升电子和空穴的辐射复合效率，从而提升内量子效率。且应当理解的是，本实施例中第三势垒子层的材质、尺寸、制作工艺中的至少一种可以根据需求灵活选择，本实施例对其不做限制。
一种量子垒层参见图3所示，其包括第三势垒子层23，以及分别位于第三势垒子层23的上、下两侧的第一势垒子层21和第五势垒子层25，其中第一势垒子层21和第五势垒子层25分别与位于第三势垒子层23上、下两侧的量子阱层接触1。
在本实施例的又一示例中，为了保证第一势垒子层和第五势垒子层中的元素在制成过程中不被蒸发或被其他方式破坏，量子垒层还包括位于第一势垒子层和第三势垒子层之间的第二势垒子层，以及位于第三势垒子层和第五势垒子层之间的第四势垒子层；且第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第二势垒子层、第四势垒子层与量子阱层的晶格常数之差，以保证实现近晶格匹配，以保证良好晶体质量的同时减小能带弯曲，增加发光效率。且应当理解是，本实施例中第二势垒子层、第四势垒子层与量子阱层的晶格常数之差，与第三势垒子层与量子阱层的晶格常数之差可以相等，也可小于第三势垒子层与量子阱层的晶格常数之差。另外，第二势垒子层和第四势垒子层的设置出了可以保护第一势垒子层和第五势垒子层的晶体质量外,还能获得较窄的光致发光光谱(Photoluminescence Spectroscopy，PL)半高宽，提升内量子效率。
例如一种量子垒层参见图4所示，其与图3所示的量子垒层的主要区别在于，其除了包括第三势垒子层23，以及分别位于第三势垒子层23的上、下两侧的第一势垒子层21和第五势垒子层25外，该包括位于第一势垒子层21和第三势垒子层23之间的第二势垒子层22，位于第三势垒子层23和第五势垒子层25之间的第四势垒子层24。
另外，应当理解的是，本实施例中不同层的量子垒层之间对应的第一势垒子层、第二势垒子层、第三势垒子层、第四势垒子层、第五势垒子层中的至少一层的材质、尺寸、形状中的至少一种可以相同，也可不同。
为了便于理解，本实施例下面以量子阱层包括但不限于InGaN(可称之为铟镓氮、氮化铟镓或氮化镓铟；)层为示例进行说明。应当理解的是，量子阱层也可根据需求替换为其他材质，此时第一势垒子层、第二势垒子层、第三势垒子层、第四势垒子层、第五势垒子层中的至少一层的材质可对应替换。这些等同替换方式也都在本实施例的范围内，在此不再一一赘述。
本示例中，第一势垒子层和第五势垒子层为在第一氮气环境和第一温度下生长的InN(氮化镓)子层。InN子层直接与InGaN层(量子阱层)接触，两层之间的晶格常数差异，相较于量子阱层和第二势垒子层、第四势垒子层之间的晶格差异小很多，从而因晶格失配导致的量子限制斯塔克效应得以遏制，电子和空穴在的辐射复合效率得到提升，因此发光芯片的内量子效率和光输出等光电特性得到改善。
本示例的一种应用示例中，上述第一氮气环境为纯氮气环境，第一温度(本示例中可称之为低温)的取值为650℃(摄氏度)至750℃，生长InN子层采用的第一生长压力的取值为300mbar(毫巴)至600mbar，生长的InN子层的厚度小于等于1.5nm(纳米)。例如，一种应用场景中，可在纯氮气环境下，设置第一温度为优选大于等于700℃(可以维持量子阱中In的稳定性和均匀性，例如可设置为700℃至750℃)，生长压力大于等于400mbar分别制备第一势垒子层和第五势垒子层，即制备InN子层，制备的InN子层的厚度为0.8nm至1.5nm。制备的InN子层是为了更好的和InGaN材料实现近晶格匹配，保证良好晶体质量的同时减小了能带弯曲增加了发光效率。本示例中InN子层不能太厚，太厚的话会导致第一势垒子层和第二势垒子层、第四势垒子层和第五势垒子层晶格失配严重，影响多量子阱的发光效率。如上分析所示，本示例中第一势垒子层和第五势垒子层的材质、尺寸、制作工艺中的至少一种也可以不同，在此不再赘述。
本示例中，第二势垒子层和第四势垒子层为在第二氮气环境和第二温度下生长的GaN子层。GaN子层的设置可以保证InN子层中的In不被蒸发而维持其优选的组分，既可以改善晶体质量减少缺陷密度，且能获得较窄的PL半高宽，保证稳定In组分的同时也提升了内量子效率。
本示例的一种应用示例中，上述第二氮气环境为纯氮气，第二温度的取值为700℃至800℃(本示例中可称之为中温)，生长GaN子层采用的第二生长压力的取值为300mbar至600mbar，生长的GaN子层的厚度小于等于5nm。例如，一种应用场景中，可在纯氮气环境下，设置第二温度为优选大于等于750℃(以保证第一势垒子层的In不被蒸发而维持其优选的组分，例如可设置为750℃至800℃)，生长压力大于等于400mbar分别制备第二势垒子层和第四势垒子层，即制备GaN子层，制备的GaN子层的厚度为0.3nm至5nm。制备的GaN子层可以改善晶体质量减少缺陷密度。如上分析所示，本示例中第二势垒子层和第四势垒子层的材质、尺寸、制作工艺中的至少一种也可以不同，在此不再赘述。
本示例中，第三势垒子层为在第三氮气环境和第三温度下，结合掺杂Mg(镁)工艺生长的GaN:Mg子层。Mg掺杂(即P掺杂)能够为每一个量子阱提供空穴，增加电子空穴辐射复合的同时也改善了空穴分布不均匀的问题。
本示例的一种应用示例中，上述第三氮气环境为氢气和氮气混合环境，第三温度的取值为850℃至950℃(本示例中可称之为高温)，生长GaN:Mg子层采用的第三生长压力的取值为300mbar至600mbar，生长的GaN:Mg子层的厚度大于等于5nm，小于等于10nm。例如，一种应用场景中，可在氢气与氮气的比例为1/4至2/1环境下(例如可取该比例为1/2至2/1)，设置第二温度为优选大于等于900℃(能进一步改善量子阱层的晶体质量，例如可设置为900℃至950℃)，生长压力大于等于400mbar，Mg掺杂浓度小于5×1018atom/cm2(其中atom/cm2为每平方厘米多少个原子；例如可取Mg掺杂浓度小于1×1018atom/cm2)制备第三势垒子层，即制备GaN:Mg子层，制备的GaN:Mg子层的厚度为7nm至10nm。本应用示例中，采用氢气氮气混气生长结合掺杂Mg工艺，一方面高温下氢气的通入处理可以更加有效的改善界面处的富In团簇，降低C(碳),O(氧)等杂质引入的位错，提高样品的表面及界面质量，对于样品的发光强度及半高宽改善均有较大帮助。另一方面此层采用了Mg掺杂(P掺杂)工艺后，注入到量子阱中的空穴数显著增加，空穴不再局限于只存在于最接近于P区的一两个量子阱中，而是均匀的分布在所有量子阱中，空穴的分布均匀性得到改善，量子效率峰值向大电流方向移动，发光芯片的效率衰减得到明显改善。
本发明另一可选实施例：
本实施例还提供了一种上述实施例中的发光芯片的外延结构的制作方法，该制作方法包括制作有源层的步骤，其中制作有源层的步骤包括交替生长量子阱层和量子垒层的过程。一种示例的制作过程参见图5所示，其包括但不限于：
S501：在低温且纯氮气环境下生长第一势垒子层，该第一势垒子层位于量子阱层之上与量子阱层直接接触。
在本示例中，第一势垒子层为低温氮气环境生长的薄层InN材料，此层生长温度范围650℃至750℃，例如可设置为大于等于700℃，小于等于750℃，可以维持量子阱中In的稳定性和均匀性。生长压力小于300mbar至600mbar，例如可设置为大于等于400mbar，小于等于600mbar,生长厚度小于1.5nm，例如大于等于1nm，小于等于1.5nm。此层InN子层(即第一势垒子层)是为了更好的和量子阱层(即InGaN层)材料实现近晶格匹配，保证良好晶体质量的同时减小了能带弯曲增加了发光效率。但是InN层不能太厚，太厚的话会导致第一势垒子层和第二势垒子层晶格失配严重影响多量子阱的发光效率。
S502：在中温且纯氮气环境下生长第二势垒子层，该第二势垒子层位于第一势垒子层之上与第一势垒子层直接接触。
本示例中第二势垒子层为中温氮气环境生长的GaN材料，此层生长温度范围700℃至800℃，例如可以设置为大于等于750℃，小于等于800℃，可以保证第一势垒子层的In不被蒸发而维持其优选的组分；生长压力小于300mbar至600mbar，例如可设置为大于等于400mbar，小于等于500mbar,生长厚度小于5nm，例如大于等于3nm，小于等于5nm，可以改善晶体质量减少缺陷密度。
S503：在高温且氢气和氮气混合环境下生长第三势垒子层，该第三势垒子层位于第二势垒子层之上与第二势垒子层直接接触。
本示例中第三势垒子层为高温氢气和氮气混合气氛下生长的GaN：Mg，此层生长温度范围850℃至950℃，例如大于等于900℃，小于等于950℃，能进一步改善量子阱层的晶体质量；生长气氛氢气和氮气混合气体，氢气氮气比例可以是2/1，1/1，1/2，1/3，1/4，例如设置为1/2，可以更加有效的改善界面处的富In团簇，降低C,O等杂质引入的位错，提高样品的表面及界面质量；生长压力小于300mbar至600mbar，例如设置为大于等于400mbar,生长厚度为5nm至10nm，例如大于等于7nm，小于等于10nm；Mg掺杂浓度小于5×1018atom/cm2，例如小于等于1×1018atom/cm2，可以增加电子空穴辐射复合的同时也改善了空穴分布不均匀的问题。
S504：在中温且纯氮气环境下生长第四势垒子层，该第四势垒子层位于第三势垒子层之上与第三势垒子层直接接触。
本示例中第四势垒子层的生长方式可采用上述第二势垒子层的生长方式，在此不再赘述。
S505：在低温且纯氮气环境下生长第五势垒子层，该第五势垒子层位于第四势垒子层之上与第四势垒子层直接接触，且与另一量子阱层直接接触。
本示例中第五势垒子层的生长方式可采用上述第一势垒子层的生长方式，在此不再赘述。
为了便于理解，本实施例下面结合采用上述实施例中的发光芯片的外延结构制得的发光芯片为示例进行说明。
一种示例参见图6所示，该发光芯片包括衬底61，设置于衬底61上的第一半导体层62，设置于第一半导体层62上的有源层64，设置于有源层64上的载流子阻挡层65，以及设置于载流子阻挡层65上的第二半导体层66；还包括分别与第一半导体层62和第二半导体层66电连接的第一电极63和第二电极67。
本示例中，第一半导体层62可为N型半导体、第二半导体层66可为P型半导体，或第一半导体层62可为P型半导体、第二半导体层66可为N型半导体。当然，本实施例中的发光芯片还可包括反射层、钝化层(其厚度和材质也可灵活设置，例如组成钝化层的材料可以包括但不限于氮化硅SiNx、氧化硅SiOx、氟化镁MgF2等类似的氧化物或氟化物中的至少一种。)等层结构，在此不再一一赘述。
应当理解的是，本实施例中第一电极63和第二电极67的材质可以相同，也可根据需求设置为不同。第一电极63和第二电极67中的至少一个的电极的材质可包括但不限于铬Cr，镍Ni，铝Al，钛Ti，金Au，铂Pt，钨W，铅Pb，铑Rh，锌Sn，铜Cu，银Ag中的至少一种。
图6中有源层64的结构可采用图1所示的有源层结构，该有源层64的结构也可采用图7所示的有源层结构，或根据本实施例提供的有源层等同替换的其他有源层结构，在此不再赘述。该有源层结构中的量子阱层和量子垒层的交错关系参见图8所示，图8中A为周期性交替生长的量子阱层，Ⅰ为第一势垒子层，Ⅱ为第二势垒子层，Ⅲ为第三势垒子层，Ⅳ为第四势垒子层，Ⅴ为第五势垒子层。
本实施例提供的发光芯片的外延结构，其因晶格失配导致的量子限制斯塔克效应得到有效的遏制，从而减小了能带弯曲，并使得电子和空穴的辐射复合效率得到提升，提升了内量子效率；另外由于其第三势垒子层采掺杂有P型杂质，使得注入到量子阱中的空穴数显著增加，空穴不再局限于只存在于最接近P区的一两个量子阱中，而是尽可能均匀的分布在所有量子阱中，空穴的分布均匀性得到改善，量子效率峰值向大电流方向移动，可进一步提升电子和空穴的辐射复合效率，从而提升内量子效率。
本发明又一可选实施例：
本实施例提供了一种显示背板，该显示背板包括背板主体，背板主体上设置有多个固晶区，显示背板还包括设置于该固晶区内的发光芯片，且至少一颗发光芯片采用如上实施例中所示的发光芯片，其相对现有显示背板，出光效率更高，显示效果更好，用户体验的满意度更好。
本实施例还提供了一种显示装置，该显示装置可以各种采用如上所示的发光芯片制作的显示背板进行显示的电子装置，例如可包括但不限于各种智能移动终端，车载终端、PC、显示器、电子广告板等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (9)

1.一种发光芯片的外延结构，包括有源层，其特征在于，所述有源层包括多个交替生长的量子阱层和量子垒层；
所述量子垒层包括第三势垒子层，分别位于所述第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，以及位于所述第一势垒子层和所述第三势垒子层之间的第二势垒子层，和位于所述第三势垒子层和第五势垒子层之间的第四势垒子层；所述第一势垒子层和所述第五势垒子层分别与位于所述第三势垒子层上、下两侧的所述量子阱层接触；
所述第一势垒子层、第五势垒子层与所述量子阱层的晶格常数之差，小于所述第三势垒子层与所述量子阱层的晶格常数之差，并小于所述第二势垒子层和所述第四势垒子层与所述量子阱层的晶格常数之差；所述第三势垒子层掺杂有P型杂质。
2.如权利要求1所述的发光芯片的外延结构，其特征在于，所述量子阱层包括InGaN层；所述第一势垒子层和第五势垒子层为在第一氮气环境和第一温度下生长的InN子层。
3.如权利要求2所述的发光芯片的外延结构，其特征在于，所述第一氮气环境为纯氮气环境，所述第一温度的取值为650℃至750℃，生长所述InN子层采用的第一生长压力的取值为300mbar至600mbar，生长的所述InN子层的厚度小于等于1.5nm。
4.如权利要求1-3任一项所述的发光芯片的外延结构，其特征在于，所述第二势垒子层和第四势垒子层为在第二氮气环境和第二温度下生长的GaN子层。
5.如权利要求4所述的发光芯片的外延结构，其特征在于，所述第二氮气环境为纯氮气，所述第二温度的取值为700℃至800℃，生长所述GaN子层采用的第二生长压力的取值为300mbar至600mbar，生长的所述GaN子层的厚度小于等于5nm。
6.如权利要求1-3任一项所述的发光芯片的外延结构，其特征在于，所述第三势垒子层为在第三氮气环境和第三温度下，结合掺杂Mg工艺生长的GaN:Mg子层。
7.如权利要求6所述的发光芯片的外延结构，其特征在于，所述第三氮气环境为氢气和氮气混合环境，所述第三温度的取值为850℃至950℃，生长所述GaN:Mg子层采用的第三生长压力的取值为300mbar至600mbar，生长的所述GaN:Mg子层的厚度大于等于5nm，小于等于10nm。
8.一种发光芯片，其特征在于，所述发光芯片包括如权利要求1-7任一项所述的外延结构。
9.一种显示背板，其特征在于，所述显示背板包括背板主体，所述背板主体上设置有多个固晶区；所述显示背板还包括设置于所述固晶区内的发光芯片，至少一颗所述发光芯片为如权利要求8所述的发光芯片。
CN202110211462.8A 2021-02-25 2021-02-25 发光芯片的外延结构、发光芯片及显示背板 Active CN114038955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110211462.8A CN114038955B (zh) 2021-02-25 2021-02-25 发光芯片的外延结构、发光芯片及显示背板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110211462.8A CN114038955B (zh) 2021-02-25 2021-02-25 发光芯片的外延结构、发光芯片及显示背板

Publications (2)

Publication Number Publication Date
CN114038955A CN114038955A (zh) 2022-02-11
CN114038955B true CN114038955B (zh) 2022-12-16

Family

ID=80139665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110211462.8A Active CN114038955B (zh) 2021-02-25 2021-02-25 发光芯片的外延结构、发光芯片及显示背板

Country Status (1)

Country Link
CN (1) CN114038955B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979445A (zh) * 2015-05-25 2015-10-14 华南理工大学 一种具有含铟导电层的发光二极管结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133883A (ja) * 1998-10-22 2000-05-12 Nichia Chem Ind Ltd 窒化物半導体素子
KR100456063B1 (ko) * 2004-02-13 2004-11-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
CN106229390B (zh) * 2016-08-08 2018-11-30 华灿光电（浙江）有限公司 一种GaN基发光二极管芯片的生长方法
CN106876531B (zh) * 2017-01-12 2019-08-23 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN108400209B (zh) * 2018-05-08 2019-05-24 芜湖德豪润达光电科技有限公司 外延结构、发光二极管和外延结构的制作方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN111900237A (zh) * 2020-08-13 2020-11-06 厦门乾照光电股份有限公司 一种紫外led芯片及其制作方法
CN112366257B (zh) * 2020-09-27 2022-03-18 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979445A (zh) * 2015-05-25 2015-10-14 华南理工大学 一种具有含铟导电层的发光二极管结构及其制备方法

Also Published As

Publication number Publication date
CN114038955A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US20050191778A1 (en) Light-emitting semiconductor device having a quantum well active layer, and method of fabrication
CN104009136B (zh) 提高发光效率的led外延层生长方法及led外延层
US20180138367A1 (en) Nitride Light Emitting Diode and Growth Method
CN115188863B (zh) 发光二极管外延片及其制备方法
CN104064643A (zh) Led的p型外延层、其制作方法及包括其的led外延片
CN116504896A (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN117253948B (zh) 发光二极管外延片及其制备方法、发光二极管
US20230246123A1 (en) Led chip structure and display device
CN117613167B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116525735A (zh) 一种发光二极管外延片及制备方法
KR100770440B1 (ko) 질화물 반도체 발광소자
CN116598396A (zh) 发光二极管外延片及其制备方法、led
KR101064068B1 (ko) 발광소자의 제조방법
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN213752740U (zh) 一种半导体外延结构、led芯片
CN108550668A (zh) 一种发光二极管外延片及其制作方法
CN114038955B (zh) 发光芯片的外延结构、发光芯片及显示背板
CN110085713B (zh) 一种带有插入层的多量子阱发光二极管及其制备方法
CN110364603A (zh) 一种抗静电的外延结构及其制作方法
CN111326622A (zh) 一种基于空穴调整层的发光二极管
CN210182401U (zh) 发光二极管外延片、发光二极管、显示装置
CN113809209A (zh) 一种led外延结构及其制备方法、led芯片
US20200212259A1 (en) Semiconductor stack, semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd.

Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd.