CN113921501A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN113921501A
CN113921501A CN202011239327.6A CN202011239327A CN113921501A CN 113921501 A CN113921501 A CN 113921501A CN 202011239327 A CN202011239327 A CN 202011239327A CN 113921501 A CN113921501 A CN 113921501A
Authority
CN
China
Prior art keywords
conductive connector
semiconductor wafer
identification mark
chip
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011239327.6A
Other languages
English (en)
Inventor
徐铉哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113921501A publication Critical patent/CN113921501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置及其制造方法。一种半导体装置包括：半导体晶圆，其具有芯片区域和边缘区域，并且具有在边缘区域中形成于半导体晶圆的一个表面上的标识标记；导电连接器，其在芯片区域中形成于半导体晶圆的一个表面上；以及虚设导电连接器，其在边缘区域中形成于半导体晶圆的一个表面上，其中，虚设导电连接器与标识标记不交叠。

Description

半导体装置及其制造方法
技术领域
本专利文档涉及半导体技术，并且更具体地，涉及具有半导体晶圆的半导体装置及其制造方法。
背景技术
半导体晶圆可以具有集成有半导体装置的多个芯片区域。多个芯片区域通过切割可以分成多个半导体芯片。
虽然半导体晶圆具有圆形形状或与其相似的形状，但是芯片区域具有矩形形状，使得半导体晶圆在芯片区域外部具有残留区域。该残留区域可以用于各种目的。作为示例，可以在该残留区域中形成具有半导体晶圆的标识信息的标识标记。
发明内容
在实施方式中，一种半导体装置可以包括：半导体晶圆，其具有芯片区域和边缘区域，并且具有在边缘区域中形成于半导体晶圆的一个表面上的标识标记；导电连接器，其在芯片区域中形成于半导体晶圆的一个表面上；以及虚设导电连接器，其在边缘区域中形成于半导体晶圆的一个表面上，其中，虚设导电连接器与标识标记不交叠。
在实施方式中，一种用于制造半导体装置的方法可以包括：提供具有芯片区域和边缘区域的半导体晶圆，半导体晶圆包括在边缘区域中形成于半导体晶圆的一个表面上的标识标记；在半导体晶圆的一个表面上方形成具有在芯片区域和边缘区域中的多个开口的光致抗蚀剂图案；在芯片区域的多个开口中形成导电连接器，并且在边缘区域的多个开口中形成虚设导电连接器；以及去除光致抗蚀剂图案，其中，边缘区域的开口与标识标记不交叠。
附图说明
图1是例示根据本公开的实施方式的半导体晶圆的平面图。
图2至图4是例示根据本公开的各种实施方式的半导体装置的平面图。
图5A是例示在图4的实施方式的情况下形成于芯片区域中的导电连接器的高度的图。
图5B是例示在图2的实施方式的情况下形成于芯片区域中的导电连接器的高度的图。
图6是例示根据本公开的另一实施方式的半导体装置的平面图。
图7是例示用于制造图4的实施方式的半导体装置的方法的图。
图8示出了例示采用包括根据实施方式的半导体封装件的存储卡的电子系统的框图。
图9示出了包括根据实施方式的半导体封装件的另一电子系统的框图。
具体实施方式
在下文中，将参照附图详细描述本公开的实施方式的各种示例。
附图可能不一定按比例绘制，并且在一些情况下，附图中至少一些结构的比例可能已经被夸大，以便清楚地例示所描述的示例或实现的一些特征。在具有多层结构中的两个或更多个层的附图或描述中呈现特定示例时，如图所示的这样的层的相对定位关系或这些层的布置顺序反映了所描述或所例示的示例的特定实现，并且不同的相对定位关系或层的布置顺序也是可以的。另外，多层结构的所描述或所例示的示例可能没有反映该特定多层结构中存在的全部层(例如，在两个例示的层之间可以存在一个或更多个附加层)。作为特定示例，当所描述或所例示的多层结构中的第一层称为在第二层“上”或“上方”或者在基板“上”或“上方”时，第一层可以直接形成在第二层或基板上，但是也可以表示在第一层和第二层或基板之间可以存在一个或更多个其它中间层的结构。
在下面的实施方式的描述中，当参数被称为“预定”时，它可以旨在表示当在处理或算法中使用该参数时提前确定参数的值。参数的值可以在处理或算法开始时设置，或者可以在执行处理或算法的时段期间设置。
将理解的是，尽管本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件和另一元件区分开。因此，在不脱离本公开的教导的情况下，在一些实施方式中的第一元件可以在其它实施方式中被称为第二元件。
各种实施方式涉及一种半导体装置，该半导体装置能够在使形成于半导体晶圆的芯片区域中的导电连接器的高度均匀的同时，促进对位于半导体晶圆的芯片区域外部的标识标记的标识。
图1是例示根据本公开的实施方式的半导体晶圆的平面图。半导体晶圆可以具有形成于由诸如硅之类的半导体材料形成的基板上方的电路和/或布线结构。可以通过重复地执行膜沉积工艺、掩模和蚀刻工艺、离子注入工艺等来形成电路和/或布线结构。为了便于描述，在图1的平面图中示出的半导体晶圆的一个表面将称为第一表面。
参照图1，本实施方式的半导体晶圆100可以包括芯片区域110和边缘区域120，边缘区域120设置在芯片区域110的外部。
芯片区域110可以是其中集成有多个半导体装置的区域，并且可以由多个单元芯片区域(是指由虚线划分的区域)的集合形成。每个单元芯片区域在平面图中可以具有矩形形状。作为参考，一个单元芯片区域由附图标记110D表示。多个单元芯片区域可以沿着X和Y方向以矩阵形式布置。
当半导体晶圆100的平面面积中被芯片区域110占据的平面面积增加时，就制造成本而言可以是有利的。为此，单元芯片区域可以布置为使芯片区域110的平面面积最大化。这里，由于单元芯片区域具有矩形形状，所以芯片区域110的轮廓可以具有由在X方向上的直线和在Y方向上的直线的组合所形成的形状。另一方面，半导体晶圆100可以具有圆形形状或类似于圆形形状的形状。结果，即使芯片区域110的平面面积尽可能地增加，也可以存在残留在芯片区域110外部的区域。该区域将称为边缘区域120。边缘区域120可以由单元芯片区域的一部分的集合形成。
边缘区域120可以根据需要以各种方式使用。作为示例，可以在边缘区域120中形成具有标识信息的标识标记。标识信息可以包括半导体晶圆100的特性、半导体晶圆100的制造历史等。作为示例，标识标记可以包括批号。另外，作为示例，可以以条形码的形式书写标识标记。另选地，作为示例，可以以顺次布置的一个或更多个字母、一个或更多个数字或其组合的形式来书写标识标记。可以在半导体晶圆100的第一表面上形成标识标记。此外，可以通过在半导体晶圆100的第一表面上使用蚀刻或激光标记来形成标识标记，并且因此标识标记可以从半导体晶圆100的第一表面凹陷预定深度。然而，本公开不限于此，并且只要在边缘区域120中在半导体晶圆100的第一表面上形成标识标记，标识标记的形式、截面形状等可以进行各种修改。
当半导体晶圆100是完全圆形的时，可能在半导体晶圆100的制造工艺期间无法设定标准。因此，凹口101可以形成于半导体晶圆100的侧表面上。凹口101可以具有V形状或笔直的凹口(未示出)。半导体晶圆100可以在制造工艺期间基于凹口101进行对准。
此外，可以通过沿着图1中的虚线进行切割而将多个单元芯片区域分成多个半导体芯片。每个半导体芯片可能需要电连接到另一组件(未示出)以用于封装。为此原因，可以在每个半导体芯片的表面上设置用于电连接半导体芯片和另一组件的导电连接器。在切割之前，可以在半导体晶圆100的芯片区域110的第一表面上形成导电连接器。然而，可以与经切割的半导体芯片无关地考虑是否在边缘区域120中形成导电连接器。
在下文中，参照图2至图4，将描述是否在边缘区域120中形成导电连接器，以及如何在边缘区域120中形成导电连接器。
图2至图4是例示根据本公开的各种实施方式的半导体装置的平面图。图2至图4是图1的半导体晶圆100的部分P1的放大图，示出了与半导体晶圆100一起形成在半导体晶圆100的第一表面上的导电连接器。具体而言，图2示出了仅在半导体晶圆100的芯片区域110中形成导电连接器的情况，图3示出了在半导体晶圆100的芯片区域110和全部边缘区域120中形成导电连接器的情况，并且图4示出了在半导体晶圆100的芯片区域110和一部分的边缘区域120中形成导电连接器的情况。
参照图2，多个导电连接器130可以布置在半导体晶圆100的芯片区域110中。尽管未示出，但是导电连接器130可以电连接到芯片区域110的电路和/或布线结构。形成于芯片区域110的每个单元芯片区域中的电路和/或布线结构可以具有相同的结构。因此，每个单元芯片区域中的导电连接器130可以具有相同的布置。为了便于描述，在本实施方式中，例示了多个导电连接器130均匀地形成在芯片区域110中的情况。然而，本公开不限于此，并且每个单元芯片区域中的导电连接器130的布置可以进行各种修改。
导电连接器130可以包括导电凸块。然而，本公开不限于此，并且导电连接器130可以是以各种形式实现的3维导体，诸如球、柱或它们的组合。
标识标记105可以形成在边缘区域120中。在本实施方式中，标识标记105可以包括条形码。
然而，根据图2的实施方式，可能出现以下问题。
可以通过以下来形成导电连接器130：在半导体晶圆100的第一表面上形成种子金属层；在种子金属层上形成光致抗蚀剂，光致抗蚀剂具有使要在其中形成导电连接器130的部分暴露的开口；执行电镀工艺以形成填充开口的导体；以及去除光致抗蚀剂。在本实施方式中，因为仅在芯片区域110中形成导电连接器130，所以在边缘区域120中光致抗蚀剂没有开口，并且因此，可能不在边缘区域120中执行电镀工艺。然而，在电镀工艺期间，流过半导体晶圆100的电流可以朝着未执行电镀工艺的边缘区域120汇聚。为此原因，布置在芯片区域110中与边缘区域120相邻的部分中的导电连接器130的高度可以高于布置在其它部分中的导电连接器130的高度。也就是说，可能出现导电连接器130的高度在整个芯片区域110中不均匀的问题。
另一方面，参照图3，不仅多个导电连接器130布置在半导体晶圆100的芯片区域110中，而且多个虚设导电连接器140可以布置在边缘区域120中。然而，因为边缘区域120不是要用作半导体芯片的部分，所以虚设导电连接器140不需要电连接到边缘区域120的电路和/或布线结构。
如果存在虚设导电连接器140，则可以解决以上描述的图2的实施方式的问题。具体地，它是如下的。
可以通过以下来形成导电连接器130和虚设导电连接器140：在半导体晶圆100的第一表面上形成种子金属层；在种子金属层上形成具有使要在其中形成导电连接器130和虚设导电连接器140的部分暴露的开口的光致抗蚀剂；执行电镀工艺以形成填充开口的导体；以及去除光致抗蚀剂。在本实施方式中，因为导电连接器130形成在芯片区域110中并且虚设导电连接器140形成在边缘区域120中，所以光致抗蚀剂的开口可以存在于边缘区域120以及芯片区域110中，并且因此可以在边缘区域120以及在芯片区域110中执行电镀工艺。因此，可以防止在电镀工艺期间流过半导体晶圆100的电流汇聚在边缘区域120中的现象。结果，芯片区域110中的导电连接器130的高度可以基本恒定。
然而，根据本实施方式，因为一些虚设导电连接器140与先前形成于边缘区域120中的标识标记105交叠，所以可能发生相对于标识标记105的识别错误。具体地，如本实施方式中那样，当标识标记105是难以目视检查的条形码时，该识别错误可能更加成问题。
在下文中，将提出能够解决在图2的实施方式中出现的问题以及在图3的实施方式中出现的问题二者的实施方式。
参照图4，多个导电连接器130可以布置在半导体晶圆100的芯片区域110中，并且多个虚设导电连接器140可以布置在边缘区域120中。
这里，虚设导电连接器140可以形成为与标识标记105不交叠。也就是说，虚设导电连接器140可以避免与标识标记105交叠。在本实施方式中，可以去除图3的实施方式中在标识标记105上的虚设导电连接器140。
根据本实施方式，因为在边缘区域120中仍然存在光致抗蚀剂的开口并且因此执行电镀工艺，在电镀工艺期间流过半导体晶圆100的电流可以不朝向边缘区域120汇聚。结果，芯片区域110中的导电连接器130的高度可以基本恒定。
另外，因为标识标记105和虚设导电连接器140不交叠，所以可以防止标识标记105的识别错误。
图5A是例示在图4的实施方式的情况下形成于芯片区域中的导电连接器的高度的图，并且图5B是例示在图2的实施方式的情况下形成于芯片区域中的导电连接器的高度的图。在图5A和图5B中，阴影的暗度可以指示在相应区域中形成的导电连接器的高度。阴影越深，导电连接器的高度越高。
参照图5A，可以看出，在整个芯片区域中阴影几乎相似。也就是说，可以看出，在整个芯片区域中形成的导电连接器的高度几乎是恒定的。
另一方面，参照图5B，可以看出阴影在芯片区域的边缘的一部分处是暗的(参见A)。也就是说，可以看出，由于电流密度，位于芯片区域的边缘附近的导电连接器的高度增加。
结果，根据图4的实施方式，导电连接器130的高度可以在整个芯片区域110中基本恒定。
此外，即使如在图4的实施方式中那样去除了标识标记105上的虚设导电连接器140，与如图3的实施方式中的虚设导电连接器140位于标识标记105上的情况相比，也可以在相同/相似程度上确保芯片区域110中的导电连接器130的高度的均匀性。这可以通过参照下面的[表1]来示出。
[表1]
Figure BDA0002767839010000071
参照上面的[表1]，在图3的实施方式的情况下，也就是说，在虚设导电连接器140位于整个边缘区域120中而与标识标记105无关的情况下，晶圆中的电镀面积可以为大约2.469％。另一方面，在图4的实施方式的情况下，也就是说，在去除了标识标记105上的虚设导电连接器140的情况下，晶圆中的电镀面积可以为大约2.468％。也就是说，仅减少-0.001％。作为参考，晶圆中的电镀面积的微小差异可以意味着在图3和图4的实施方式中导电连接器130和虚设导电连接器140均匀地形成。结果，在图3和图4的两个实施方式中，因为几乎不发生朝向边缘区域120的电流汇聚，所以导电连接器130的高度可以是均匀的。
图6是例示根据本公开的另一实施方式的半导体装置的平面图。像图2至图4一样，仅例示了半导体晶圆的一部分。
参照图6，本实施方式的半导体晶圆200可以包括芯片区域210和边缘区域220。
这里，可以将批号指示为边缘区域220中的标识标记205。作为参考，标识标记205的每个X可以是字母或数字。字母和/或数字的这种组合可以比条形码占据更大的面积。
导电连接器230可以设置在芯片区域210上。虚设导电连接器240可以设置在边缘区域220中，但是不会与标识标记205交叠。
图7是例示用于制造图4的实施方式的半导体装置的方法的图。图7是基于沿着图4中的线I-I′的截面而示出的。
首先，参照图7的步骤(A)，可以提供具有芯片区域110和边缘区域120的半导体晶圆100。在芯片区域110中，可以在半导体晶圆100的第一表面102上形成要连接至稍后描述的导电连接器130的芯片焊盘PD。此外，在边缘区域120中，标识标记105可以形成在半导体晶圆100的第一表面102上。为了便于描述，以方形形状示出标识标记105。但是，标识标记105的截面形状可以进行各种修改。
随后，可以形成覆盖半导体晶圆100的第一表面102的种子层SL。种子层SL可以包括金属、金属氮化物或其组合。
随后，参考步骤(B)，可以在种子层SL上方形成光致抗蚀剂图案PR。光致抗蚀剂图案PR可以在芯片区域110和边缘区域120中具有多个开口。这些开口可以提供要在其中形成芯片区域110中的导电连接器和边缘区域120中的虚设导电连接器的空间。芯片区域110中的光致抗蚀剂图案PR的开口可以与芯片焊盘PD交叠。另一方面，边缘区域120中的光致抗蚀剂图案PR可以覆盖标识标记105。
随后，参考步骤(C)，可以形成填充光致抗蚀剂图案PR的开口的初始凸块1300和初始虚设凸块1400。在本实施方式中，初始凸块1300可以包括初始金属柱1320和初始金属接合层1340的层叠结构。初始金属柱1320可以具有柱形状并且可以通过电镀工艺形成以包括与种子层SL相同的金属。初始金属柱1320可以是电连接到芯片焊盘PD的部分，并且可以包括诸如铜(Cu)之类的具有高导电性的金属。初始金属接合层1340可以是将从半导体晶圆100形成的半导体芯片连接到外部装置的组件，并且可以是柱状焊料层。初始虚设凸块1400可以通过与初始凸块1300相同的工艺与初始凸块1300一起形成。因此，初始虚设凸块1400也可以包括初始金属柱1420和初始金属接合层1440的层叠结构。因为光致抗蚀剂图案PR在边缘区域120中覆盖标识标记105，所以初始虚设凸块1400可以形成在与标识标记105不交叠的位置。例如，初始虚设凸块1400和标识标记105可以在横向方向上彼此间隔开。也就是说，初始虚设凸块1400可以在垂直方向上与标识标记105不交叠。
随后，参考步骤(D)，可以去除光致抗蚀剂图案PR。可以通过剥离工艺等去除光致抗蚀剂图案PR。
随后，参考步骤(E)，通过执行湿法蚀刻和回流工艺，可以在去除一部分的种子层SL的同时形成具有期望形状的凸块1300′和虚设凸块1400′。也就是说，在湿法蚀刻和回流工艺中，可以修整初始凸块1300和初始虚设凸块1400以形成凸块1300′和虚设凸块1400′，同时种子层SL仅位于凸块1300′和虚设凸块1400′下方。可以在标识标记105上去除种子层SL。凸块1300′可以包括金属柱1320′和金属接合层1340′的层叠结构。金属柱1320′可以比初始金属柱1320具有更小的宽度，但是可以保持柱形状。另一方面，可以通过回流工艺使金属接合层1340′变形为具有半球形状或类似形状。虚设凸块1400′可以包括金属柱1420′和金属接合层1440′的层叠结构，类似于凸块1300′。虚设凸块1400′也可以不与标识标记105交叠。例如，虚设凸块1400′也可以在横向方向上与标识标记105间隔开。凸块1300′可以对应于上述实施方式的导电连接器(见图4中的130)，并且虚设凸块1400′可以对应于上述实施方式的虚设导电连接器(见图4中的140)。
凸块1300′可以在接触种子层SL的同时电连接到芯片区域110的芯片焊盘PD。另一方面，虚设凸块1400′可以接触种子层SL，但是可以不电连接到芯片区域110的芯片焊盘PD。此外，即使当芯片焊盘(未示出)进一步存在于边缘区域120中时，虚设凸块1400′也可以不电连接到该芯片焊盘。
图8示出了例示了包括采用根据实施方式的半导体封装件中的至少一个的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器装置之类的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据所描述的实施方式的半导体封装件中的至少一个。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求，读出所存储的数据或存储数据。
图9示出了例示包括根据所描述的实施方式的半导体封装中的至少一个的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动所经过的路径的总线8715彼此联接。
在实施方式中，控制器8711可以包括能够执行与这些组件相同的功能的一个或更多个微处理器、数字信号处理器、微控制器和/或逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的半导体封装件中的一个或更多个。输入/输出装置8712可以包括选自小键盘、键盘、显示装置、触摸屏等中的至少一种。存储器8713是用于存储数据的装置。存储器8713可以存储要由控制器8711执行的命令和/或数据等。
存储器8713可以包括诸如DRAM之类的易失性存储器装置和/或诸如闪存之类的非易失性存储器装置。例如，闪存可以安装到诸如移动终端或台式计算机之类的信息处理系统。闪存可以构成固态盘(SSD)。在这种情况下，电子系统8710可以在闪存系统中稳定地存储大量数据。
电子系统8710可以进一步包括被配置为向通信网络发送数据和从通信网络接收数据的接口8714。接口8714可以是有线或无线类型。例如，接口8714可以包括天线或有线或无线收发器。
电子系统8710可以被实现为执行各种功能的移动系统、个人计算机、工业计算机或逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。
如果电子系统8710表示能够执行无线通信的装备，则电子系统8710可以用于使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中。
尽管已经出于示例性目的描述了各种实施方式，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变型和修改。
相关申请的交叉引用
本申请要求于2020年7月8日提交的韩国专利申请No.10-2020-0083996的优先权，其全部内容通过引用合并于此。

Claims (21)

1.一种半导体装置，该半导体装置包括：
半导体晶圆，所述半导体晶圆具有芯片区域和边缘区域，并且具有在所述边缘区域中形成于所述半导体晶圆的一个表面上的标识标记；
导电连接器，所述导电连接器在所述芯片区域中形成于所述半导体晶圆的所述一个表面上；以及
虚设导电连接器，所述虚设导电连接器在所述边缘区域中形成于所述半导体晶圆的所述一个表面上，
其中，所述虚设导电连接器与所述标识标记不交叠。
2.根据权利要求1所述的半导体装置，其中，所述标识标记包括条形码。
3.根据权利要求1所述的半导体装置，其中，所述标识标记包括字母、数字或其组合。
4.根据权利要求1所述的半导体装置，其中，所述导电连接器和所述虚设导电连接器具有彼此相同的形状。
5.根据权利要求1所述的半导体装置，其中，所述导电连接器和所述虚设导电连接器包括导电凸块。
6.根据权利要求1所述的半导体装置，其中，所述半导体晶圆包括布线结构，
所述导电连接器电连接到所述布线结构，并且
所述虚设导电连接器与所述布线结构电分离。
7.根据权利要求1所述的半导体装置，其中，所述标识标记和所述虚设导电连接器在横向方向上彼此间隔开。
8.根据权利要求1所述的半导体装置，该半导体装置还包括：
种子层，所述种子层介于所述半导体晶圆的所述一个表面和每个所述导电连接器之间，并且介于所述半导体晶圆的所述一个表面和每个所述虚设导电连接器之间，
其中，所述种子层在垂直方向上与所述标识标记不交叠。
9.根据权利要求1所述的半导体装置，其中，所述标识标记从所述半导体晶圆的所述一个表面凹陷至预定深度，并且
其中，所述导电连接器和所述虚设导电连接器从所述半导体晶圆的所述一个表面突出。
10.根据权利要求1所述的半导体装置，其中，所述半导体晶圆包括在所述芯片区域中的芯片焊盘，
其中，所述导电连接器电连接至所述芯片焊盘，并且
其中，所述虚设导电连接器不与所述芯片焊盘电连接。
11.一种用于制造半导体装置的方法，该方法包括以下步骤：
提供具有芯片区域和边缘区域的半导体晶圆，所述半导体晶圆包括在所述边缘区域中形成于所述半导体晶圆的一个表面上的标识标记；
在所述半导体晶圆的所述一个表面上方形成具有在所述芯片区域和所述边缘区域中的多个开口的光致抗蚀剂图案；
在所述芯片区域的所述多个开口中形成导电连接器并且在所述边缘区域的所述多个开口中形成虚设导电连接器；以及
去除所述光致抗蚀剂图案，
其中，所述边缘区域的所述多个开口与所述标识标记不交叠。
12.根据权利要求11所述的方法，该方法还包括以下步骤：
在形成所述光致抗蚀剂图案之前，在所述半导体晶圆的所述一个表面上方形成种子层，
其中，所述导电连接器和所述虚设导电连接器的形成包括电镀工艺。
13.根据权利要求11所述的方法，该方法还包括以下步骤：
在去除所述光致抗蚀剂图案之后，修整所述导电连接器和所述虚设导电连接器。
14.根据权利要求11所述的方法，其中，所述导电连接器和所述虚设导电连接器中的每一个包括层叠结构，所述层叠结构包括金属柱和金属接合层。
15.根据权利要求14所述的方法，该方法还包括以下步骤：
在去除所述光致抗蚀剂图案之后，通过执行回流工艺来修改所述金属接合层的形状。
16.根据权利要求11所述的方法，其中，所述标识标记包括条形码。
17.根据权利要求11所述的方法，其中，所述标识标记包括字母、数字或其组合。
18.根据权利要求11所述的方法，其中，所述导电连接器和所述虚设导电连接器具有彼此相同的形状。
19.根据权利要求11所述的方法，其中，所述导电连接器和所述虚设导电连接器包括导电凸块。
20.根据权利要求11所述的方法，其中，所述半导体晶圆包括布线结构，
其中，所述导电连接器电连接到所述布线结构，并且
其中，所述虚设导电连接器与所述布线结构电分离。
21.一种半导体装置，该半导体装置包括：
半导体晶圆，所述半导体晶圆具有芯片区域和边缘区域，并且具有在所述边缘区域中形成于所述半导体晶圆的一个表面上的标识标记；
导电连接器，所述导电连接器在所述芯片区域中形成于所述半导体晶圆的所述一个表面上；以及
虚设导电连接器，所述虚设导电连接器在所述边缘区域中形成于所述半导体晶圆的所述一个表面上，
其中，所述虚设导电连接器避免与所述标识标记交叠。
CN202011239327.6A 2020-07-08 2020-11-09 半导体装置及其制造方法 Pending CN113921501A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0083996 2020-07-08
KR1020200083996A KR20220006253A (ko) 2020-07-08 2020-07-08 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN113921501A true CN113921501A (zh) 2022-01-11

Family

ID=79172972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011239327.6A Pending CN113921501A (zh) 2020-07-08 2020-11-09 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20220013469A1 (zh)
KR (1) KR20220006253A (zh)
CN (1) CN113921501A (zh)

Also Published As

Publication number Publication date
US20220013469A1 (en) 2022-01-13
KR20220006253A (ko) 2022-01-17

Similar Documents

Publication Publication Date Title
US20160118337A1 (en) Embedded packages, methods of fabricating the same, electronic systems including the same, and memory cards including the same
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
US9595499B2 (en) Semiconductor devices having through electrodes, methods of manufacturing the same, and semiconductor packages including the same
CN104952840A (zh) 薄的堆叠封装
US20160093581A1 (en) Semiconductor device with a through electrode
US8513793B2 (en) Stacked semiconductor package and method of fabricating the same
US9368481B2 (en) Semiconductor devices and packages having through electrodes
CN104934392A (zh) 具有穿通电极的半导体器件及其制造方法
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
KR20130123725A (ko) 적층 반도체 패키지 및 그 제조방법
US20190237398A1 (en) Semiconductor packages
US9565763B2 (en) Printed circuit boards having supporting patterns and method of fabricating the same
CN113053848A (zh) 包括重分布层的半导体装置及其制造方法
US20120087099A1 (en) Printed Circuit Board For Board-On-Chip Package, Board-On-Chip Package Including The Same, And Method Of Fabricating The Board-On-Chip Package
CN113921501A (zh) 半导体装置及其制造方法
US11222860B2 (en) Semiconductor device including stacked substrate and method of fabricating the semiconductor device
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same
US10991598B2 (en) Methods of fabricating semiconductor packages including circuit patterns
CN113972188A (zh) 半导体封装件
US11569216B2 (en) Semiconductor package including stacked semiconductor chips and method for fabricating the semiconductor package
CN113097077A (zh) 半导体封装件及其制造方法
US10879160B2 (en) Semiconductor package with packaging substrate
US10998266B2 (en) Semiconductor devices including redistributed layer structures and methods of forming semiconductor devices including redistributed layer structures
CN114551386A (zh) 包括贯通电极的半导体芯片以及包括其的半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination