CN113835927A - 一种指令执行方法、计算设备及存储介质 - Google Patents
一种指令执行方法、计算设备及存储介质 Download PDFInfo
- Publication number
- CN113835927A CN113835927A CN202111115298.7A CN202111115298A CN113835927A CN 113835927 A CN113835927 A CN 113835927A CN 202111115298 A CN202111115298 A CN 202111115298A CN 113835927 A CN113835927 A CN 113835927A
- Authority
- CN
- China
- Prior art keywords
- operation instruction
- instruction
- application
- access
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本发明公开了一种指令执行方法,计算设备及存储介质,指令执行方法适于在计算设备中执行,并包括步骤:将应用访问内部存储器中的数据的第一操作指令,提交到处理器;当处理器由于第一操作指令所访问数据的存储地址,产生数据访问异常时,根据第一操作指令确定应用的状态属性;若应用的状态属性为启动状态,则根据第一操作指令生成第二操作指令,第二操作指令适于访问第一操作指令要访问的数据,且处理器在执行第二操作指令时不会产生数据访问异常;将第二操作指令提交到处理器以访问述内部存储器中的数据。本发明能够提高对应用的异常访问指令的处理速度,从而提高操作系统和应用的运行速度。
Description
技术领域
本发明涉及计算机指令执行领域,特别涉及一种指令执行方法、计算设备及存储介质。
背景技术
随着计算机技术的不断发展,开发出越来越多的应用。相应的,应用的数据也越来越多,数据结构也越来越复杂。因此,系统对内存中复杂数据结构的访问性能也越来越重要,直接影响着关键应用程序的运行速度。在数据存储时,经常会出现特殊的存储情况,应用在访问这些存储的数据时,处理器不支持对数据的特殊的访问指令,会出现报错的情况,处理器无法直接处理这类访问指令读取数据。
为此,在现有技术中,为了访问这些存储数据,采用改变数据存储方式方法,这样应用访问这些数据的指令就变成正常指令,处理器能够执行进行数据的读取,但是由于应用程序的数量众多,需要修改的数据存储结构也十分庞大,有些数据存储结构还可能不便于进行修改,工作量不仅十分巨大而且不能解决所有数据存储的问题。
为此,需要一种新的指令执行方法。
发明内容
为此,本发明提供一种指令执行方法,以力图解决或者至少缓解上面存在的问题。
根据本发明的一个方面,提供一种指令执行方法,适于在计算设备中执行,计算设备包括处理器、内部存储器,并运行有一个或多个应用,内部存储器的存储区域映射为存储空间,且应用以存储空间中的存储地址来访问内部存储器中的数据,方法包括步骤:将应用访问内部存储器中的数据的第一操作指令提交到处理器;当处理器由于第一操作指令所访问数据的存储地址而产生数据访问异常时,根据第一操作指令确定应用的状态属性;若应用的状态属性为启动状态,则根据第一操作指令生成第二操作指令,第二操作指令适于访问第一操作指令要访问的数据,且处理器在执行第二操作指令时不会产生数据访问异常;将第二操作指令提交到处理器以访问内部存储器中的数据。
可选地,在根据本发明的方法中,根据第一操作指令确定应用的运行状态包括步骤:确定第一操作指令的指令类型;若第一操作指令为读取指令,则确定应用是否为首次执行第一操作指令;若应用首次执行第一操作指令,则将应用的运行状态确定为启动状态。
可选地,在根据本发明的方法中,计算设备中还创建有访问地址列表,适于存储应用执行过的操作指令所访问的目标地址,确定应用是否为首次执行第一操作指令包括步骤:根据第一操作指令,确定第一操作指令要访问的第一目标地址;在访问地址列表中,查询第一操作指令要访问的第一目标地址;若未查询到,则应用为首次执行第一操作指令。
可选地,在根据本发明的方法中,第一操作指令包括不对界访问指令,数据访问异常包括不对界访问异常,根据第一操作指令生成第二操作指令包括步骤:将第一操作指令所要访问的第一目标地址置换为第二目标地址;根据第二目标地址生成第二操作指令,第二操作指令包括对界访问指令。
可选地,在根据本发明的方法中,将第一操作指令所要访问的第一目标地址置换为第二目标地址包括步骤:根据第一目标地址计算存储地址和偏移量;根据存储地址和偏移量生成第二目标地址。
可选地,在根据本发明的方法中,方法还包括步骤:若应用的状态属性为运行状态,则根据第一操作指令生成第二操作指令;拉取应用中第一操作指令所在的指令流;将指令流中的第一操作指令替换为第二操作指令;将应用从指令流中提取的第二操作指令提交到处理器,以便访问内部存储器中的数据。
可选地,在根据本发明的方法中,根据第一操作指令确定应用的状态属性还包括步骤:若第一操作指令为写入指令,则确定应用的状态属性为运行状态。
可选地,在根据本发明的方法中,还包括步骤:若应用非首次执行第一操作指令,则确定应用的状态属性为运行状态。
可选地,在根据本发明的方法中,确定应用是否为首次执行第一操作指令还包括步骤:若在访问地址列表中查询到第一操作指令要访问的第一目标地址,则应用为非首次执行第一操作指令。
可选地,在根据本发明的方法中,还包括步骤:将操作指令提交到处理器进行执行时,在访问地址列表中更新操作指令要访问的目标地址的访问次数;根据目标地址的访问次数计算目标地址的访问频率;判断目标地址的访问频率是否达到设定阈值;若目标地址的访问频率达到设置阈值,则判断操作指令是否为不对界访问指令;若操作指令为不对界访问指令,则拉取应用中操作指令所在的指令流,将指令流中的操作指令替换为对界访问指令。
根据本发明的再一方面,提供了一种计算设备,包括:一个或多个处理器;存储器;以及一个或多个程序,其中一个或多个程序存储在存储器中并被配置为由一个或多个处理器执行,一个或多个程序包括用于执行根据本发明的一种指令执行方法的指令。
根据本发明的还有一个方面,提供了一种存储一个或多个程序的计算机可读存储介质,一个或多个程序包括指令,该指令当由计算设备执行时,使得计算设备执行根据本发明的一种指令执行方法中的方法。
本发明中的指令执行方法,适于在计算设备中执行,计算设备包括处理器和内部存储器,并运行有一个或多个应用,将应用访问内部存储器的第一操作指令提交到处理器进行执行,当处理器抛出数据访问异常时,根据第一操作指令判断应用的状态属性。当应用的状态属性为启动状态时,根据第一操作指令生成第二操作指令,不对应用的指令进行修改和替换操作,并且直接将第二操作指令提交到处理器以便处理器执行第二操作指令,从内存中获取数据返回给应用,提高对应用的异常访问指令的处理速度,从而提高操作系统和应用的运行速度。
并进一步的,设置应用运行的访问地址列表,访问地址列表中存储应用执行过的操作指令所访问的目标地址,并且每次执行操作指令时更新操作指令要访问的目标地址的访问次数。判断目标地址的访问频率是否达到设定阈值,若目标地址的访问频率达到设置阈值,则判断操作指令是否为不对界访问指令,若操作指令为不对界访问指令,则拉取应用中操作指令所在的指令流,将指令流中的操作指令替换为对界访问指令,提高后续操作系统和应用的运行速度。
附图说明
为了实现上述以及相关目的,本文结合下面的描述和附图来描述某些说明性方面,这些方面指示了可以实践本文所公开的原理的各种方式,并且所有方面及其等效方面旨在落入所要求保护的主题的范围内。通过结合附图阅读下面的详细描述,本发明公开的上述以及其它目的、特征和优势将变得更加明显。遍及本公开,相同的附图标记通常指代相同的部件或元素。
图1示出了根据本发明一个示范性实施例的指令执行装置的结构示意图;
图2示出了根据本发明一个示范性实施例的计算设备200的结构框图;
图3示出了根据本发明一个示范性实施例的指令执行方法300的流程示意图;以及
图4示出了根据本发明一个示范性实施例的判断应用运行状态的流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。相同的附图标记通常指代相同的部件或元素。
图1示出了根据本发明一个示范性实施例的指令执行装置的结构示意图。如图1所示,指令执行装置140驻留在计算设备(图中未示出)中,计算设备包括处理器150,内部存储器160,还安装有操作系统120。操作系统120上可安装一个或多个应用。图1所示的应用110仅为示例性的,本发明对操作系统120 所安装的应用种类和数量不作限制。
如图1所示,处理器150和内部存储器160实现为计算设备的硬件层。硬件层上运行有操作系统120,操作系统120实现为计算设备的系统层,其运行在内核态(内核空间)。操作系统120中包括内核130。指令执行装置140驻留在内核130中。指令执行装置140的所有模块均在内核态下运行。
操作系统120上运行的应用110在用户态(用户空间)下运行。应用110需要读取内部存储器160中的数据时,需要经由操作系统120的内核130将读取数据的第一操作指令提交到处理器150执行。内部存储器的存储区域映射为存储空间,且应用110以存储空间中的存储地址来访问内部存储器中的数据。
如图1所示,处理器150包括取指部件151,译码部件152,执行部件153 和访存部件154。取指部件151负责接收应用110的访问内部存储器160中的数据的第一操作指令。译码部件152对第一操作指令进行编译,得到编译后的第一操作指令,执行部件153执行编译后的第一操作指令,不能够执行第一操作指令时,就产生数据访问异常,访存部件154抛出数据访问异常消息。
指令执行装置140包括异常捕获模块141、策略置换模块142、指令生成模块143、指令置换模块144和应用状态属性检测模块145。异常捕获模块141能够捕获处理器150产生的数据访问异常消息,根据数据访问异常消息生成第一数据块。
异常捕获模块141根据指令地址和异常类型生成第一数据块。第一数据块包括指令地址和异常类型,将指令地址和异常类型打包,便于对数据访问异常消息进行处理。
置换策略模块142中存储有指令置换策略表,指令置换策略表由开发人员预先编写并存储到置换策略模块142中。置换策略表包括异常类型和置换策略。每一个异常类型均对应于一个置换策略。置换策略模块142根据第一数据块中的异常类型,查询指令置换策略表,确定数据异常访问消息的指令置换策略。置换策略包括是否对指令进行置换,以及进行何种置换。置换策略表的异常类型包括不对界访问异常,相应的置换策略为将不对界访问指令置换为对界访问指令。将不对界访问指令置换为对界访问指明确了要对指令进行置换,并且是将不对界访问指令置换为对界访问指令。
置换策略模块142还根据第一数据块和指令置换策略生成第二数据块。指令生成模块143根据第二数据块中的指令置换策略生成第二操作指令。第二操作指令适于访问第一操作指令要访问的数据,且处理器在执行第二操作指令时不会产生数据访问异常消息。
指令生成模块143根据指令置换策略将第一操作指令的第一目标地址置换为第二目标地址时,指令置换策略为将不对界访问指令置换为对界访问指令,第二操作指令为对界访问指令。第二操作指令与第一操作指令逻辑等价。
指令替换模块140将第一操作指令替换为生成的第二操作指令,根据第二操作指令提交到处理器150,以便应用110访问内部存储器数据。指令替换模块 140将第一操作指令替换为生成的第二操作指令时,根据第二数据块中的指令地址将指令流中的第一操作指令替换为第二操作指令。指令地址为第一操作指令在指令流中的地址,根据指令地址将第一操作指令替换为对界指令形式的第二操作指令后,处理器150即可根据第二操作指令进行读取数据。
应用状态属性检测模块145确定应用的状态属性。应用的状态属性包括启动状态和运行状态。启动状态是指应用进行文件编译等预加载过程,运行状态是指应用完成文件编译等预加载工作,进入正式运行状态。若应用状态属性检测模块145确定应用的状态属性为启动状态,则在指令生成模块143生成第二操作指令后,不对应用的指令进行修改和替换操作,并且直接将第二操作指令提交到处理器以便处理器执行第二操作指令,从内存中获取数据返回给应用。
若应用状态属性检测模块145确定应用的状态属性为运行状态,则触发指令替换模块140将应用指令流中的第一操作指令替换为生成的第二操作指令,根据第二操作指令提交到处理器150,以便应用110访问内部存储器数据。
图1中的指令执行装置140驻留在计算设备中。图2示出了根据本发明一个示范性实施例的计算设备200的结构框图。如图2所示,在基本的配置202 中,计算设备200典型地包括系统存储器206和一个或者多个处理器204。存储器总线208可以用于在处理器204和系统存储器206之间的通信。
取决于期望的配置,处理器204可以是任何类型的处理,包括但不限于:微处理器(μP)、微控制器(μC)、数字信息处理器(DSP)或者它们的任何组合。处理器204可以包括诸如一级高速缓存210和二级高速缓存212之类的一个或者多个级别的高速缓存、处理器核心214和寄存器216。示例的处理器核心214 可以包括运算逻辑单元(ALU)、浮点数单元(FPU)、数字信号处理核心(DSP 核心)或者它们的任何组合。示例的存储器控制器218可以与处理器204一起使用,或者在一些实现中,存储器控制器218可以是处理器204的一个内部部分。
取决于期望的配置,系统存储器206可以是任意类型的存储器,包括但不限于:易失性存储器(诸如RAM)、非易失性存储器(诸如ROM、闪存等)或者它们的任何组合。系统存储器206可以包括操作系统220、一个或者多个程序 222以及程序数据228。在一些实施方式中,程序222可以布置为在操作系统上由一个或者多个处理器204利用程序数据228执行根据本发明的方法300的指令223。
计算设备200还可以包括储存接口总线234。储存接口总线234实现了从储存设备232(例如,可移除储存器236和不可移除储存器238)经由总线/接口控制器230到基本配置202的通信。操作系统220、程序222以及数据224的至少一部分可以存储在可移除储存器236和/或不可移除储存器238上,并且在计算设备200上电或者要执行程序222时,经由储存接口总线234而加载到系统存储器206中,并由一个或者多个处理器204来执行。
计算设备200还可以包括有助于从各种接口设备(例如,输出设备242、外设接口244和通信设备246)到基本配置202经由总线/接口控制器230的通信的接口总线240。示例的输出设备242包括图形处理单元248和音频处理单元 250。它们可以被配置为有助于经由一个或者多个A/V端口252与诸如显示器或者扬声器之类的各种外部设备进行通信。示例外围接口244可以包括串行接口控制器254和并行接口控制器256,它们可以被配置为有助于经由一个或者多个 I/O端口258和诸如输入设备(例如,键盘、鼠标、笔、语音输入设备、触摸输入设备)或者其他外设(例如打印机、扫描仪等)之类的外部设备进行通信。示例的通信设备246可以包括网络控制器260,其可以被布置为以便经由一个或者多个通信端口264与一个或者多个其他计算设备262通过网络通信链路的通信。
网络通信链路可以是通信介质的一个示例。通信介质通常可以体现为在诸如载波或者其他传输机制之类的调制数据信号中的计算机可读指令、数据结构、程序模块,并且可以包括任何信息递送介质。“调制数据信号”可以这样的信号,它的数据集中的一个或者多个或者它的改变可以在信号中编码信息的方式进行。作为非限制性的示例,通信介质可以包括诸如有线网络或者专线网络之类的有线介质,以及诸如声音、射频(RF)、微波、红外(IR)或者其它无线介质在内的各种无线介质。这里使用的术语计算机可读介质可以包括存储介质和通信介质二者。
在根据本发明的计算设备200中,程序222包括指令执行方法100的多条程序指令,这些程序指令可以指示处理器204执行本发明的计算设备200中运行的指令执行方法300中的部分步骤,以便计算设备200中的各部分通过执行本发明的指令执行方法300来执行指令。
计算设备200可以实现为服务器,例如文件服务器240、数据库250、服务器、应用程序服务器等,这些电子设备可以是诸如个人数字助理(PDA)、无线网络浏览设备、应用专用设备、或者可以包括上面任何功能的混合设备。可以实现为包括桌面计算机和笔记本计算机配置的个人计算机,也在一些实施例中,计算设备200被配置为指令执行方法300。
图3示出了根据本发明一个示范性实施例的指令执行方法300的流程示意图。本发明中的指令执行方法300适于在计算设备中执行,并进一步的适于在如图1所示的内核130中执行。如图3所示,指令执行方法300始于步骤S310,将应用访问内部存储器中的数据的第一操作指令,提交到处理器。
应用110需要读取内部存储器160中的数据时,需要经由操作系统120的内核130将读取数据的第一操作指令提交到处理器150执行。内部存储器的存储区域映射为存储空间,且应用110以存储空间中的存储地址来访问内部存储器中的数据。
当数据在内部存储器160中以特殊情况存储时,处理器150无法执行该特殊的操作指令,便会产生数据访问异常,抛出数据访问异常消息。根据本发明的一个实施例,当应用110要读取的数据在内部存储器160中存储不对界时,第一操作指令便为不对界内存访问指令,数据访问异常消息即为不对界内存访问异常。不对界是指数据在内存中存放的起始位置与该类型数据在内存中顺序存放的自然边界不对齐。例如某32位的寄存器,当正常存放数据时,该寄存器完整存放一个32位的数据,数据存放的首地址即为寄存器的首地址。但当存储不对界时,该计算器只存放32位数据的一部分,32位数据的首地址与寄存器的首地址发生偏移,数据的首地址在寄存器的中间某个地址。32位数据的另一部分顺延存放到下一个寄存器中。不对界内存访问异常指在不支持直接访问不对界数据的处理器150上,直接访问不对界的数据,将使处理器150抛出异常。处理器150不能将分来存放的32位的数据根据一个指令将数据完全取出,因此处理器150会抛出异常。
处理器150包括取指部件151,译码部件152,执行部件153和访存部件154。取指部件151负责接收应用110的访问内部存储器160中的数据的第一操作指令。译码部件152对第一操作指令进行编译,得到编译后的第一操作指令,执行部件153执行编译后的第一操作指令,不能够执行第一操作指令时,访存部件154发出数据访问异常消息。
数据访问异常消息包括第一操作指令的指令地址和异常类型。应用110在运行中会生成一系列操作指令,这些操作指令汇集起来构成指令流。第一操作指令为应用110的指令流中的一个操作指令,第一操作指令的指令地址即为第一操作指令在指令流中的位置。异常类型为处理器150不能正常执行第一操作指令时,该种情况属于哪种异常。根据本发明的一个实施例,异常类型包括不对界访问异常。当第一操作指令为不对界访问指令,相应的异常类型为不对界访问异常。
随后,执行步骤S320,当处理器150由于第一操作指令所访问数据的存储地址而产生数据访问异常消息时,根据第一操作指令确定所述应用的状态属性。应用的状态属性包括启动状态和运行状态。启动状态是指应用进行文件编译等预加载过程,运行状态是指应用完成文件编译等预加载工作,进入正式运行状态。应用的指令类型包括读取指令和写入指令,应用在启动状态时,只执行读取指令,并且每条读取指令只执行一次。根据上述原则,可判断应用在执行该操作指令时处于启动状态还是运行状态。
图4示出了根据本发明一个示范性实施例的判断应用运行状态的流程示意图。如图4所示,根据第一操作指令确定应用的运行状态时,先确定第一操作指令的指令类型,若第一操作指令为写入指令,则确定应用的状态属性为运行状态。若第一操作指令为写入指令,则确定应用的状态属性为运行状态。
第一操作指令包括操作码和操作数。操作数包括指令的指令地址。操作码指示第一操作指令的指令类型,当操作码为load时,第一操作指令为读取指令(load 指令);当操作码为store时,第一操作指令为写入指令(store指令)。判断第一操作指令的指令类型时,根据第一操作指令的操作码对操作指令的指令类型进行判断。
根据本发明的一个实施例,当第一操作指令为load Ra.32,disp1(Rb1.32),第一操作指令为将第一目标地址为Rb1+disp1的32位整数装入寄存器Ra的指令。其中Rb1表示寄存器Rb的首地址,disp1为32位整数在寄存器Rb的首地址上的偏移量,则判断第一操作指令为读取指令。
若第一操作指令为读取指令,则确定应用是否为首次执行第一操作指令。若应用为首次执行第一操作指令,则将所用的运行状态确定为启动状态。若应用非首次执行第一操作指令,则确定应用的状态属性为运行状态。
计算设备中还创建有访问地址列表,适于存储应用执行过的操作指令所访问的目标地址和访问次数,本发明对访问地址列表的形式不做限制。在每次执行完毕操作指令后,均将操作指令的目标地址存入访问地址列表,并将访问次数设置为1次。若该操作指令不是第一次执行,则直接在访问地址列表中更新操作指令要访问的目标地址的访问次数。
确定应用是否为首次执行第一操作指令时,根据第一操作指令,确定第一操作指令要访问的第一目标地址,在访问地址列表中,查询第一操作指令要访问的第一目标地址,若未查询到,则应用为首次执行第一操作指令。若在访问地址列表中查询到第一操作指令要访问的第一目标地址,则应用为非首次执行第一操作指令。
根据本发明的一个实施例,当第一操作指令为load Ra.32,disp1(Rb1.32),在访问地址列表中查询第一目标地址Rb1+disp1。若查询到,则该第一操作指令不是第一次执行,若未查询到,则该操作指令为第一次执行。将应用的运行状态确定为启动状态。
确定应用的状态属性后,为应用添加状态标识:将应用的状态属性确定为启动状态时,为应用添加启动状态标识;将应用的状态属性确定为运行状态时,为应用添加运行状态标识。以便根据应用的状态标识得知应用的状态属性。
若根据应用的状态标识,得知确定应用的状态属性被确定为启动状态,则执行步骤S330,根据第一操作指令生成第二操作指令,第二操作指令适于访问第一操作指令要访问的数据,且处理器在执行第二操作指令时不会产生数据访问异常。
根据第一操作指令生成第二操作指令时,将第一操作指令所要访问的第一目标地址置换为第二目标地址,再根据第二目标地址生成第二操作指令,第二操作指令包括对界访问指令。
将第一操作指令所要访问的第一目标地址置换为第二目标地址时,根据第一目标地址计算存储地址和偏移量,根据存储地址和偏移量生成第二目标地址。
根据本发明的一个实施例,当第一操作指令为不对界访问指令,异常类型为不对界访问异常,生成第二操作指令时根据指令置换策略将第一操作指令的第一目标地址置换为第二目标地址,根据第二目标地址生成第二操作指令。第一目标地址和第二目标地址均为应用110想要读取的数据在存储空间中的地址。但数据在第一目标地址形式下所存储的地址不对界,数据在第二目标地址形式下存储的地址对界。
根据指令置换策略将第一操作指令的第一目标地址置换为第二目标地址时,指令置换策略为将不对界访问指令置换为对界访问指令,第二操作指令为对界访问指令。第二操作指令与第一操作指令逻辑等价。
根据本发明的一个实施例,第一操作指令为load Ra.32,disp1(Rb1.32),第一操作指令为将第一目标地址为Rb1+disp1的32位整数装入寄存器Ra的指令。其中Rb1表示寄存器Rb的首地址,disp1为32位整数在寄存器Rb的首地址上的偏移量。
为了将分开在连续两个寄存器中的32位数据取出,需要将第一操作指令的位数加倍,即将内部存储器160中每连续的两个32位的寄存器视为一个整体进行操作。例如:将第0个32位寄存器和第1个32位寄存器视为一个64位的寄存器进行操作,后续的寄存器依次类推。
计算第二操作指令的存储地址时,原寄存器Rb的地址根据合并情况进行计算。原寄存器Rb为第i个寄存器,当i为奇数时原寄存器Rb与后一个寄存器进行合并视为一个整体得到合并后的寄存器Rb,原寄存器Rb的地址Rb1仍为合并后的寄存器Rb的地址Rb2。当i为偶数时,原寄存器Rb与前一个寄存器进行合并视为一个整体得到合并后的寄存器Rb,将原寄存器Rb的地址加操作位数,即Rb1+32作为合并后的寄存器Rb的地址Rb2。
计算第二操作指令的偏移量时,使用下式计算偏移量:
disp2=(Rb1+disp1)-(Rb1+disp1)%64
根据存储地址和偏移量生成第二目标地址Rb2+disp2。
再根据第二目标地址生成第二操作指令:load Ra.64,disp2(Rb2.32),第二操作指令表示将第二目标地址为Rb2+disp2的32位整数,从以64位对齐的寄存器中进行读取到寄存器Ra中。
最后,执行步骤S350,将第二操作指令提交到所述处理器以访问内部存储器中的数据,处理器150可直接根据第二操作指令进行读取数据。
如果采用运行时代码替换的方式消除不对界内存访问请求,可以减少异常处理带来的性能开销。但是由于运行时代码替换操作本身也是有一定开销的,需要消耗一定的CPU处理时间,对于应用程序的性能有一定的影响。对于服务器应用程序,在稳定运行阶段,通过代码替换消除不对界内存访问异常,带来的性能的提升,对服务器应用程序的性能提升是比较明显的。但是,在服务器应用程序启动阶段,代码替换带来的性能提升作用并不大,而代码替换的开销带来的性能损失反而不能忽略。
因此区分应用程序启动阶段和稳定运行阶段,在应用的启动阶段,根据第一操作指令生成第二操作指令后,不对应用的指令进行修改和替换操作,并且直接将第二操作指令提交到处理器以便处理器执行第二操作指令,从内存中获取数据返回给应用。大大减少不必要的代码替换操作,从而减小代码置换操作带来的性能损耗,充分发挥代码替换对于处理不对界数据访问问题的性能优势,提升系统的整体性能。
根据本发明的一个实施例,若根据应用的状态标识,得知确定应用的状态属性被确定为运行状态,则根据第一操作指令生成第二操作指令,生成第一操作指令的方式与步骤S340中相同。随后,拉取应用中第一操作指令所在的指令流,将指令流中的第一操作指令替换为第二操作指令。将第一操作指令替换为生成的第二操作指令时,根据数据访问异常消息中的指令地址将指令流中的第一操作指令替换为第二操作指令。指令地址为第一操作指令在指令流中的地址。最后,将应用从指令流中提取的第二操作指令提交到处理器,根据指令地址将第一操作指令替换为对界指令形式的第二操作指令后,处理器150即可根据第二操作指令进行读取数据。
根据本发明的一个实施例,将操作指令提交到处理器进行执行时,在访问地址列表中更新操作指令要访问的目标地址的访问次数,随后根据目标地址的访问次数计算所述目标地址的访问频率。在计算访问频率可设置预设时间段,如1 秒,1分钟等,通过预设时间段内的访问次数除以预设时间段,得到预设时间内的访问频率。
接着,判断目标地址的访问频率是否达到设定阈值。本发明对设定阈值的具体数据不做限制,例如100次每秒等。
最后,若目标地址的访问频率达到设置阈值,则判断操作指令是否为不对界访问指令,若操作指令为不对界访问指令,则拉取应用中操作指令所在的指令流,将指令流中的操作指令替换为对界访问指令。
在应用运行的过程中,如有没有进行替换的不对界访问指令,则动态实时判断其执行频率。若该不对界访问指令的执行频率达到设定阈值,则认为它是高执行频率的不对界访问指令,对其进指令替换可以提交应用的运行速度。
现有技术方案中比如gprof,具体实现为在代码中插入了很多桩,在执行程序过程中,记录每一个函数被执行的次数等情况。当这样被插过桩的程序执行很多遍后,就可以得到大量的程序中函数被调用的次数信息,进行汇总分析后,可以识别出哪些函数执行频率较高,为性能优化指明方向。但是这种方法需要插桩,所以只能在开发阶段实施,程序发布后,就无法再采用这种方法。
本发明中对指令执行频率的判断可以在应用执行的全过程进行。通过动态实时的判断其执行频率,若该不对界访问指令高执行频率的不对界访问指令,则对其进指令替换可以提交应用的运行速度。
本发明中的指令执行方法,适于在计算设备中执行,计算设备包括处理器和内部存储器,并运行有一个或多个应用,将应用访问内部存储器的第一操作指令提交到处理器进行执行,当处理器抛出数据访问异常时,根据第一操作指令判断应用的状态属性。当应用的状态属性为启动状态时,根据第一操作指令生成第二操作指令,不对应用的指令进行修改和替换操作,并且直接将第二操作指令提交到处理器以便处理器执行第二操作指令,从内存中获取数据返回给应用,提高对应用的不对界访问指令的处理速度,从而提高操作系统和应用的运行速度。
并进一步的,设置应用运行的访问地址列表,访问地址列表中存储应用执行过的操作指令所访问的目标地址,并且每次执行操作指令时更新操作指令要访问的目标地址的访问次数。判断目标地址的访问频率是否达到设定阈值,若目标地址的访问频率达到设置阈值,则判断操作指令是否为不对界访问指令,若操作指令为不对界访问指令,则拉取应用中所述操作指令所在的指令流,将指令流中的操作指令替换为对界访问指令,提高后续操作系统和应用的运行速度。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下被实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
A9、如A8所述的方法,其中,所述确定所述应用是否为首次执行第一操作指令还包括步骤:
若在所述访问地址列表中查询到所述第一操作指令要访问的第一目标地址,则所述应用为非首次执行第一操作指令。
A10、如A1-A9中任一项所述的方法,其中,所述方法还包括步骤:
将操作指令提交到处理器进行执行时,在所述访问地址列表中更新所述操作指令要访问的目标地址的访问次数;
根据所述目标地址的访问次数计算所述目标地址的访问频率;
判断所述目标地址的访问频率是否达到设定阈值;
若所述目标地址的访问频率达到设置阈值,则判断所述操作指令是否为不对界访问指令;
若所述操作指令为不对界访问指令,则拉取所述应用中所述操作指令所在的指令流,将所述指令流中的操作指令替换为对界访问指令。
类似地,应当理解,为了精简本公开并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多特征。
本领域那些技术人员应当理解在本文所公开的示例中的设备的模块或单元或组间可以布置在如该实施例中所描述的设备中,或者可替换地可以定位在与该示例中的设备不同的一个或多个设备中。前述示例中的模块可以组合为一个模块或者此外可以分成多个子模块。
本领域那些技术人员可以理解,可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组间组合成一个模块或单元或组间,以及此外可以把它们分成多个子模块或子单元或子组间。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。
此外,所述实施例中的一些在此被描述成可以由计算机系统的处理器或者由执行所述功能的其它装置实施的方法或方法元素的组合。因此,具有用于实施所述方法或方法元素的必要指令的处理器形成用于实施该方法或方法元素的装置。此外,装置实施例的在此所述的元素是如下装置的例子:该装置用于实施由为了实施该发明的目的的元素所执行的功能。
这里描述的各种技术可结合硬件或软件,或者它们的组合一起实现。从而,本发明的方法和设备,或者本发明的方法和设备的某些方面或部分可采取嵌入有形媒介,例如软盘、CD-ROM、硬盘驱动器或者其它任意机器可读的存储介质中的程序代码(即指令)的形式,其中当程序被载入诸如计算机之类的机器,并被所述机器执行时,所述机器变成实践本发明的设备。
在程序代码在可编程计算机上执行的情况下,计算设备一般包括处理器、处理器可读的存储介质(包括易失性和非易失性存储器和/或存储元件),至少一个输入装置,和至少一个输出装置。其中,存储器被配置用于存储程序代码;处理器被配置用于根据该存储器中存储的所述程序代码中的指令,执行本发明的设备停机状态的判断方法。
以示例而非限制的方式,计算机可读介质包括计算机存储介质和通信介质。计算机可读介质包括计算机存储介质和通信介质。计算机存储介质存储诸如计算机可读指令、数据结构、程序模块或其它数据等信息。通信介质一般以诸如载波或其它传输机制等已调制数据信号来体现计算机可读指令、数据结构、程序模块或其它数据,并且包括任何信息传递介质。以上的任一种的组合也包括在计算机可读介质的范围之内。
如在此所使用的那样,除非另行规定,使用序数词“第一”、“第二”、“第三”等等来描述普通对象仅仅表示涉及类似对象的不同实例,并且并不意图暗示这样被描述的对象必须具有时间上、空间上、排序方面或者以任意其它方式的给定顺序。
尽管根据有限数量的实施例描述了本发明,但是受益于上面的描述,本技术领域内的技术人员明白,在由此描述的本发明的范围内,可以设想其它实施例。此外,应当注意,本说明书中使用的语言主要是为了可读性和教导的目的而选择的,而不是为了解释或者限定本发明的主题而选择的。因此,在不偏离所附权利要求书的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。对于本发明的范围,对本发明所做的公开是说明性的,而非限制性的,本发明的范围由所附权利要求书限定。
Claims (10)
1.一种指令执行方法,适于在计算设备中执行,所述计算设备包括处理器和内部存储器,并运行有一个或多个应用,所述内部存储器的存储区域映射为存储空间,且所述应用以所述存储空间中的存储地址来访问所述内部存储器中的数据,所述方法包括步骤:
将所述应用访问所述内部存储器中的数据的第一操作指令,提交到所述处理器;
当所述处理器由于所述第一操作指令所访问数据的存储地址,产生数据访问异常时,根据所述第一操作指令确定所述应用的状态属性;
若所述应用的状态属性为启动状态,则根据所述第一操作指令生成第二操作指令,所述第二操作指令适于访问所述第一操作指令要访问的数据,且所述处理器在执行所述第二操作指令时不会产生数据访问异常;
将所述第二操作指令提交到所述处理器以访问所述内部存储器中的数据。
2.如权利要求1所述的方法,其中,所述根据所述第一操作指令确定所述应用的运行状态包括步骤:
确定所述第一操作指令的指令类型;
若所述第一操作指令为读取指令,则确定所述应用是否为首次执行第一操作指令;
若所述应用首次执行第一操作指令,则将所述应用的运行状态确定为启动状态。
3.如权利要求2所述的方法,其中,所述计算设备中还创建有访问地址列表,适于存储所述应用执行过的操作指令所访问的目标地址,所述确定所述应用是否为首次执行第一操作指令包括步骤:
根据所述第一操作指令,确定所述第一操作指令要访问的第一目标地址;
在所述访问地址列表中,查询所述第一操作指令要访问的第一目标地址;
若未查询到,则所述应用为首次执行第一操作指令。
4.如权利要求1-3中任一项所述的方法,其中,所述第一操作指令包括不对界访问指令,所述数据访问异常包括不对界访问异常,所述根据所述第一操作指令生成第二操作指令包括步骤:
将所述第一操作指令所要访问的第一目标地址置换为第二目标地址;
根据所述第二目标地址生成第二操作指令,所述第二操作指令包括对界访问指令。
5.如权利要求4所述的方法,其中,所述将所述第一操作指令所要访问的第一目标地址置换为第二目标地址包括步骤:
根据所述第一目标地址计算存储地址和偏移量;
根据所述存储地址和偏移量生成第二目标地址。
6.如权利要求1-5中任一项所述的方法,其中,所述方法还包括步骤:
若所述应用的状态属性为运行状态,则根据所述第一操作指令生成第二操作指令;
拉取所述应用中第一操作指令所在的指令流;
将所述指令流中的第一操作指令替换为第二操作指令;
将所述应用从所述指令流中提取的第二操作指令提交到处理器,以便访问所述内部存储器中的数据。
7.如权利要求1-6中任一项所述的方法,其中,所述根据所述第一操作指令确定所述应用的状态属性还包括步骤:
若所述第一操作指令为写入指令,则确定所述应用的状态属性为运行状态。
8.如权利要求7所述的方法,其中,所述方法还包括步骤:
若所述应用非首次执行第一操作指令,则确定所述应用的状态属性为运行状态。
9.一种计算设备,包括:
一个或多个处理器;
存储器;以及
一个或多个装置,所述一个或多个装置包括用于执行根据权利要求1-8中任一项所述的方法的指令。
10.一种存储一个或多个程序的计算机可读存储介质,所述一个或多个程序包括指令,所述指令当由计算设备执行时,使得所述计算设备执行根据权利要求1-8中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111115298.7A CN113835927B (zh) | 2021-09-23 | 2021-09-23 | 一种指令执行方法、计算设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111115298.7A CN113835927B (zh) | 2021-09-23 | 2021-09-23 | 一种指令执行方法、计算设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113835927A true CN113835927A (zh) | 2021-12-24 |
CN113835927B CN113835927B (zh) | 2023-08-11 |
Family
ID=78969386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111115298.7A Active CN113835927B (zh) | 2021-09-23 | 2021-09-23 | 一种指令执行方法、计算设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113835927B (zh) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519842A (en) * | 1993-02-26 | 1996-05-21 | Intel Corporation | Method and apparatus for performing unaligned little endian and big endian data accesses in a processing system |
US20020087841A1 (en) * | 2000-12-29 | 2002-07-04 | Paolo Faraboschi | Circuit and method for supporting misaligned accesses in the presence of speculative load Instructions |
US20040064663A1 (en) * | 2002-10-01 | 2004-04-01 | Grisenthwaite Richard Roy | Memory access prediction in a data processing apparatus |
US20040230755A1 (en) * | 2003-05-12 | 2004-11-18 | International Business Machines Corporation | System and method to handle page validation with out-of-order fetch |
JP2006309792A (ja) * | 2006-07-11 | 2006-11-09 | Fuji Xerox Co Ltd | 構造化文書処理システム及び構造化文書処理方法 |
CN101299192A (zh) * | 2008-06-18 | 2008-11-05 | 中国科学院计算技术研究所 | 一种非对齐访存的处理方法 |
US20090210680A1 (en) * | 2008-02-15 | 2009-08-20 | International Business Machines Corporation | Method, system and computer program product for millicode store access checking instructions |
CN101650820A (zh) * | 2009-09-24 | 2010-02-17 | 浙江大学 | 基于多核架构的大图像实时浏览方法 |
US20110314263A1 (en) * | 2010-06-22 | 2011-12-22 | International Business Machines Corporation | Instructions for performing an operation on two operands and subsequently storing an original value of operand |
CN105023616A (zh) * | 2014-04-30 | 2015-11-04 | 深圳市中兴微电子技术有限公司 | 一种基于汉明码存取数据的方法及集成随机存取存储器 |
US20160098202A1 (en) * | 2014-10-03 | 2016-04-07 | International Business Machines Corporation | Servicing multiple counters based on a single access check |
US20170177368A1 (en) * | 2015-12-17 | 2017-06-22 | Charles Stark Draper Laboratory, Inc. | Techniques for metadata processing |
US20170235557A1 (en) * | 2016-02-16 | 2017-08-17 | Microsoft Technology Licensing, Llc. | Translating atomic read-modify-write accesses |
CN112153032A (zh) * | 2020-09-15 | 2020-12-29 | 腾讯科技(深圳)有限公司 | 一种信息处理方法、装置、计算机可读存储介质及系统 |
CN112711476A (zh) * | 2021-03-29 | 2021-04-27 | 统信软件技术有限公司 | 一种计算机运行状态管理方法、计算设备及存储介质 |
-
2021
- 2021-09-23 CN CN202111115298.7A patent/CN113835927B/zh active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519842A (en) * | 1993-02-26 | 1996-05-21 | Intel Corporation | Method and apparatus for performing unaligned little endian and big endian data accesses in a processing system |
US20020087841A1 (en) * | 2000-12-29 | 2002-07-04 | Paolo Faraboschi | Circuit and method for supporting misaligned accesses in the presence of speculative load Instructions |
US20040064663A1 (en) * | 2002-10-01 | 2004-04-01 | Grisenthwaite Richard Roy | Memory access prediction in a data processing apparatus |
US20040230755A1 (en) * | 2003-05-12 | 2004-11-18 | International Business Machines Corporation | System and method to handle page validation with out-of-order fetch |
JP2006309792A (ja) * | 2006-07-11 | 2006-11-09 | Fuji Xerox Co Ltd | 構造化文書処理システム及び構造化文書処理方法 |
US20090210680A1 (en) * | 2008-02-15 | 2009-08-20 | International Business Machines Corporation | Method, system and computer program product for millicode store access checking instructions |
CN101299192A (zh) * | 2008-06-18 | 2008-11-05 | 中国科学院计算技术研究所 | 一种非对齐访存的处理方法 |
CN101650820A (zh) * | 2009-09-24 | 2010-02-17 | 浙江大学 | 基于多核架构的大图像实时浏览方法 |
US20110314263A1 (en) * | 2010-06-22 | 2011-12-22 | International Business Machines Corporation | Instructions for performing an operation on two operands and subsequently storing an original value of operand |
CN105023616A (zh) * | 2014-04-30 | 2015-11-04 | 深圳市中兴微电子技术有限公司 | 一种基于汉明码存取数据的方法及集成随机存取存储器 |
US20160098202A1 (en) * | 2014-10-03 | 2016-04-07 | International Business Machines Corporation | Servicing multiple counters based on a single access check |
US20170177368A1 (en) * | 2015-12-17 | 2017-06-22 | Charles Stark Draper Laboratory, Inc. | Techniques for metadata processing |
US20170235557A1 (en) * | 2016-02-16 | 2017-08-17 | Microsoft Technology Licensing, Llc. | Translating atomic read-modify-write accesses |
CN112153032A (zh) * | 2020-09-15 | 2020-12-29 | 腾讯科技(深圳)有限公司 | 一种信息处理方法、装置、计算机可读存储介质及系统 |
CN112711476A (zh) * | 2021-03-29 | 2021-04-27 | 统信软件技术有限公司 | 一种计算机运行状态管理方法、计算设备及存储介质 |
Non-Patent Citations (3)
Title |
---|
SHREEYAA AGRAWAL: "An approach to develop a secure and decentralized internet", 《2019 INTERNATIONAL CONFERENCE ON NASCENT TECHNOLOGIES IN ENGINEERING (ICNTE)》 * |
虞保忠: "存储虚拟化设计与实现", 《信息通信》 * |
陈向: "SIMD数据置换操作的自动生成和优化", 《计算机科学》 * |
Also Published As
Publication number | Publication date |
---|---|
CN113835927B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108351830B (zh) | 用于存储器损坏检测的硬件装置和方法 | |
US10261796B2 (en) | Processor and method for executing in-memory copy instructions indicating on-chip or off-chip memory | |
US7596781B2 (en) | Register-based instruction optimization for facilitating efficient emulation of an instruction stream | |
CN105408859A (zh) | 用于指令调度的方法和系统 | |
JP2014182813A (ja) | 命令エミュレーションプロセッサ、方法、およびシステム | |
JP6687232B2 (ja) | データ投機実行のためのシステム、装置および方法 | |
US20080222198A1 (en) | Data processing apparatus, method and computer program product for reducing memory usage of an object oriented program | |
WO2013096629A1 (en) | Providing hint register storage for a processor | |
CN114003291A (zh) | 一种应用程序运行方法、装置、计算设备及存储介质 | |
CN115640047B (zh) | 指令操作方法及装置、电子装置及存储介质 | |
CN114003289A (zh) | 一种应用程序运行方法、计算设备及存储介质 | |
US8862932B2 (en) | Read XF instruction for processing vectors | |
CN114675888A (zh) | 用于加载矩阵操作加速器瓦片的指令的装置、方法和系统 | |
CN113849345A (zh) | 一种指令执行方法、装置、计算设备及存储介质 | |
CN114237708A (zh) | 一种多处理器的指令执行方法、计算设备及存储介质 | |
CN113835927B (zh) | 一种指令执行方法、计算设备及存储介质 | |
US8583897B2 (en) | Register file with circuitry for setting register entries to a predetermined value | |
JP2001519954A (ja) | 一時的にターゲット・プロセッサの状態を保持する装置を備えたホスト・マイクロプロセッサ | |
US20140365751A1 (en) | Operand generation in at least one processing pipeline | |
Chen et al. | Design and Implementation of A Cache Adapted to the LoongArch Architecturert | |
CN114003290B (zh) | 一种涉及指令替换的应用程序运行方法和装置 | |
JP2021515929A (ja) | データ処理 | |
CN114003397A (zh) | 一种基于线程读写锁的指令执行方法 | |
CN114003286A (zh) | 一种基于哑元的指令执行方法、计算设备及存储介质 | |
CN114168489B (zh) | 一种函数信息获取方法、计算设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |