CN113725208A - 一种三维量子芯片及其制备方法 - Google Patents
一种三维量子芯片及其制备方法 Download PDFInfo
- Publication number
- CN113725208A CN113725208A CN202110930517.0A CN202110930517A CN113725208A CN 113725208 A CN113725208 A CN 113725208A CN 202110930517 A CN202110930517 A CN 202110930517A CN 113725208 A CN113725208 A CN 113725208A
- Authority
- CN
- China
- Prior art keywords
- auxiliary pattern
- layer
- substrate
- metal
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 239000002096 quantum dot Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 10
- 239000012943 hotmelt Substances 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 17
- BQENMISTWGTJIJ-UHFFFAOYSA-N 2,3,3',4,5-pentachlorobiphenyl Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C(Cl)=C(Cl)C=2)Cl)=C1 BQENMISTWGTJIJ-UHFFFAOYSA-N 0.000 description 8
- 238000003466 welding Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供一种三维量子芯片，包括：量子比特层，其包括第一衬底以及在第一衬底上的量子比特；辅助图形层，其包括第二衬底、在第二衬底上的多种辅助图形以及贯穿第二衬底且沉积有金属的穿孔；以及布线层，其包括连接线以及连接端子，连接线的第一端连接至连接端子，第二端用于数据的输出；其中量子比特层具有量子比特的一面和辅助图形层具有辅助图形的一面通过连接金属焊接在一起，布线层上的连接端子与辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接。
Description
技术领域
本发明总体上涉及多量子比特芯片领域，具体涉及一种三维量子芯片及其制备方法。
背景技术
三维量子芯片是一种使用倒装焊封装技术把两片或多片芯片倒扣焊接在一起的半导体工艺，在量子芯片的制备中采用此工艺可以解决串扰大、集成难、布线复杂等问题。目前，三维量子芯片的制备主要有两种方法，一种方法是将带有比特层的量子芯片与带有传输线、读出腔和各类控制线等布线层的芯片通过对准倒扣的形式实现三维量子芯片(请参见B.Foxen,et.al.2018Quantum Sci.Technol.3,014005)；另一种方法是使用插针与量子芯片上引线的引脚接触从而解决布线的问题(请参见J.H.Bejanin,et.al.2016arXiv:1606.00063)。
但上述方法存在一些缺陷。对于第一种方法，可以实现50-100个量子比特的布线，但是对于更多的数量，布线非常困难。量子比特数量越多导致走线越长，在制备时大大降低成品率。对于第二种方法，插针与芯片接触，容易导致发热、应变，易损坏芯片，并且插针的制作本身也要求苛刻，还包括接触时插针对芯片的受力、插针的对准等问题。因此使用上述方法制备具有成百上千个量子比特的芯片，不仅工作量大并且难以实现布线。
发明内容
基于现有技术的上述缺陷，本发明提供一种三维量子芯片，包括：
量子比特层，其包括第一衬底以及在所述第一衬底上的量子比特；
辅助图形层，其包括第二衬底、在所述第二衬底上的多种辅助图形以及贯穿所述第二衬底且沉积有金属的穿孔；以及
布线层，其包括连接线以及连接端子，所述连接线的第一端连接至所述连接端子，第二端用于数据的输出；
其中所述量子比特层具有量子比特的一面和所述辅助图形层具有辅助图形的一面通过连接金属焊接在一起，所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接。
优选地，所述连接端子与所述穿孔的位置相匹配。
优选地，所述连接端子是热熔性材料，所述连接端子与所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属以热熔的方式金属接触。
优选地，所述连接端子是能够与超声引线键合的金属材料，所述布线层还包括洞，所述连接端子通过超声引线经由所述洞连接至所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属。
优选地，所述布线层是PCB板。
优选地，所述连接线的第二端连接至sma或smp接头。
优选地，所述穿孔中的沉积金属在所述辅助图形层不具有辅助图形的一面相对于所述第二衬底伸出并形成引脚。
本发明还提供一种用于制备上述三维量子芯片的方法，所述方法包括以下步骤：
在第一衬底上制备量子比特；
在第二衬底上制备多种辅助图形；
在所述第二衬底上穿孔，并在所述穿孔中沉积金属；
通过连接金属将所述第一衬底和所述第二衬底倒扣焊接；
在布线层中制备连接线和连接端子，所述连接线的第一端连接至所述连接端子，第二端用于数据的输出；
将所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接。
优选地，将所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接的步骤还包括：
将所述连接端子与所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属以热熔的方式金属接触。
优选地，将所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接的步骤还包括：
在所述布线层上穿洞，将所述连接端子通过超声引线经由所述洞连接至所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属。
本发明采用基于倒装焊的倒扣技术，并且在制备有各类辅助图形的辅助图形层上创新性地采用穿孔的方式，把传输线和各类控制线从辅助图形层内部引出，引出之后通过超声键合或热熔的形式与PCB板连接并测试。这种方式可以解决大量布线带来的比特面积需做大、制备时成功率低、无法更大规模扩展等问题。
本发明提供的三维量子芯片的制备方法，采用倒扣焊接和穿孔的方式解决了量子比特扩展中带来的布线复杂的问题。该方法可以节省芯片空间，并且消除了大规模的控制线和传输线带来的制备问题。该方法可以大幅度的提高成品率，同时更容易实现量子比特的大规模扩展。由于辅助图形层上布线减少，因而可以较好的减少磁通偏置线(z线)和微波控制线(xy线)的串扰，提高量子比特的能量弛豫时间。本发明的三维量子芯片的设计与制备方法为以后的量子纠错和通用量子计算机制备给出了技术上的支持。
附图说明
图1是本发明一个实施例制备的三维量子芯片的剖面示意图；
图2是本发明一个实施例制备的量子比特层的剖面示意图；
图3是本发明一个实施例制备的非量子比特的辅助图形层的剖面示意图；
图4是图3中的非量子比特的辅助图形层的俯视示意图。
图5是本发明一个实施例的量子比特层和辅助图形层焊接的剖面示意图；
图6是本发明一个实施例制备的布线层的剖面示意图；
图7是本发明另一实施例制备的三维量子芯片的剖面示意图；
图8是本发明另一实施例制备的布线层的剖面示意图；
图9是根据本发明的方法制备的三维量子芯片的俯视示意图；
图10是图9中的三维量子芯片的量子比特层的俯视示意图；
图11是图9中的三维量子芯片的辅助图形层的俯视示意图。
具体实施方式
为了使本发明的目的、技术方案以及优点更加清楚明白，下面将结合附图通过具体实施例对本发明作进一步详细说明。应当注意，本发明给出的实施例仅用于说明，而不限制本发明的范围。
实施例1
图1是本发明一个实施例制备的三维量子芯片的剖面示意图。如图1所示，三维量子芯片包括量子比特层、辅助图形层以及布线层。其中，量子比特层包括衬底101以及在衬底101上制备的量子比特102。辅助图形层包括衬底103、在衬底103上制备的各种辅助图形以及贯穿衬底103且沉积有金属的穿孔104。布线层可以是PCB板106，PCB板106内部具有多条连接线109，其一端连接至连接端子107，另一端连接至接头108。优选地，连接端子107位于PCB板106的面对辅助图形层的一面的表面。接头108可以是sma或smp接头，用于与其他电子设备对接。量子比特层和辅助图形层通过连接金属105焊接在一起，布线层上的连接端子107与辅助图形层背面上的穿孔104中的沉积金属进行金属接触。
图1中的三维量子芯片可以通过以下方法进行制备。
步骤1：制备量子比特层
如图2所示，在衬底101上镀金属膜，然后执行涂光刻胶-曝光显影-刻蚀的步骤以制备量子比特的电容和对准标记(mark)。去除光刻胶之后执行涂布电子束双层胶-曝光显影-双角度蒸发的步骤以制备形成量子比特102。图2中的量子比特层包括衬底101以及在衬底101上制备的量子比特102。在本发明中，定义制备有量子比特102的这一面为量子比特层的正面。应当注意，本发明中对于制备量子比特层的方法以及量子比特的形式、数量、分布等不做限制，可以使用现有技术中的任何方法制备量子比特层。
步骤2：制备非量子比特的辅助图形层
如图3所示，在另一衬底103上镀金属膜，然后执行涂光刻胶-曝光显影-刻蚀的步骤以制备各类非比特的辅助图形(图3中未示出，具体辅助图形请参见图4)和对准标记。在本发明中，定义制备有各类非比特的辅助图形的这一面为辅助图形层的正面，与正面相背的不具有辅助图形的一面为辅助图形层的背面。
辅助图形可以包括量子比特的控制线、读出腔以及传输线，还可以包括可调耦合器等。在本发明中对辅助图形的形式、数量以及位置等不做限制，本领域技术人员可根据实际应用的需要进行适当的设计。应当注意，本发明中对于制备非量子比特的辅助图形层的方法不做限制，可以使用现有技术中的任何方法制备非量子比特的辅助图形层。
步骤3：在非量子比特的辅助图形层上穿孔
如图3所示，在衬底103上的各类辅助图形制备完成后，在需要引线的位置穿孔，并在穿孔104中沉积金属，以连通衬底103的两面，使得控制线、传输线等辅助图形可直接通过穿孔104中的沉积金属引出，从而使得布线在衬底103金属膜面上占用最少的面积。穿孔104中的沉积金属在辅助图形层的正面中与辅助图形中的控制线或传输线超导接触。优选地，穿孔104中的沉积金属可以在衬底103的背面或正面伸出并形成引脚，以利于与其他部件的连接，但本发明不以此为限，可根据实际需要判断是否需要伸出并形成引脚。
图4是图3中的非量子比特的辅助图形层的俯视图。如图4所示，辅助图形主要包括控制线203、读出腔202以及传输线204。可以在控制线203与传输线204的相应位置设置穿孔104，使得穿孔中的沉积金属与控制线203或传输线204超导接触。
在本发明中，对穿孔104的形貌、数量、位置、倾斜角度等不做限制。穿孔的方式包括激光打孔、深硅刻蚀Bosch工艺等。穿孔中的沉积金属用于超导传导，其可以是超导材料，如Al、Nb、Ta等。优选地穿孔中的沉积金属与衬底103上镀膜的材料一致。
步骤4：将量子比特层和非量子比特的辅助图形层焊接
在衬底101和衬底103的正面的相应位置镀金属材料，然后执行涂光刻胶-曝光显影-刻蚀的步骤以在衬底101和衬底103的正面分别制备连接金属105。然后将量子比特层和辅助图形层通过连接金属105倒扣焊接在一起(正面对正面)，如图5所示。其中量子比特层和辅助图形层通过对准标记进行对准。
其中，将量子比特层与辅助图形层对准倒扣并通过连接金属105超导接触，两层之间的间距由连接金属105的厚度决定，在本发明中不做限制。连接金属105的位置应避开穿孔104的位置，其主要作用是连接量子比特层和辅助图形层，并限制布线引起的电磁波模式。量子比特层与辅助图形层具有同一套对准标记。倒扣焊接的过程中通腐蚀气体将连接金属105的氧化层去掉之后通过压力使其金属粘合，使用的压力不做限制，一般连接金属105的数目越多，需要的压力越大。优选地，连接金属可以是铟。
步骤5：制备布线层
如图6所示，制备具有多层布线的PCB板106。在PCB板106内部具有多条连接线109，其一端连接至连接端子107，另一端连接至接头108。连接端子107可以是热熔性材料(例如焊锡)。接头108可以是sma或smp接头，用于与其他电子设备对接，进行数据的输入和输出。优选地，在PCB板106上设计的连接端子107与辅助图形层中的穿孔104的位置相匹配(即位置一一对应)。
优选地，在PCB板106内部的连接线109采用多层布线以避免在同层中过于密集而产生大的信号串扰。
上述步骤中，虽然以PCB板106作为布线层为例进行说明，但本发明不限于此，实际应用中，可以采用其他的工艺制备布线层，以实现与量子比特的数据交互。
步骤6：连接布线层和非量子比特的辅助图形层
利用点焊锡然后热熔的方式使得PCB板106上的连接端子107与辅助图形层背面上的穿孔104中的沉积金属伸出的引脚金属接触，形成图1中所示的三维量子芯片。
热熔的温度不宜过高，PCB板106上的连接端子107的面积一般大于穿孔104的截面积，但不可与相邻的穿孔中的沉积金属接触。
实施例2
图7是本发明另一实施例制备的三维量子芯片的剖面示意图。如图7所示，三维量子芯片包括量子比特层、辅助图形层以及布线层。其中，量子比特层包括衬底101以及在衬底101上制备的量子比特102。辅助图形层包括衬底103、在衬底103上制备的各种辅助图形以及贯穿衬底103且沉积有金属的穿孔104。布线层可以是PCB板，PCB板106内部具有多条连接线109，其一端连接至连接端子110，另一端连接至接头108。优选地，连接端子110位于PCB板106的背对辅助图形层的一面的表面。接头108可以是sma或smp接头，用于与其他电子设备对接。PCB板106上与穿孔104对应的位置(优选地，位置一一对应)挖洞111，用于超声引线的走线。量子比特层和辅助图形层通过连接金属105焊接在一起，布线层上的连接端子110与辅助图形层背面上的穿孔104的沉积金属伸出的引脚通过超声引线112连接。
该实施例的三维量子芯片的制备步骤1-4与实施例1相同，在此不再赘述。区别在于布线层的制备以及如何连接布线层和非量子比特的辅助图形层，以下对此进行详细描述。
步骤5：制备布线层
如图8所示，制备具有多层布线的PCB板106。在PCB板106上与穿孔104对应的位置(优选地，该位置一一对应)挖洞111，用于超声引线的走线。在PCB板106内部具有多条连接线109，其一端连接至连接端子110，另一端连接至接头108。连接端子110可以是易于与超声引线键合的金属材料，例如金、银、铜等。接头108可以是sma或smp接头，用于与其他电子设备对接。在PCB板106上设计的连接端子110不需要与非量子比特的辅助图形层背面上的穿孔104的位置相对应。
步骤6：连接布线层和非量子比特的辅助图形层
使用超声引线112连接PCB板106上的连接端子110与辅助图形层背面上的穿孔104中的沉积金属伸出的引脚，形成图7中所示的三维量子芯片。超声引线112的材料包括但不限于超导材料，也可以例如是硅铝丝、金线等。
图9是根据本发明的方法制备的三维量子芯片的俯视示意图，其中未示出布线层。如图9所示，量子比特305为十字形的xmon形式，图9中一共有30个量子比特305，以电容的形式耦合。每个量子比特305都有一个控制线303以及一个读出腔304，在纵向上5个量子比特共享一根传输线301，其中控制线303、读出腔304以及传输线301用于对量子比特进行控制，并读取量子比特。图9中还包括对准标记306。
图10是图9中的三维量子芯片的量子比特层的俯视示意图；图11是图9中的三维量子芯片的非量子比特的辅助图形层的俯视示意图。将图10和图11依照对准标记306倒扣焊接在一起，即可得到图9所示的三维量子芯片。
根据本发明的一个实施例，在辅助图形层表面上布线尽量少使传输线和控制线在穿孔中所占的长度与总长度相比尽可能大。从而可以较好的减少磁通偏置线(z线)和微波控制线(xy线)对比特读取的串扰，并且提高量子比特的能量弛豫时间。
在上述实施例中，镀膜的材料和衬底材料不受限制。镀膜的材料可以包括Al、Nb、Ta等超导金属，衬底可以例如是蓝宝石、高阻硅等。衬底101与衬底103可以相同也可以不同。
应当注意，本发明的上述实施例中虽然按照步骤1-步骤6的顺序进行说明，但其仅仅是示例性的，上述步骤顺序并不构成对本发明的限制，其中的一个或多个步骤可以互相交换位置。例如，步骤1、步骤2以及步骤5的顺序可以随意变换，其他步骤亦是如此。
由以上实施例可以看出，在本发明中，量子比特层用于制备量子比特，辅助图形层用于制备各类辅助图形，布线层用于设置可与量子比特通信的布线。这种设置方式可以解决大量布线带来的各种空间占用问题，不需要大规模的制备控制线和传输线，成品率高，且可大规模扩展。
本发明的实施例可以制备大量的(例如100至1000个)带有量子耦合器的多比特的芯片。由于在辅助图形层上没有布置各种控制线和传输线，因此控制线和传输线上的电磁场的辐射不会影响量子比特，从而大大降低微波xy信号引起的串扰，又由于控制线并未以电流的形式流到量子比特层，因此z信号对比特引起的串扰也大大降低。因此本发明中的制备方法可以更容易实现多比特的扩展，使得量子比特层以及辅助图形层上没有布线，串扰减小。
虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。
Claims (10)
1.一种三维量子芯片，包括：
量子比特层，其包括第一衬底以及在所述第一衬底上的量子比特；
辅助图形层，其包括第二衬底、在所述第二衬底上的多种辅助图形以及贯穿所述第二衬底且沉积有金属的穿孔；以及
布线层，其包括连接线以及连接端子，所述连接线的第一端连接至所述连接端子，第二端用于数据的输出；
其中所述量子比特层具有量子比特的一面和所述辅助图形层具有辅助图形的一面通过连接金属焊接在一起，所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接。
2.根据权利要求1所述的三维量子芯片，其中，所述连接端子与所述穿孔的位置相匹配。
3.根据权利要求2所述的三维量子芯片，其中，所述连接端子是热熔性材料，所述连接端子与所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属以热熔的方式金属接触。
4.根据权利要求1所述的三维量子芯片，其中，所述连接端子是能够与超声引线键合的金属材料，所述布线层还包括洞，所述连接端子通过超声引线经由所述洞连接至所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属。
5.根据权利要求1所述的三维量子芯片，其中，所述布线层是PCB板。
6.根据权利要求1所述的三维量子芯片，其中，所述连接线的第二端连接至sma或smp接头。
7.根据权利要求1所述的三维量子芯片，其中，所述穿孔中的沉积金属在所述辅助图形层不具有辅助图形的一面相对于所述第二衬底伸出并形成引脚。
8.一种用于制备权利要求1-7之一所述的三维量子芯片的方法，所述方法包括以下步骤：
在第一衬底上制备量子比特；
在第二衬底上制备多种辅助图形；
在所述第二衬底上穿孔，并在所述穿孔中沉积金属；
通过连接金属将所述第一衬底和所述第二衬底倒扣焊接；
在布线层中制备连接线和连接端子，所述连接线的第一端连接至所述连接端子，第二端用于数据的输出；
将所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接。
9.根据权利要求8所述的制备三维量子芯片的方法，其中，将所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接的步骤还包括：
将所述连接端子与所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属以热熔的方式金属接触。
10.根据权利要求8所述的制备三维量子芯片的方法，其中，将所述布线层上的连接端子与所述辅助图形层不具有辅助图形的一面上的穿孔中的沉积金属连接的步骤还包括：
在所述布线层上穿洞，将所述连接端子通过超声引线经由所述洞连接至所述辅助图形层不具有辅助图形的一面上的相应的穿孔中的沉积金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110930517.0A CN113725208A (zh) | 2021-08-13 | 2021-08-13 | 一种三维量子芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110930517.0A CN113725208A (zh) | 2021-08-13 | 2021-08-13 | 一种三维量子芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113725208A true CN113725208A (zh) | 2021-11-30 |
Family
ID=78675840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110930517.0A Pending CN113725208A (zh) | 2021-08-13 | 2021-08-13 | 一种三维量子芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725208A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114914355A (zh) * | 2022-05-23 | 2022-08-16 | 中国科学院物理研究所 | 一种三维封装超导量子比特器件、其制备方法和设备 |
| CN115955906A (zh) * | 2023-01-20 | 2023-04-11 | 深圳量旋科技有限公司 | 超导量子芯片及其基底、及基底的制作方法 |
| CN116261392A (zh) * | 2023-01-17 | 2023-06-13 | 深圳量旋科技有限公司 | 超导量子芯片及其基底、及基底的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957832A (zh) * | 2016-05-12 | 2016-09-21 | 中国科学院物理研究所 | 用于表面编码方案超导量子比特系统的布线方法及布线板 |
| US9971970B1 (en) * | 2015-04-27 | 2018-05-15 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with VIAS and methods for making the same |
| WO2019117972A1 (en) * | 2017-12-17 | 2019-06-20 | Intel Corporation | Qubit vertical transmission line with ground vias surrounding a signal line |
| US20190229094A1 (en) * | 2016-09-13 | 2019-07-25 | Google Llc | Reducing loss in stacked quantum devices |
| US20190273197A1 (en) * | 2016-12-27 | 2019-09-05 | Intel Corporation | Superconducting qubit device packages |
| US20200012961A1 (en) * | 2017-03-13 | 2020-01-09 | Google Llc | Integrating circuit elements in a stacked quantum computing device |
| WO2020027779A1 (en) * | 2018-07-30 | 2020-02-06 | Google Llc | Signal distribution for a quantum computing system |
| CN213934971U (zh) * | 2020-12-31 | 2021-08-10 | 合肥本源量子计算科技有限责任公司 | 一种超导量子芯片结构 |
-
2021
- 2021-08-13 CN CN202110930517.0A patent/CN113725208A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9971970B1 (en) * | 2015-04-27 | 2018-05-15 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with VIAS and methods for making the same |
| CN105957832A (zh) * | 2016-05-12 | 2016-09-21 | 中国科学院物理研究所 | 用于表面编码方案超导量子比特系统的布线方法及布线板 |
| US20190229094A1 (en) * | 2016-09-13 | 2019-07-25 | Google Llc | Reducing loss in stacked quantum devices |
| US20190273197A1 (en) * | 2016-12-27 | 2019-09-05 | Intel Corporation | Superconducting qubit device packages |
| US20200012961A1 (en) * | 2017-03-13 | 2020-01-09 | Google Llc | Integrating circuit elements in a stacked quantum computing device |
| WO2019117972A1 (en) * | 2017-12-17 | 2019-06-20 | Intel Corporation | Qubit vertical transmission line with ground vias surrounding a signal line |
| WO2020027779A1 (en) * | 2018-07-30 | 2020-02-06 | Google Llc | Signal distribution for a quantum computing system |
| CN213934971U (zh) * | 2020-12-31 | 2021-08-10 | 合肥本源量子计算科技有限责任公司 | 一种超导量子芯片结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114914355A (zh) * | 2022-05-23 | 2022-08-16 | 中国科学院物理研究所 | 一种三维封装超导量子比特器件、其制备方法和设备 |
| CN116261392A (zh) * | 2023-01-17 | 2023-06-13 | 深圳量旋科技有限公司 | 超导量子芯片及其基底、及基底的制作方法 |
| CN115955906A (zh) * | 2023-01-20 | 2023-04-11 | 深圳量旋科技有限公司 | 超导量子芯片及其基底、及基底的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113725208A (zh) | 一种三维量子芯片及其制备方法 | |
| CN102646913B (zh) | 电连接器制造方法 | |
| US10448509B2 (en) | Electronic device assemblies including conductive vias having two or more conductive elements | |
| TWI399137B (zh) | Manufacture of multilayer wiring boards | |
| US11881414B2 (en) | Method for manufacturing glass device, and glass device | |
| US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
| KR19990035858A (ko) | 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법 | |
| EP0405865B1 (en) | Method of connecting opposed pairs of contacts of detector and readout microchips in a hybrid detector array assembly | |
| CN102754195A (zh) | 具有通孔轨迹连接的电路板以及制造该电路板的方法 | |
| JP2000512083A (ja) | バイアマトリックス層間接続を有する多層回路及びその製造方法 | |
| US20210091062A1 (en) | Systems and methods for assembling processor systems | |
| JP2012178611A (ja) | デバイス実装構造の製造方法 | |
| JP2018078133A (ja) | コイル内蔵ガラス基板およびビルドアップ基板 | |
| TW200411879A (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| US7045897B2 (en) | Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same | |
| US6686222B2 (en) | Stacked semiconductor device manufacturing method | |
| DE112005000438B4 (de) | Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen | |
| KR20130072546A (ko) | 프로브 핀, 프로브 핀을 이용한 프로브 카드 및 그 제조방법 | |
| US6981320B2 (en) | Circuit board and fabricating process thereof | |
| US7371973B1 (en) | Contact node | |
| CN105655321A (zh) | 电子封装及其制作和使用方法 | |
| CN116437792B (zh) | 一种衬底、封装结构、量子芯片及其制作方法 | |
| US6449839B1 (en) | Electrical circuit board and a method for making the same | |
| JPH06232335A (ja) | 複合多チップモジュール | |
| JPS6364079B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20211130 |
|
| WD01 | Invention patent application deemed withdrawn after publication |