CN113723033B - 低功耗验证方法、装置、电子设备及存储介质 - Google Patents
低功耗验证方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN113723033B CN113723033B CN202110875334.3A CN202110875334A CN113723033B CN 113723033 B CN113723033 B CN 113723033B CN 202110875334 A CN202110875334 A CN 202110875334A CN 113723033 B CN113723033 B CN 113723033B
- Authority
- CN
- China
- Prior art keywords
- rtl
- model
- upf
- simulation
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提出一种低功耗验证方法、装置、电子设备及存储介质，其中方法包括：确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该方法能够单独对RTL进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。
Description
技术领域
本申请涉及计算机技术领域，尤其涉及一种低功耗验证方法、装置、电子设备及存储介质。
背景技术
随着大规模集成电路芯片工艺的进步，伴随着芯片面积减小，对芯片功耗要求更严格。低功耗设计能够根据芯片场景，有效降低功耗，低功耗验证已发展成为芯片验证的独立分支。
相关技术中，在低功耗验证中对芯片整体的低功耗进行验证，低功耗验证存在盲点。
发明内容
本申请的目的旨在至少在一定程度上解决上述技术中的技术问题之一。
本申请提出一种低功耗验证方法，以实现单独对寄存器传输级(register-transfer level，简称RTL)进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。
本申请第一方面实施例提出了一种低功耗验证方法，包括：确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据所述RTL模型生成所述系统级芯片的统一电源格式UPF(Unified Power Format)模型，按照所述控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据所述UPF模型生成所述系统级芯片的PG网表，按照所述控制逻辑测试用例以及所述PG网表对所述系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。
本申请实施例的低功耗验证方法，通过确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该方法能够单独对RTL进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。
可选地，所述控制逻辑测试用例包括：低功耗模式下各个电源域对应的测试用例；所述按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，包括：针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，以获取所述RTL模型中各个电路单元的实际输出值；将各个电路单元的实际输出值与所述各个电路单元在所述输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。
可选地，所述针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，以获取所述RTL模型中各个电路单元的实际输出值，包括：针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，进行仿真过程；在仿真过程中调用所述RTL模型中各个电路单元，以获取所述各个电路单元在仿真过程中的实际输出值。
可选地，所述RTL模型中的各个电路单元包括以下单元中的至少一种：电源域开关、门控时钟、复位单元、隔离和逻辑电路信号开关。
可选地，所述UPF模型设置有重新初始化逻辑，以在重新初始化逻辑触发后将所述UPF模型中各个电路单元的数值调整为预设的初始值。
可选地，所述重新初始化逻辑的设置方式包括以下方式中的至少一种：将所述重新初始化逻辑添加到所述UPF模型中；在所述UPF模型外嵌套外层逻辑，其中，所述外层逻辑中包括所述重新初始化逻辑。
可选地，所述根据所述RTL模型生成所述系统级芯片的统一电源格式UPF模型，按照所述控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，包括：针对每个电源域，按照所述电源域对应的测试用例控制所述UPF模型中寄存器的输入数值，以获取所述UPF模型中各个电路单元的电路管脚的实际电压数值；将各个电路管脚的实际电压数值与所述各个电路管脚的理论电压范围进行比对，确定在RTL+UPF仿真阶段是否验证成功。
可选地，所述PG网表为未设置有标准延时格式文件的网表，用于对所述系统级芯片进行网表功能仿真。
本申请第二方面实施例提出了一种低功耗验证装置，包括：确定模块，用于确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；第一仿真模块，用于按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；第二仿真模块，用于在RTL仿真阶段验证成功时，根据所述RTL模型生成所述系统级芯片的统一电源格式UPF模型，按照所述控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；第三仿真模块，用于在RTL+UPF仿真阶段验证成功时，根据所述UPF模型生成所述系统级芯片的PG网表，按照所述控制逻辑测试用例以及所述PG网表对所述系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。
本申请实施例的低功耗验证装置，通过确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该装置能够单独对RTL进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。
本申请第三方面实施例提出了一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本申请第一方面实施例提出的低功耗验证方法。
本申请第四方面实施例提出了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本申请第一方面实施例提出的低功耗验证方法。
本申请第五方面实施例提出了一种计算机程序产品，当所述计算机程序产品中的指令处理器执行时，执行本申请第一方面实施例提出的低功耗验证方法。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例一所提供的低功耗验证方法的流程示意图；
图2为本申请实施例二所提供的低功耗验证方法的流程示意图；
图3为本申请实施例三所提供的低功耗验证方法的流程示意图；
图4为本申请实施例四所提供的低功耗验证装置的结构示意图；
图5是根据一示例性实施例示出的一种用于低功耗验证方法的电子设备的框图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
下面参考附图描述本公开实施例的低功耗验证方法、装置、电子设备及存储介质。
图1为本申请实施例一所提供的低功耗验证方法的流程示意图，需要说明的是，该低功耗验证方法可应用于低功耗验证装置。该装置可被配置于电子设备中。其中，该电子设备可以是移动终端，例如，手机、平板电脑、个人数字助理等具有各种操作系统的硬件设备。
如图1所示，低功耗验证方法包括如下步骤：
步骤101，确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例。
在本申请实施例中，可根据系统级芯片的数字信号在硬件寄存器、存储器、组合逻辑装置和总线等逻辑单元之间的流动，以及其逻辑代数运作方式来确定寄存器传输级RTL模型，在系统级芯片处于低功耗模式时，获取系统级芯片中的寄存器、电路单元等控制逻辑测试用例。其中，需要说明的是，低功耗模式可包括空闲模式和休眠模式。
步骤102，按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功。
为了便于系统级芯片的低功耗验证，可将总电源划分为多个电源域，根据低功耗模式下的各个电源域对应的测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，根据仿真验证结果可确定在RTL仿真阶段是否验证成功。
步骤103，在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功。
进一步地，在RTL仿真阶段验证成功时，可根据RTL模型生成系统级芯片中的寄存器、电路单元等的逻辑，以及电源逻辑，进一步的，可根据低功耗模式下的各个电源域对应的测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，根据仿真结果可确定在RTL+UPF仿真阶段是否验证成功。在RTL仿真阶段验证不成功时，低功耗验证装置可报错并结束仿真。
步骤104，在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。
在本申请实施例中，在RTL+UPF仿真阶段验证成功时，可根据UPF模型生成系统级芯片的PG网表，可根据低功耗模式下的各个电源域对应的测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，验证寄存器、电路单元等的逻辑以及电源逻辑与PG网表是否一致，在寄存器、电路单元等的逻辑以及电源逻辑与PG网表一致时，可确定在PG网表仿真阶段验证成功。其中，需要说明的是，由于仿真时间限制，PG网表为未设置有标准延时格式文件的网表，需使用编译选项增加延时，该PG网表可用于对系统级芯片进行网表功能仿真。
综上，通过确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该方法能够单独对RTL进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。
为了可以准确地确定RTL仿真阶段是否验证成功，如图2所示，图2为本申请实施例二所提供的低功耗验证方法的流程示意图。在本申请实施例中，可获取RTL模型中各个电路单元的实际输出值，将各个电路单元的实际输出值与各个电路单元在输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。图2所示实施例可包括如下步骤：
步骤201，确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例。
步骤202，针对每个电源域，按照电源域对应的测试用例控制RTL模型中寄存器的输入数值，以获取RTL模型中各个电路单元的实际输出值。
可选地，针对每个电源域，按照电源域对应的测试用例控制RTL模型中寄存器的输入数值，进行仿真过程；在仿真过程中调用RTL模型中各个电路单元，以获取各个电路单元在仿真过程中的实际输出值。
也就是说，对于低功耗模式下的每个电源域，按照该电源域对应的测试用例控制RTL模型中寄存器的输入数值，进行RTL仿真，在仿真过程中，通过调用RTL模型中各个电路单元，获取各个电路单元在仿真过程中的实际输出值。其中，需要说明的是，RTL模型中的各个电路单元包括以下单元中的至少一种：电源域开关、门控时钟、复位单元、隔离和逻辑电路信号开关。
在本申请实施例中，RTL模型和电源域默认都是上电的。首先配置全局寄存器使RTL模型发送掉电请求给电源管理单元(Power Management Unit，PMU)，PMU收到请求后，进入掉电流程。RTL模型中的各个电路单元验证，包括电源域开关、门控时钟、复位单元、隔离、逻辑电路信号开关和动态频率调整等。在RTL仿真阶段验证电源域开关时，检查逻辑电信号是否正确。可选地，给每个电源域建立上下电任务，控制上下电流程，供测试用例调用。电源域上下电，电源管理控制单元收到电源域的掉电请求后，依次控制时钟、复位、隔离和逻辑电思路信号开关，验证平台监视器绑定到电源管理控制单元，检查其时序并进行监视。其中，低功耗模式下的控制逻辑测试用例可包括：PMU直连忽略(BYPASS)模式、只关时钟、PMU软件控制通路、配置功耗通道握手模块、子系统内部发软件请求控制功耗模式、双倍速率同步动态随机存储器(DDR)存储器浅度睡眠、各个子系统都配置浅度睡眠以及PMU强制控制子系统进入浅度睡眠和芯片深度睡眠。RTL仿真阶段的测试流程可如下：(1)配置总线超时值；(2)配置系统下电使能；(3)使能系统上下电中断；(4)配置寄存器掉电使能位；(5)等中断状态置位；(6)清中断。
步骤203，将各个电路单元的实际输出值与各个电路单元在输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。
进一步地，将各个电路单元的实际输出值与各个电路单元在输入数值下的理论输出值进行比对，在各个电路单元的实际输出值在各个电路单元在输入数值下的理论输出范围内，可确定在RTL仿真阶段验证成功；在各个电路单元的实际输出值不在各个电路单元在输入数值下的理论输出范围内，可确定在RTL仿真阶段没有验证成功，并结束仿真。
步骤204，在RTL仿真阶段验证成功时，根据所述RTL模型生成所述系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功。
步骤205，在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。
在本申请实施例中，步骤201，204和步骤205可以分别采用本申请的各实施例中的任一种方式实现，本申请不做具体限制。
综上，通过针对每个电源域，按照电源域对应的测试用例控制RTL模型中寄存器的输入数值，以获取RTL模型中各个电路单元的实际输出值；将各个电路单元的实际输出值与各个电路单元在输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。由此，可准确地确定RTL仿真阶段是否验证成功。
为了可以准确地确定在RTL+UPF仿真阶段是否验证成功，如图3所示，图3为本申请实施例三所提供的低功耗验证方法的流程示意图。在本申请实施例中，可获取UPF模型中各个电路单元的电路管脚的实际电压数值，将各个电路管脚的实际电压数值与各个电路管脚的理论电压范围进行比对，确定在RTL+UPF仿真阶段是否验证成功。图3所示实施例可包括如下步骤：
步骤301，确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例。
步骤302，按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功。
步骤303，针对每个电源域，按照电源域对应的测试用例控制UPF模型中寄存器的输入数值，以获取UPF模型中各个电路单元的电路管脚的实际电压数值。
为了使UPF描述信息和RTL模型对应，在本申请实施例中，UPF模型设置有重新初始化逻辑，以在重新初始化逻辑触发后将UPF模型中各个电路单元的数值调整为预设的初始值，重新初始化逻辑的设置方式可包括以下方式中的至少一种：将重新初始化逻辑添加到UPF模型中、在UPF模型外嵌套外层逻辑，其中，外层逻辑中包括重新初始化逻辑。
在本申请实施例中，对于低功耗模式下的每个电源域，可按照电源域对应的测试用例控制UPF模型中寄存器的输入数值，进行仿真，在仿真过程中调用UPF模型中各个电路单元的电路管脚，以获取UPF模型中各个电路单元的电路管脚的实际电压数值。
步骤304，将各个电路管脚的实际电压数值与各个电路管脚的理论电压范围进行比对，确定在RTL+UPF仿真阶段是否验证成功。
进一步地，若各个电路管脚的实际电压数值在各个电路管脚的理论电压范围内，可确定在RTL+UPF仿真阶段验证成功；若各个电路管脚的实际电压数值不在各个电路管脚的理论电压范围内，可确定在RTL+UPF仿真阶段验证失败，并结束仿真。
步骤305，在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。
在本申请实施例中，步骤301-302和步骤305可以分别采用本申请的各实施例中的任一种方式实现，本申请不做具体限制。
综上，通过针对每个电源域，按照电源域对应的测试用例控制UPF模型中寄存器的输入数值，以获取UPF模型中各个电路单元的电路管脚的实际电压数值；将各个电路管脚的实际电压数值与各个电路管脚的理论电压范围进行比对，确定在RTL+UPF仿真阶段是否验证成功，由此，可以准确地确定在RTL+UPF仿真阶段是否验证成功。
本申请实施例的低功耗验证方法，通过确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该方法能够单独对RTL进行验证，解决低功耗验证盲点，并降低调试RTL的复杂度。
图4为本申请实施例四所提供的低功耗验证装置的结构示意图。
如图4所示，该低功耗验证装置400包括：确定模块410、第一仿真模块420、第二仿真模块430和第三仿真模块440。
其中，确定模块410，用于确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；第一仿真模块420，用于按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；第二仿真模块430，用于在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；第三仿真模块440，用于在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。
作为本申请实施例的一种可能实现方式，所述控制逻辑测试用例包括：低功耗模式下各个电源域对应的测试用例；所述第一仿真模块420，具体用于：针对每个电源域，按照电源域对应的测试用例控制RTL模型中寄存器的输入数值，以获取RTL模型中各个电路单元的实际输出值；将各个电路单元的实际输出值与各个电路单元在输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。
作为本申请实施例的一种可能实现方式，第一仿真模块420，还用于：针对每个电源域，按照电源域对应的测试用例控制RTL模型中寄存器的输入数值，进行仿真过程；在仿真过程中调用RTL模型中各个电路单元，以获取各个电路单元在仿真过程中的实际输出值。
作为本申请实施例的一种可能实现方式，RTL模型中的各个电路单元包括以下单元中的至少一种：电源域开关、门控时钟、复位单元、隔离和逻辑电路信号开关。
作为本申请实施例的一种可能实现方式，UPF模型设置有重新初始化逻辑，以在重新初始化逻辑触发后将所述UPF模型中各个电路单元的数值调整为预设的初始值。
作为本申请实施例的一种可能实现方式，重新初始化逻辑的设置方式包括以下方式中的至少一种：将重新初始化逻辑添加到UPF模型中；在UPF模型外嵌套外层逻辑，其中，外层逻辑中包括重新初始化逻辑。
作为本申请实施例的一种可能实现方式，第二仿真模块430，具体用于：针对每个电源域，按照电源域对应的测试用例控制UPF模型中寄存器的输入数值，以获取UPF模型中各个电路单元的电路管脚的实际电压数值；将各个电路管脚的实际电压数值与各个电路管脚的理论电压范围进行比对，确定在RTL+UPF仿真阶段是否验证成功。
作为本申请实施例的一种可能实现方式，PG网表为未设置有标准延时格式文件的网表，用于对系统级芯片进行网表功能仿真。
本申请实施例的低功耗验证装置，通过确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该方法能够单独对RTL进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。
为了实现上述实施例，本申请还提出一种电子设备，如图5所示，图5是根据一示例性实施例示出的一种用于低功耗验证方法的电子设备的框图。
如图5所示，上述电子设备500包括：
存储器510及处理器520，连接不同组件(包括存储器510和处理器520)的总线530，存储器510存储有计算机程序，当处理器520执行所述程序时实现本公开实施例所述的低功耗验证方法。
总线530表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
电子设备500典型地包括多种电子设备可读介质。这些介质可以是任何能够被电子设备500访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
存储器510还可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)540和/或高速缓存存储器550。电子设备500可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统560可以用于读写不可移动的、非易失性磁介质(图5未显示，通常称为“硬盘驱动器”)。尽管图5中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线530相连。存储器510可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本公开各实施例的功能。
具有一组(至少一个)程序模块570的程序/实用工具580，可以存储在例如存储器510中，这样的程序模块570包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块570通常执行本公开所描述的实施例中的功能和/或方法。
电子设备500也可以与一个或多个外部设备590(例如键盘、指向设备、显示器591等)通信，还可与一个或者多个使得用户能与该电子设备500交互的设备通信，和/或与使得该电子设备500能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口592进行。并且，电子设备500还可以通过网络适配器593与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图5所示，网络适配器1193通过总线530与电子设备500的其它模块通信。应当明白，尽管图5中未示出，可以结合电子设备500使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理器520通过运行存储在存储器510中的程序，从而执行各种功能应用以及数据处理。
需要说明的是，本实施例的电子设备的实施过程和技术原理参见前述对本公开实施例的低功耗验证方法的解释说明，此处不再赘述。
为了实现上述实施例，本申请还提出一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使计算机执行图1至图3实施例所述的低功耗验证方法。
为了实现上述实施例，本公开还提供一种计算机程序产品，当所述计算机程序产品中的指令处理器执行时，执行图1至图3实施例所述的低功耗验证方法。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (16)
1.一种低功耗验证方法，其特征在于，包括：
确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；
按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；
在RTL仿真阶段验证成功时，根据所述RTL模型生成所述系统级芯片的统一电源格式UPF模型，按照所述控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；
在RTL+UPF仿真阶段验证成功时，根据所述UPF模型生成所述系统级芯片的PG网表，按照所述控制逻辑测试用例以及所述PG网表对所述系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功；
所述根据所述RTL模型生成所述系统级芯片的统一电源格式UPF模型，按照所述控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，包括：
针对每个电源域，按照所述电源域对应的测试用例控制所述UPF模型中寄存器的输入数值，以获取所述UPF模型中各个电路单元的电路管脚的实际电压数值；
将各个电路管脚的实际电压数值与所述各个电路管脚的理论电压范围进行比对，确定在RTL+UPF仿真阶段是否验证成功。
2.根据权利要求1所述的方法，其特征在于，所述控制逻辑测试用例包括：低功耗模式下各个电源域对应的测试用例；
所述按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，包括：
针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，以获取所述RTL模型中各个电路单元的实际输出值；
将各个电路单元的实际输出值与所述各个电路单元在所述输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。
3.根据权利要求2所述的方法，其特征在于，所述针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，以获取所述RTL模型中各个电路单元的实际输出值，包括：
针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，进行仿真过程；
在仿真过程中调用所述RTL模型中各个电路单元，以获取所述各个电路单元在仿真过程中的实际输出值。
4.根据权利要求2所述的方法，其特征在于，所述RTL模型中的各个电路单元包括以下单元中的至少一种：电源域开关、门控时钟、复位单元、隔离和逻辑电路信号开关。
5.根据权利要求1所述的方法，其特征在于，所述UPF模型设置有重新初始化逻辑，以在重新初始化逻辑触发后将所述UPF模型中各个电路单元的数值调整为预设的初始值。
6.根据权利要求5所述的方法，其特征在于，所述重新初始化逻辑的设置方式包括以下方式中的至少一种：
将所述重新初始化逻辑添加到所述UPF模型中；
在所述UPF模型外嵌套外层逻辑，其中，所述外层逻辑中包括所述重新初始化逻辑。
7.根据权利要求1所述的方法，其特征在于，所述PG网表为未设置有标准延时格式文件的网表，用于对所述系统级芯片进行网表功能仿真。
8.一种低功耗验证装置，其特征在于，包括：
确定模块，用于确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；
第一仿真模块，用于按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；
第二仿真模块，用于在RTL仿真阶段验证成功时，根据所述RTL模型生成所述系统级芯片的统一电源格式UPF模型，按照所述控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；
第三仿真模块，用于在RTL+UPF仿真阶段验证成功时，根据所述UPF模型生成所述系统级芯片的PG网表，按照所述控制逻辑测试用例以及所述PG网表对所述系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功；
所述第二仿真模块，具体用于：
针对每个电源域，按照所述电源域对应的测试用例控制所述UPF模型中寄存器的输入数值，以获取所述UPF模型中各个电路单元的电路管脚的实际电压数值；
将各个电路管脚的实际电压数值与所述各个电路管脚的理论电压范围进行比对，确定在RTL+UPF仿真阶段是否验证成功。
9.根据权利要求8所述的装置，其特征在于，所述控制逻辑测试用例包括：低功耗模式下各个电源域对应的测试用例；所述第一仿真模块，具体用于：
针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，以获取所述RTL模型中各个电路单元的实际输出值；
将各个电路单元的实际输出值与所述各个电路单元在所述输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。
10.根据权利要求9所述的装置，其特征在于，所述第一仿真模块，还用于：
针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，进行仿真过程；
在仿真过程中调用所述RTL模型中各个电路单元，以获取所述各个电路单元在仿真过程中的实际输出值。
11.根据权利要求9所述的装置，其特征在于，所述RTL模型中的各个电路单元包括以下单元中的至少一种：电源域开关、门控时钟、复位单元、隔离和逻辑电路信号开关。
12.根据权利要求8所述的装置，其特征在于，所述UPF模型设置有重新初始化逻辑，以在重新初始化逻辑触发后将所述UPF模型中各个电路单元的数值调整为预设的初始值。
13.根据权利要求12所述的装置，其特征在于，所述重新初始化逻辑的设置方式包括以下方式中的至少一种：
将所述重新初始化逻辑添加到所述UPF模型中；
在所述UPF模型外嵌套外层逻辑，其中，所述外层逻辑中包括所述重新初始化逻辑。
14.根据权利要求8所述装置，其特征在于，所述PG网表为未设置有标准延时格式文件的网表，用于对所述系统级芯片进行网表功能仿真。
15.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的方法。
16.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1-7中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875334.3A CN113723033B (zh) | 2021-07-30 | 2021-07-30 | 低功耗验证方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875334.3A CN113723033B (zh) | 2021-07-30 | 2021-07-30 | 低功耗验证方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113723033A CN113723033A (zh) | 2021-11-30 |
| CN113723033B true CN113723033B (zh) | 2025-03-04 |
Family
ID=78674494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110875334.3A Active CN113723033B (zh) | 2021-07-30 | 2021-07-30 | 低功耗验证方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113723033B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117454809B (zh) * | 2023-12-26 | 2024-04-16 | 奇捷科技(深圳)有限公司 | 一种低功耗的电路设计变更处理方法、系统和装置 |
| CN118133756B (zh) * | 2024-05-06 | 2024-07-19 | 上海合见工业软件集团有限公司 | 基于低功耗仿真的信号断电标识方法、电子设备和介质 |
| CN118862774B (zh) * | 2024-09-25 | 2024-12-06 | 沐曦科技(成都)有限公司 | 一种形式验证方法、电子设备及存储介质 |
| CN120562352B (zh) * | 2025-08-01 | 2025-10-24 | 沐曦集成电路(上海)股份有限公司 | 前端低功耗验证环境生成方法、电子设备和介质 |
| CN120874709B (zh) * | 2025-09-29 | 2026-01-23 | 摩尔线程智能科技(北京)股份有限公司 | 低功耗仿真方法、装置、设备、存储介质及程序产品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104899076A (zh) * | 2015-06-18 | 2015-09-09 | 中国科学院自动化研究所 | 一种超大规模集成电路门级网表仿真的加速方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105823976B (zh) * | 2015-01-09 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
| CN105302950B (zh) * | 2015-10-19 | 2018-07-24 | 北京精密机电控制设备研究所 | 一种软、硬件协同的可编程逻辑器件交联仿真测试方法 |
| CN106597250A (zh) * | 2016-11-24 | 2017-04-26 | 深圳市紫光同创电子有限公司 | 一种可编程逻辑器件测试方法及设备 |
| CN112100952B (zh) * | 2020-09-14 | 2021-06-22 | 海光信息技术股份有限公司 | 一种集成电路后仿真方法、装置、电子设备及存储介质 |
| CN112364595A (zh) * | 2020-11-26 | 2021-02-12 | 大唐半导体科技有限公司 | 一种数模混合芯片的低功耗验证方法和测试平台 |
-
2021
- 2021-07-30 CN CN202110875334.3A patent/CN113723033B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104899076A (zh) * | 2015-06-18 | 2015-09-09 | 中国科学院自动化研究所 | 一种超大规模集成电路门级网表仿真的加速方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113723033A (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113723033B (zh) | 低功耗验证方法、装置、电子设备及存储介质 | |
| US8402314B2 (en) | Debug registers for halting processor cores after reset or power off | |
| CN113076227A (zh) | Mcu验证方法、系统和终端设备 | |
| US7512778B2 (en) | Method for sharing host processor for non-operating system uses by generating a false remove signal | |
| JP4383641B2 (ja) | 表示制御装置およびコンピュータシステム並びにパワーマネージメント方法 | |
| US9395919B1 (en) | Memory configuration operations for a computing device | |
| US9619011B2 (en) | System on chip for debugging a cluster regardless of power state of the cluster, method of operating the same, and system having the same | |
| US20120060023A1 (en) | Methods for booting an operating system using non-volatile memory | |
| WO2019169877A1 (zh) | 一种双bios的控制方法及相关装置 | |
| US10911259B1 (en) | Server with master-slave architecture and method for reading and writing information thereof | |
| CN116431534B (zh) | 数据访问方法、交换机和存储介质 | |
| CN119179614B (zh) | 系统级芯片的低功耗验证方法、系统、设备及存储介质 | |
| CN111949460B (zh) | 测试固态硬盘支持d3特性的方法、装置、计算机设备及存储介质 | |
| JP3673239B2 (ja) | コンピュータ機器 | |
| CN114330176A (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
| CN111104348B (zh) | PCIe初始化流程的仿真方法、装置及相关设备 | |
| CN120874709B (zh) | 低功耗仿真方法、装置、设备、存储介质及程序产品 | |
| CN119106646A (zh) | Soc级访存验证系统及方法、存储控制器初始化方法 | |
| CN112148201B (zh) | 数据写入方法、装置及存储介质 | |
| CN114780310B (zh) | 验证D3cold对使能SSD HMB的影响方法及装置 | |
| US8041846B2 (en) | Apparatus with reduced latency for master and slave storage devices | |
| US12228983B2 (en) | Systems and methods for controlling operation of a power supply unit (PSU) during a low power state | |
| JP2021196784A (ja) | 情報処理装置、接続ケーブル、及び制御方法 | |
| JP2003122593A (ja) | インサーキットエミュレータリセット回路及びそれを有するインサーキットエミュレータ | |
| CN114333960B (zh) | 闪存物理层的测试方法及闪存设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |