CN113703508B - 一种共模电压可调心电信号采集前端电路 - Google Patents

一种共模电压可调心电信号采集前端电路 Download PDF

Info

Publication number
CN113703508B
CN113703508B CN202110979177.0A CN202110979177A CN113703508B CN 113703508 B CN113703508 B CN 113703508B CN 202110979177 A CN202110979177 A CN 202110979177A CN 113703508 B CN113703508 B CN 113703508B
Authority
CN
China
Prior art keywords
capacitor
nmos transistor
nmos
output end
negative phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110979177.0A
Other languages
English (en)
Other versions
CN113703508A (zh
Inventor
李靖
明平文
张中
吴健民
宁宁
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110979177.0A priority Critical patent/CN113703508B/zh
Publication of CN113703508A publication Critical patent/CN113703508A/zh
Application granted granted Critical
Publication of CN113703508B publication Critical patent/CN113703508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于模拟集成电路技术领域，具体为一种共模电压可调心电信号采集前端电路。本发明在低噪声放大器中砍去了直流反馈环路和纹波抑制环路等模块，通过伪电阻模块独立给该电路结构供给输入共模电压信号VCM，避免了输入与输出之间的环路耦合，既简化了电路结构，又能保证输出共模电压不受输入共模电压控制，实现了高可调性。同时，低通滤波器中的运算放大器的共模负反馈模块输入对管采用无阈值电压的MOS管，以保证心电信号采集架构在较低的输出共模电压值下正常工作，在更大的电压范围内实现输出共模电压可调，应用范围更加广泛。使用该架构处理后的心电信号，可使用工作电压比较低的ADC模块进行处理，从而降低整个系统的功耗。

Description

一种共模电压可调心电信号采集前端电路
技术领域
本发明属于模拟集成电路技术领域，具体为一种共模电压可调心电信号采集前端电路。
背景技术
随着经济社会的快速发展和科学技术水平的快速提高，人们对自身的身体状况越来越重视，便携式医疗电子监测设备的需求也逐步变大。便携式医疗电子设备有着传统医疗设备没有的优势，其体积更小、价格更低、功耗更小，更容易在人群中普及，人们可以随时随地监测自己的身体状况。心电信号(ECG)幅度在0.1mV～5mV之间，典型值为2mV，频率分布于0.5Hz-150Hz。心脏规律的跳动会在人体不同的部位形成电位差，医疗工作者可以通过分析该电位信号判断我们的心脏健康状况，同时也可以预测心率不齐等心脏疾病。
心电信号采集前端电路是心电信号采集系统必不可少的一个环节，它也决定着采集的心电信号的质量。该前端电路架构一般包含一个低噪声放大器LNA，用以对生物电极采集的心电信号进行一个初步放大，同时可以实现初步滤除带外噪声和直流失调；一个可变增益放大器PGA，用以调整整体增益，将所关心的各类信号放大至满摆幅，保证监测精度；一个可变低通滤波器LPF，用以调整整体通带已适应不同生理电信号的频带，并实现输出共模电压可调。但是现有的电路架构中输入共模电压不是由外部独立提供电压，输入共模电压与输出共模电压因为反馈环路的存在而相互影响，传输到低噪声放大器中仪表放大器输入对管的直流电压无法达到预先设置的电压值，可调控性差且由于环路的存在整个电路架构复杂；同时，该架构中共模输出电压可调范围较小，经过处理后的心电信号供给ADC模块处理时需要的电源电压较大，较难做到低功耗设计。
发明内容
针对上述存在问题或不足，为解决现有心电信号采集前端电路共模电压可调控性差、电路架构复杂、可调范围较小以及功耗较高的问题，本发明提供了一种共模电压可调心电信号采集前端电路。
一种共模电压可调心电信号采集前端电路，包括低噪声放大器(LNA)、可变增益放大器(PGA)、输出共模电压可调低通滤波器电路(LPF)、第五电容C5和第六电容C6。
所述低噪声放大器(LNA)正相输入端连至正相输入信号VIP，负相输入端连至负相输入信号VIN；其负相输出端连至可变增益放大器(PGA)的负相输入端，正相输出端连至可变增益放大器(PGA)的正相输入端。低噪声放大器(LNA)是用来对生物电极采集的心电信号进行初步处理的一个模块，心电信号经过低噪声放大器(LNA)放大，并将其直流失调以及噪声进行滤除，从而得到初步处理的放大心电信号。
具体的，所述低噪声放大器(LNA)包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一伪电阻Pre_RES_1、第二伪电阻Pre_RES_2、第一斩波开关CH1、第二斩波开关CH2和电容反馈仪表放大器(CFIA)。
第一电容C1下极板作为负相输入端，其上极板连接第三电容C3的上极板，同时连接第一伪电阻Pre_RES_1的B端和第一斩波开关CH1的正相输入端。
第二电容C2下极板作为正相输入端，其上极板连接第四电容C4的上极板，同时连接第二伪电阻Pre_RES_2的B端和第一斩波开关CH1的负相输入端。
第一伪电阻Pre_RES_1和第二伪电阻Pre_RES_2的A端均接外部输入共模信号VCM。第三电容C3下极板连第二斩波开关CH2的正相输出端；第四电容C4下极板连第二斩波开关CH2的负相输出端。
第一斩波开关CH1的正相输出端连至电容反馈仪表放大器CFIA的负相输入端，第一斩波开关CH1的负相输出端连至电容反馈仪表放大器CFIA的正相输入端。电容反馈仪表放大器CFIA的正相输出端连至第二斩波开关CH2的正相输入端，负相输出端连至第二斩波开关CH2的负相输入端。
第二斩波开关CH2的正相输出端作为低噪声放大器(LNA)的正相输出端，与可变增益放大器(PGA)正相输入端相连。第二斩波开关CH2的负相输出端作为低噪声放大器(LNA)的负相输出端，与可变增益放大器(PGA)负相输入端相连。
所述可变增益放大器(PGA)的正相输出端接低通滤波器电路(LPF)的正相输入端，可变增益放大器(PGA)的负相输出端接低通滤波器电路(LPF)的负相输入端。
所述第五电容C5的上极板接低通滤波器电路(LPF)正相输出端，同时也作为整个电路架构的正相输出，第五电容C5的下极板接至电源地信号AGND。
所述第六电容C6的上极板接低通滤波器电路(LPF)负相输出端，同时也作为整个电路架构的负相输出，第六电容C6的下极板接至电源地信号AGND。
与传统的心电信号采集前端电路架构不同的是，本发明采用一种新的低噪声放大器结构。低噪声放大器中砍去了直流反馈环路(DC-Servo Loop)和纹波抑制环路(RRL)等模块，通过伪电阻模块独立给该电路结构供给输入共模电压信号VCM，避免了反馈环路对输入共模电压与输出共模电压的影响，既简化了电路结构，又能保证输出共模电压不受输入共模电压控制，可以人为高可调的控制共模输出电压值。同时，低通滤波器中的运算放大器的共模负反馈模块输入对管采用无阈值电压的MOS管，以保证心电信号采集架构在较低的输出共模电压值下正常工作，在更大的电压范围内实现输出共模电压可调，应用范围更加广泛。使用该架构处理后的心电信号，可以使用工作电压比较低的ADC模块进行处理，从而降低整个系统的功耗。
附图说明
图1为本发明的整体架构示意图；
图2为低噪声放大器LNA的电路结构示意图；
图3为实施例输出共模电压可调低通滤波器LPF的电路结构示意图；
图4为实施例运算放大器的共模负反馈电路结构示意图。
具体实施方式
下面结合实施例进一步详细说明本发明。
图1为本发明的整体电路架构示意图。
图2为低噪声放大器LNA的电路结构示意图。低噪声放大器(LNA)包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一伪电阻Pre_RES_1、第二伪电阻Pre_RES_2、第一斩波开关CH1、第二斩波开关CH2和电容反馈仪表放大器(CFIA)。
第一电容C1下极板作为负相输入端，其上极板连接第三电容C3的上极板，同时连接第一伪电阻Pre_RES_1的B端和第一斩波开关CH1的正相输入端。
第二电容C2下极板作为正相输入端，其上极板连接第四电容C4的上极板，同时连接第二伪电阻Pre_RES_2的B端和第一斩波开关CH1的负相输入端。
第一伪电阻Pre_RES_1和第二伪电阻Pre_RES_2的A端均接外部输入共模信号VCM。第三电容C3下极板连第二斩波开关CH2的正相输出端；第四电容C4下极板连第二斩波开关CH2的负相输出端。
第一斩波开关CH1的正相输出端连至电容反馈仪表放大器CFIA的负相输入端，第一斩波开关CH1的负相输出端连至电容反馈仪表放大器CFIA的正相输入端。电容反馈仪表放大器CFIA的正相输出端连至第二斩波开关CH2的正相输入端，负相输出端连至第二斩波开关CH2的负相输入端。
第二斩波开关CH2的正相输出端作为低噪声放大器(LNA)的正相输出端，与可变增益放大器(PGA)正相输入端相连。第二斩波开关CH2的负相输出端作为低噪声放大器(LNA)的负相输出端，与可变增益放大器(PGA)负相输入端相连。
所述可变增益放大器(PGA)正相输出端接低通滤波器电路(LPF)的正相输入端，可变增益放大器(PGA)负相输出端接低通滤波器电路(LPF)的负相输入端。第五电容C5的上极板接低通滤波器电路(LPF)正相输出端，同时也作为整个架构的正相输出。第六电容C6的上极板接低通滤波器电路(LPF)负相输出端，同时也作为整个架构的负相输出。
本实施例中，所述低通滤波器电路(LPF)包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第七电容C7、第八电容C8、第九电容C9、第十电容C10和运算放大器OP，如图3所示。
第一电阻R1、第二电阻R2的输入端分别依次作为低通滤波器(LPF)的负相、正相输入端，第一电阻R1输出端接至第三电阻R3输入端，同时接至第一NMOS管NM1的漏端和第三NMOS管NM3的漏端；第二电阻R2输出端接至第四电阻R4输入端，同时接至第二NMOS管NM2的漏端和第四NMOS管NM4的漏端。
第一NMOS管NM1和第二NMOS管NM2的栅端均接至电源电压AVDD，第一NMOS管NM1和第二NMOS管NM2的源端均接外部的低通滤波器输入共模电压信号VREF。
第三NMOS管NM3和第四NMOS管NM4的栅端接外部输入控制电压信号VC，VC为低电平时，第三NMOS管NM3和第四NMOS管NM4工作在截止状态，低通滤波器输入共模电压VREF无法通过NM3和NM4导通至运算放大器中，低通滤波器处于关断状态；VC大小等于VREF时，第三NMOS管NM3和第四NMOS管NM4工作在亚阈区，低通滤波器处于正常工作状态。第三NMOS管NM3的源端接至第五NMOS管NM5和第六NMOS管NM6的源端，同时接至运算放大器的负相输入端。第四NMOS管NM4的源端接至第七NMOS管NM7和第八NMOS管NM8的源端，同时接至运算放大器的正相输入端。
第五NMOS管NM5漏端接至第七电容C7的上极板和第一PMOS管PM1的漏端，第八NMOS管NM8漏端接至第十电容C10的上极板和第二PMOS管PM2的漏端。第一PMOS管PM1、第二PMOS管PM2、第五NMOS管NM5和第八NMOS管NM8的栅端均接至输入控制开关信号S2；第六NMOS管NM6和第七NMOS管NM7的栅端均接至输入控制开关信号S1；第六NMOS管NM6的漏端接至第八电容C8的上极板，第七NMOS管NM7的漏端接至第九电容C9的上极板，第一PMOS管PM1、第二PMOS管PM2的源端接至电源信号AVDD。
第三电阻R3的输出端、第七电容C7和第八电容C8的下极板和运算放大器OP正相输出端连通，并作为滤波器正相输出端VOP。第四电阻R4的输出端、第九电容C9和第十电容C10的下极板和运算放大器OP负相输出端连通，并作为滤波器负相输出端VON。其中，所有的NMOS管衬底接至电源地信号AGND，PMOS管衬底接至电源信号AVDD。
当S1为低电平时，第六NMOS管NM6和第七NMOS管NM7工作在截止区，第八电容C8和第九电容C9处于断开状态；当S1为高电平时，第六NMOS管NM6和第七NMOS管NM7工作在线性区，第八电容C8和第九电容C9处于接通状态；
当S2为低电平时，第五NMOS管NM5和第八NMOS管NM8工作在截止区，第一PMOS管PM1和第二PMOS管PM2工作在线性区，第七电容C7和第十电容C10上极板接至电源信号AVDD；当S2为高电平时，第五NMOS管NM5和第八NMOS管NM8工作在线性区，第一PMOS管PM1和第二PMOS管PM2工作在截止区，第七电容C7和第十电容C10正常接通。通过S1和S2的调控以改变第七电容C7和第八电容C8的开断连接状态，从而改变跨接在运算放大器OP输入输出间的电容大小；第九电容C9和第十电容C10同理。
如图4所示为本发明实施例中低通滤波器的运算放大器共模负反馈模块电路图，其中包括第三PMOS管PM3、第四PMOS管PM4、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第三伪电阻Pre_RES_3、第四伪电阻Pre_RES_4、第十一电容C11和第十二电容C12。
其中，第九NMOS管NM9、第十NMOS管NM10为共模负反馈结构的输入对管。第九NMOS管NM9、第十NMOS管NM10的源端连至第十一NMOS管NM11的漏端，第九NMOS管NM9的栅端连至第三伪电阻Pre_RES_3和第四伪电阻Pre_RES_4的B端，第十一电容C11和第十二电容C12的上极板，第九NMOS管NM9的漏端连至第三PMOS管PM3的栅端和漏端，并作为共模反馈点Vcmfb反馈至运算放大器中，第三伪电阻Pre_RES_3的A端、第十一电容C11的下极板与运算放大器OP的正相输出端相连,也即低通滤波器的正相输出端VOP，第四伪电阻Pre_RES_4的A端、第十二电容C12的下极板与运算放大器OP的负相输出端相连，也即低通滤波器的正相输出端VOP，第十NMOS管NM10的栅端连至直流输出共模电压控制信号VREFO，通过外部调整电压信号VREFO的电压值与所需输出共模电压信号的值相等，以使得输出的共模电压反馈至预期(如当电路架构需要输出一个共模电压为0.3V的信号时，我们仅需在外部调整电压信号VREFO的电压值为0.3V，共模负反馈电路模块就能将输出共模电压反馈至0.3V)。第十NMOS管NM10的漏端连至第四PMOS管PM4的栅端和漏端。第十一NMOS管NM11的栅端连至偏置电压VB1，第十一NMOS管NM11的源端连至电源地电位信号AGND。第三PMOS管PM3和第四PMOS管PM4的源端连至电源信号AVDD。其中，所有NMOS管的衬底均接至电源地信号AGND，PMOS管衬底均接至高电源信号AVDD。
所述输入对管第九NMOS管NM9和第十NMOS管NM10采用无阈值电压的MOS管，且第十NMOS管NM10管的漏端电压大于第十一NMOS管NM11的过驱动电压，以使得第九NMOS管NM9和第十NMOS管NM10工作在饱和区，从而VREFO就可以调整并设置在一个较低的输入电压信号。通过外部调整电压信号VREFO的电压值与所需输出共模电压信号的值相等，以使得输出的共模电压反馈至预期。
在电路模块正常工作的时候，生物电极采集的心电信号通过低噪声放大器LNA的正相和反相输入端输入，以对心电信号进行一个初步放大，同时可以初步滤除噪声和直流失调，电路结构简单，同时可以独立提供输入共模电压和输出共模电压。处理后的心电信号传至可变增益放大器PGA中。可变增益放大器PGA通过控制MOS开关的开断来调整可变增益放大器的增益，将初步处理后的心电信号放大至满摆幅，保证监测精度。经过可变增益放大器PGA处理后的信号再传至低通滤波器进行处理：可变低通滤波器LPF用来调整整体的频带，来适应所关心的心电信号频带，将不需要的心电信号进行滤除，以达到将需要的信号筛选处理的目的。
传统心电信号模拟前端采集架构中，低噪声放大器主要由斩波放大器(CCIA)、直流反馈环路(DC-Servo Loop)和纹波抑制电路(RRL)等模块构成，且架构的输出和输出之间有多重环路进行耦合，输入共模电压与输出共模电压可以相互影响，导致输出共模电压可调范围相对较小。本发明架构中，输入共模电压由伪电阻外接直流电压信号来进行控制，输出共模电压由共模负反馈进行独立控制，避免了反馈环路对输入共模电压与输出共模电压的影响，从而实现输入共模电压和输出共模电压独立控制的功能；同时，共模负反馈部分的输入对管采用无阈值电压的MOS管，也即图4所示的第一NMOS管NM1和第二NMOS管NM2，配合第三NMOS管NM3，在3.3V的工艺电压下，第一NMOS管NM1和第二NMOS管NM2的栅极电压在0.2V的输入偏压仍然可以工作在饱和区。因此输出共模电压可调范围较大。
本发明架构中的低噪声放大器(LNA)为一个阻容耦合斩波运算放大器，斩波模块CH1放置在电流反馈仪表放大器(CFIA)的输入端与隔离直流的电容之间，相比于将斩波模块放置于隔离直流的电容与电路模块输入端之间的结构，该结构可以避免电流仪表放大器(CFIA)直接将直流失调放大至输出端，同时也可以减小输出端耦合到输入端的失调及噪声的影响。
综上所述，本发明通过采用较精简的低噪声放大器结构，在实现滤除带外噪声和直流失调的同时，降低了电路复杂性，同时也避免输出共模电压与共模输入电压之间的相互影响。并且，低通滤波器中运算放大器的输出共模电压可以通过图4所示的共模负反馈结构调至较低的值，可以通过调整低通滤波器的输出共模电压，实现输出共模电压可调范围较大的效果，使得该架构的适用性更广泛。经过处理后的心电信号供给ADC模块处理时需要的电源电压较小，更容易做到低功耗设计。

Claims (1)

1.一种共模电压可调心电信号采集前端电路，其特征在于：包括低噪声放大器LNA、可变增益放大器PGA、输出共模电压可调低通滤波器电路LPF、第五电容C5和第六电容C6；
所述低噪声放大器LNA正相输入端连至正相输入信号VIP，负相输入端连至负相输入信号VIN；其负相输出端连至可变增益放大器PGA的负相输入端，正相输出端连至可变增益放大器PGA的正相输入端；低噪声放大器LNA是用来对生物电极采集的心电信号进行放大，并将其直流失调以及噪声进行滤除，从而得到初步处理的放大心电信号；
具体的，所述低噪声放大器LNA包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一伪电阻Pre_RES_1、第二伪电阻Pre_RES_2、第一斩波开关CH1、第二斩波开关CH2和电容反馈仪表放大器CFIA；
第一电容C1下极板作为负相输入端，其上极板连接第三电容C3的上极板，同时连接第一伪电阻Pre_RES_1的B端和第一斩波开关CH1的正相输入端；
第二电容C2下极板作为正相输入端，其上极板连接第四电容C4的上极板，同时连接第二伪电阻Pre_RES_2的B端和第一斩波开关CH1的负相输入端；
第一伪电阻Pre_RES_1和第二伪电阻Pre_RES_2的A端均接外部输入共模信号VCM；第三电容C3下极板连第二斩波开关CH2的正相输出端；第四电容C4下极板连第二斩波开关CH2的负相输出端；
第一斩波开关CH1的正相输出端连至电容反馈仪表放大器CFIA的负相输入端，第一斩波开关CH1的负相输出端连至电容反馈仪表放大器CFIA的正相输入端；电容反馈仪表放大器CFIA的正相输出端连至第二斩波开关CH2的正相输入端，负相输出端连至第二斩波开关CH2的负相输入端；
第二斩波开关CH2的正相输出端作为低噪声放大器LNA的正相输出端，与可变增益放大器PGA正相输入端相连；第二斩波开关CH2的负相输出端作为低噪声放大器LNA的负相输出端，与可变增益放大器PGA负相输入端相连；
所述可变增益放大器PGA的正相输出端接低通滤波器电路LPF的正相输入端，可变增益放大器PGA的负相输出端接低通滤波器电路LPF的负相输入端；
所述第五电容C5的上极板接低通滤波器电路LPF正相输出端，同时也作为整个电路架构的正相输出，第五电容C5的下极板接至电源地信号AGND；
所述第六电容C6的上极板接低通滤波器电路LPF负相输出端，同时也作为整个电路架构的负相输出，第六电容C6的下极板接至电源地信号AGND；
所述低通滤波器电路LPF包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第七电容C7、第八电容C8、第九电容C9、第十电容C10和运算放大器OP；
第一电阻R1、第二电阻R2的输入端分别依次作为低通滤波器LPF的负相、正相输入端，第一电阻R1输出端接至第三电阻R3输入端，同时接至第一NMOS管NM1的漏端和第三NMOS管NM3的漏端；第二电阻R2输出端接至第四电阻R4输入端，同时接至第二NMOS管NM2的漏端和第四NMOS管NM4的漏端；
第一NMOS管NM1和第二NMOS管NM2的栅端均接至电源电压AVDD，第一NMOS管NM1和第二NMOS管NM2的源端均接外部的低通滤波器输入共模电压信号VREF；
第三NMOS管NM3和第四NMOS管NM4的栅端接外部输入控制电压信号VC，VC为低电平时，第三NMOS管NM3和第四NMOS管NM4工作在截止状态，低通滤波器输入共模电压VREF无法通过NM3和NM4导通至运算放大器中，低通滤波器处于关断状态；VC大小等于VREF时，第三NMOS管NM3和第四NMOS管NM4工作在亚阈区，低通滤波器处于正常工作状态；第三NMOS管NM3的源端接至第五NMOS管NM5和第六NMOS管NM6的源端，同时接至运算放大器的负相输入端；第四NMOS管NM4的源端接至第七NMOS管NM7和第八NMOS管NM8的源端，同时接至运算放大器的正相输入端；
第五NMOS管NM5漏端接至第七电容C7的上极板和第一PMOS管PM1的漏端，第八NMOS管NM8漏端接至第十电容C10的上极板和第二PMOS管PM2的漏端；第一PMOS管PM1、第二PMOS管PM2、第五NMOS管NM5和第八NMOS管NM8的栅端均接至输入控制开关信号S2；第六NMOS管NM6和第七NMOS管NM7的栅端均接至输入控制开关信号S1；第六NMOS管NM6的漏端接至第八电容C8的上极板，第七NMOS管NM7的漏端接至第九电容C9的上极板，第一PMOS管PM1、第二PMOS管PM2的源端接至电源信号AVDD；
第三电阻R3的输出端、第七电容C7和八电容C8的下极板和运算放大器OP正相输出端连通，并作为滤波器正相输出端VOP；第四电阻R4的输出端、第九电容C9和第十电容C10的下极板和运算放大器OP负相输出端连通，并作为滤波器负相输出端VON；其中，所有的NMOS管衬底接至电源地信号AGND，PMOS管衬底接至电源信号AVDD；
当S1为低电平时，第六NMOS管NM6和第七NMOS管NM7工作在截止区，第八电容C8和第九电容C9处于断开状态；当S1为高电平时，第六NMOS管NM6和第七NMOS管NM7工作在线性区，第八电容C8和第九电容C9处于接通状态；
当S2为低电平时，第五NMOS管NM5和第八NMOS管NM8工作在截止区，第一PMOS管PM1和第二PMOS管PM2工作在线性区，第七电容C7和第十电容C10上极板接至电源信号AVDD；当S2为高电平时，第五NMOS管NM5和第八NMOS管NM8工作在线性区，第一PMOS管PM1和第二PMOS管PM2工作在截止区，第七电容C7和第十电容C10正常接通；
通过S1和S2的调控以改变第七电容C7和第八电容C8的开断连接状态，从而改变跨接在运算放大器OP输入输出间的电容大小；第九电容C9和第十电容C10同理；
所述运算放大器OP的共模负反馈模块电路具体为：包括第三PMOS管PM3、第四PMOS管PM4、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第三伪电阻Pre_RES_3、第四伪电阻Pre_RES_4、第十一电容C11和第十二电容C12；
第九NMOS管NM9、第十NMOS管NM10为共模负反馈结构的输入对管；第九NMOS管NM9、第十NMOS管NM10的源端连至第十一NMOS管NM11的漏端，第九NMOS管NM9的栅端连至第三伪电阻Pre_RES_3和第四伪电阻Pre_RES_4的B端以及第十一电容C11和第十二电容C12的上极板，第九NMOS管NM9的漏端连至第三PMOS管PM3的栅端和漏端，并作为共模反馈点Vcmfb反馈至运算放大器中，第三伪电阻Pre_RES_3的A端、第十一电容C11的下极板与运算放大器OP的正相输出端相连，第四伪电阻Pre_RES_4的A端、第十二电容C12的下极板与运算放大器OP的负相输出端相连，第十NMOS管NM10的栅端连至直流输出共模电压控制信号VREFO；第十NMOS管NM10的漏端连至第四PMOS管PM4的栅端和漏端；第十一NMOS管NM11的栅端连至偏置电压VB1，第十一NMOS管NM11的源端连至电源地电位信号AGND；第三PMOS管PM3和第四PMOS管PM4的源端连至电源信号AVDD；其中，所有NMOS管的衬底均接至电源地信号AGND，PMOS管衬底均接至高电源信号AVDD；
所述输入对管第九NMOS管NM9和第十NMOS管NM10采用无阈值电压的MOS管，且第十NMOS管NM10的漏端电压大于第十一NMOS管NM11的过驱动电压，以使得第九NMOS管NM9和第十NMOS管NM10工作在饱和区，从而通过外部调整电压信号VREFO的电压值与所需输出共模电压信号的值相等，以使得输出的共模电压反馈至预期。
CN202110979177.0A 2021-08-25 2021-08-25 一种共模电压可调心电信号采集前端电路 Active CN113703508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110979177.0A CN113703508B (zh) 2021-08-25 2021-08-25 一种共模电压可调心电信号采集前端电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110979177.0A CN113703508B (zh) 2021-08-25 2021-08-25 一种共模电压可调心电信号采集前端电路

Publications (2)

Publication Number Publication Date
CN113703508A CN113703508A (zh) 2021-11-26
CN113703508B true CN113703508B (zh) 2022-05-03

Family

ID=78654546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110979177.0A Active CN113703508B (zh) 2021-08-25 2021-08-25 一种共模电压可调心电信号采集前端电路

Country Status (1)

Country Link
CN (1) CN113703508B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116865695B (zh) * 2023-07-20 2024-07-02 灵动微电子(苏州)有限公司 可变增益放大器共模信号抑制电路
CN117040522B (zh) * 2023-10-09 2024-01-23 电子科技大学 一种适用于双电极架构的全动态工频干扰抑制电路
CN117017308B (zh) * 2023-10-09 2024-01-23 之江实验室 一种慢波神经信号放大电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012158938A1 (en) * 2011-05-18 2012-11-22 Petra Solar, Inc. Method and system for managing feedback signal acquisition in a power controller
CN107294501A (zh) * 2017-05-11 2017-10-24 华南理工大学 一种斩波放大电路及其实现方法
CN110236517A (zh) * 2019-04-02 2019-09-17 复旦大学 用于睡眠监测的心肺信号感知与采集系统
CN110417360A (zh) * 2019-06-12 2019-11-05 西安电子科技大学 一种用于生物电检测的低噪声放大器
CN111510080A (zh) * 2020-04-23 2020-08-07 深圳芯森微电子有限公司 一种集成的微弱电信号滤波放大电路
CN111697928A (zh) * 2020-06-15 2020-09-22 电子科技大学 一种电容耦合斩波放大器
CN212588311U (zh) * 2020-04-23 2021-02-23 深圳芯森微电子有限公司 一种可配置低频高通滤波器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8914099B2 (en) * 2011-11-08 2014-12-16 Imec Biomedical acquisition system with motion artifact reduction

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012158938A1 (en) * 2011-05-18 2012-11-22 Petra Solar, Inc. Method and system for managing feedback signal acquisition in a power controller
CN107294501A (zh) * 2017-05-11 2017-10-24 华南理工大学 一种斩波放大电路及其实现方法
CN110236517A (zh) * 2019-04-02 2019-09-17 复旦大学 用于睡眠监测的心肺信号感知与采集系统
CN110417360A (zh) * 2019-06-12 2019-11-05 西安电子科技大学 一种用于生物电检测的低噪声放大器
CN111510080A (zh) * 2020-04-23 2020-08-07 深圳芯森微电子有限公司 一种集成的微弱电信号滤波放大电路
CN212588311U (zh) * 2020-04-23 2021-02-23 深圳芯森微电子有限公司 一种可配置低频高通滤波器
CN111697928A (zh) * 2020-06-15 2020-09-22 电子科技大学 一种电容耦合斩波放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于PCIe总线的超高速信号采集卡的设计;王伟等;《电子设计工程》;20100505;第18卷(第5期);43-45 *

Also Published As

Publication number Publication date
CN113703508A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
CN113703508B (zh) 一种共模电压可调心电信号采集前端电路
CA2382500C (en) Implantable signal amplifying circuit for electroneurographic recording
Yan et al. 24.4 A 680nA fully integrated implantable ECG-acquisition IC with analog feature extraction
Xu et al. A 0.6 V 3.8 μW ECG/bio-impedance monitoring IC for disposable health patch in 40nm CMOS
CN104617889A (zh) 用于ExG信号采集系统的低功耗低噪声CMOS放大器
CN110138346A (zh) 一种提高噪声性能的电容耦合型斩波仪表放大器
CN108336974B (zh) 可调带内噪声消除环路电路
CN107137074A (zh) 一种用于生物电信号的仪表放大器
Bai et al. A $64.8~\mu $ w> 2.2 g $\omega $ DC–AC configurable CMOS front-end IC for wearable ECG monitoring
Zhang et al. High input impedance low-noise CMOS analog frontend IC for wearable electrocardiogram monitoring
CN101919693A (zh) 一种单片集成的心电信号读取电路
Sung et al. The design of 8-channel CMOS area-efficient low-power current-mode analog front-end amplifier for EEG signal recording
Abdelhalim et al. Compact chopper-stabilized neural amplifier with low-distortion high-pass filter in 0.13 µm CMOS
CN111371413A (zh) 一种适用于人体脉搏信号的模拟前端电路
CN116827281A (zh) 基于级联仪表放大器的超高输入阻抗神经信号采集电路
CN114826171A (zh) 一种用于便携式健康监测装置的模拟前端感知放大器
Wu et al. A power-efficient source-follower based tunable pseudo-RC low-pass filter for wearable biomedical applications
Rezaee-Dehsorkh et al. A linear tunable amplifier for implantable neural recording applications
Panchal et al. Design and implementation of low noise amplifier and variable gain amplifier for ECG systems
Feng et al. A low-power low-noise amplifier for EEG/ECG signal recording applications
Suo et al. A Gain and Bandwidth Individually Tunable ExG Analog Frontend with 516nV rms Noise for Flexible Biomedical Sensors
Nanda et al. A CMOS instrumentation amplifier with low voltage and low noise for portable ECG monitoring systems
Bronskowski et al. An ultra low-noise CMOS operational amplifier with programmable noise-power trade-off
Udupa et al. ECG analog front-end in 180 nm CMOS technology
Abhilash et al. A high gain, high CMRR two-stage fully differential amplifier using g m/I d technique for bio-medical applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant