CN113630294B - 一种交换机模块化检测方法和装置 - Google Patents

一种交换机模块化检测方法和装置 Download PDF

Info

Publication number
CN113630294B
CN113630294B CN202110928979.9A CN202110928979A CN113630294B CN 113630294 B CN113630294 B CN 113630294B CN 202110928979 A CN202110928979 A CN 202110928979A CN 113630294 B CN113630294 B CN 113630294B
Authority
CN
China
Prior art keywords
speed
port
speed port
integrated circuit
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110928979.9A
Other languages
English (en)
Other versions
CN113630294A (zh
Inventor
张连聘
李奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110928979.9A priority Critical patent/CN113630294B/zh
Publication of CN113630294A publication Critical patent/CN113630294A/zh
Application granted granted Critical
Publication of CN113630294B publication Critical patent/CN113630294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种交换机模块化检测方法和装置,方法包括:通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,进一步发送使能内部集成电路总线控制器的指令;通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并通过高速端口发送保存反馈数据的指令;通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并评估设备管理单元的工作性能和运转风险。本发明能够使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性。

Description

一种交换机模块化检测方法和装置
技术领域
本发明涉及检测领域,更具体地,特别是指一种交换机模块化检测方法和装置。
背景技术
在交换机研发中,有些系统级别的软件技术方案验证是需要具体的硬件平台的。如果前期无法利用真实的硬件来做实际的软件系统的验证,这些技术风险对实际的项目来说会产生很大的影响。然而现有技术的交换机检测针对不同的检测需求难以一一适应,灵活性泛用性差。
针对现有技术中交换机检测解决方案的灵活性泛用性差的问题,目前尚无有效的解决方案。
发明内容
有鉴于此,本发明实施例的目的在于提出一种交换机模块化检测方法和装置,能够使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性。
基于上述目的,本发明实施例的第一方面提供了一种交换机模块化检测方法,包括使用设备控制单元针对设备管理单元来执行以下步骤:
通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能内部集成电路总线控制器的指令;
响应于确定内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;
响应于确定从设备地址和测试数据配置成功而通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并响应于确定设备管理单元通过低速端口接收到针对测试数据的反馈数据而通过高速端口发送保存反馈数据的指令;
响应于接收到指示反馈数据保存完成的中断信号而通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并基于传输元数据来评估设备管理单元的工作性能和运转风险。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,内部集成电路总线端口所对应的从设备为交换机的外部硬件设备,外部硬件设备包括以下至少之一:温度传感器、电压传感器、电压芯片、风扇控制、电源管理、光模块;串行管理接口所对应的从设备包括以太网物理层芯片。
在一些实施方式中,设备控制单元包括中央处理器;设备管理单元包括现场可编程门阵列。
本发明实施例的第二方面提供了一种交换机模块化检测装置,包括:
处理器;
控制器,存储有处理器可运行的程序代码,处理器在运行程序代码时使用设备控制单元针对设备管理单元来执行以下步骤:
通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能内部集成电路总线控制器的指令;
响应于确定内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;
响应于确定从设备地址和测试数据配置成功而通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并响应于确定设备管理单元通过低速端口接收到针对测试数据的反馈数据而通过高速端口发送保存反馈数据的指令;
响应于接收到指示反馈数据保存完成的中断信号而通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并基于传输元数据来评估设备管理单元的工作性能和运转风险。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,内部集成电路总线端口所对应的从设备为交换机的外部硬件设备,外部硬件设备包括以下至少之一:温度传感器、电压传感器、电压芯片、风扇控制、电源管理、光模块;串行管理接口所对应的从设备包括以太网物理层芯片。
在一些实施方式中,设备控制单元包括中央处理器;设备管理单元包括现场可编程门阵列。
基于上述目的,本发明实施例的第三方面提供了一种交换机模块化检测方法,包括使用设备控制单元针对设备交换单元来执行以下步骤:
通过高速端口发送初始化指令,并响应于确定设备交换单元已经初始化而检测设备交换单元中两个低速端口的共享级联状态;
响应于确定设备交换单元中两个低速端口正常共享级联而针对两个低速端口执行数据包的收发测试和压力测试;
响应于接收到指示收发测试和压力测试执行完成的中断信号而通过高速端口获取设备交换单元在收发测试和压力测试过程中产生的传输元数据,并基于传输元数据来评估设备交换单元的工作性能和运转风险。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,设备控制单元包括中央处理器;设备交换单元包括交换芯片和以太网物理层芯片;通过高速端口发送初始化指令包括:
通过高速端口发送使交换芯片初始化的第一初始化指令;
响应于确定交换芯片已经初始化而通过高速端口进一步发送使以太网物理层芯片初始化的第二初始化指令。
在一些实施方式中,检测设备交换单元中两个低速端口的共享级联状态包括:使用直接附接线缆将以太网物理层芯片的两个低速端口短路以检测两个低速端口的共享级联状态。
本发明实施例的第四方面提供了一种交换机模块化检测装置,包括:
处理器;
控制器,存储有处理器可运行的程序代码,处理器在运行程序代码时使用设备控制单元针对设备交换单元来执行以下步骤:
通过高速端口发送初始化指令,并响应于确定设备交换单元已经初始化而检测设备交换单元中两个低速端口的共享级联状态;
响应于确定设备交换单元中两个低速端口正常共享级联而针对两个低速端口执行数据包的收发测试和压力测试;
响应于接收到指示收发测试和压力测试执行完成的中断信号而通过高速端口获取设备交换单元在收发测试和压力测试过程中产生的传输元数据,并基于传输元数据来评估设备交换单元的工作性能和运转风险。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,设备控制单元包括中央处理器;设备交换单元包括交换芯片和以太网物理层芯片;通过高速端口发送初始化指令包括:
通过高速端口发送使交换芯片初始化的第一初始化指令;
响应于确定交换芯片已经初始化而通过高速端口进一步发送使以太网物理层芯片初始化的第二初始化指令。
在一些实施方式中,检测设备交换单元中两个低速端口的共享级联状态包括:使用直接附接线缆将以太网物理层芯片的两个低速端口短路以检测两个低速端口的共享级联状态。
本发明具有以下有益技术效果:本发明实施例提供的交换机模块化检测方法和装置,通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能内部集成电路总线控制器的指令;响应于确定内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;响应于确定从设备地址和测试数据配置成功而通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并响应于确定设备管理单元通过低速端口接收到针对测试数据的反馈数据而通过高速端口发送保存反馈数据的指令;响应于接收到指示反馈数据保存完成的中断信号而通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并基于传输元数据来评估设备管理单元的工作性能和运转风险的技术方案,能够使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的交换机模块化检测方法第一实施例的流程示意图;
图2为本发明提供的交换机模块化检测方法第二实施例的流程示意图。
具体实施方式
本文涉及的缩写如下:
SMI:串行管理接口(Serial Management Interface),也被称作MII管理接口(MIIManagement Interface),包括MDC和MDIO两条信号线。MDIO是一个PHY的管理接口,用来读/写PHY的寄存器,以控制PHY的行为或获取PHY的状态。
CPLD:Complex Programming logic device,复杂可编程逻辑器件。
FPGA:Field Programmable Gate Array,现场可编程门阵列。
MAC:Media Access Control Address,直译为媒体存取控制位址,本文指交换芯片。
PHY:Physical Layer,物理层。本文中的PHY芯片指工作在以太网物理层的芯片。
I2C:Inter-Integrated Circuit,内部集成电路总线,一种用于板内低速通讯的串行总线。
DAC:Direct Attach Cable,直接附接线缆,一种直连铜缆,用于高速通讯。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
基于上述目的,本发明实施例的第一个方面,提出了一种使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性的交换机模块化检测方法的一个实施例。图1示出的是本发明提供的交换机模块化检测方法的流程示意图。
所述的交换机模块化检测方法,如图1所示,包括使用设备控制单元针对设备管理单元来执行以下步骤:
步骤S101,通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能内部集成电路总线控制器的指令;
步骤S103,响应于确定内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;
步骤S105,响应于确定从设备地址和测试数据配置成功而通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并响应于确定设备管理单元通过低速端口接收到针对测试数据的反馈数据而通过高速端口发送保存反馈数据的指令;
步骤S107,响应于接收到指示反馈数据保存完成的中断信号而通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并基于传输元数据来评估设备管理单元的工作性能和运转风险。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,内部集成电路总线端口所对应的从设备为交换机的外部硬件设备,外部硬件设备包括以下至少之一:温度传感器、电压传感器、电压芯片、风扇控制、电源管理、光模块;串行管理接口所对应的从设备包括以太网物理层芯片。
在一些实施方式中,设备控制单元包括中央处理器;设备管理单元包括现场可编程门阵列。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
本发明主要用于交换机软件系统级别方案的风险验证和性能评估,且不用此验证平台不需要过多考虑机构、散热以及量产等因素,各个模块硬件接口的连接线均为可拔插的设计。低速信号和高速信号全部使用可拔插设计,方便做各个模块的组合方案验证。本发明包括设备控制单元、设备管理单元、设备交换单元。设备控制单元和设备管理单元以及设备交换单元之间均使用PCIE接口互联,且PCIE连接方式使用可拔插的高速连接线,这样方便不同的控制单元、管理单元、交换单元做组合验证。
结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能,但是这种实现不应被解释为导致脱离本发明实施例公开的范围。
控制单元主要是CPU,CPU的最小子系统包括CPU本身、内存、非易失性存储、串口、RJ45网口、USB口以及其他的调试接口。最小系统之外,设计有低速接口I2C、LPC、GPIO接口,设计有两个高速接口PCIE。这些低速接口和高速接口均使用易拔插的线缆,以方便组合各种组合方案验证。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
设备管理单元主要用于管理设备信息。由于交换机上有大量的硬件设备需要管理,这些设备的管理一般使用的是低速总线,I2C或者是SMI。I2C主要用于管理温度传感器、电压传感器、电压芯片、风扇控制、电源管理、光模块的管理。SMI总线主要用于管理PHY芯片。使用FPGA做PCIE转I2C和SMI协议的转换,其此模块上行高速接口为PCIE,低速接口为I2C或者SMI。同样,这里的高速接口和低速接口均需要以支持可拔插线缆的形式互联。以方便此模块接入不同的控制单元和被管理的器件。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
设备交换单元主要完成交换机数据的交换功能。交换单元使用的核心芯片是交换芯片和PHY芯片。交换机里用于完成交换功能的核心器件就是交换芯片,由于不用的使用场景,有的交换机方案里还需要使用外置PHY芯片。因此,此模块的实际形态为交换芯片为一个独立的模块,这个模块的上行接口为PCIE,下行接口为高速以太网端口。由于交换芯片和PHY芯片的组合方案较多,因此PHY芯片单独做一个模块。上述的高速接口也是需要使用方便拔插的线缆互联的。
从上述实施例可以看出,本发明实施例提供的交换机模块化检测方法,通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能内部集成电路总线控制器的指令;响应于确定内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;响应于确定从设备地址和测试数据配置成功而通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并响应于确定设备管理单元通过低速端口接收到针对测试数据的反馈数据而通过高速端口发送保存反馈数据的指令;响应于接收到指示反馈数据保存完成的中断信号而通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并基于传输元数据来评估设备管理单元的工作性能和运转风险的技术方案,能够使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性。
需要特别指出的是,上述交换机模块化检测方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于交换机模块化检测方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性的交换机模块化检测装置的一个实施例。装置包括:
处理器;
控制器,存储有处理器可运行的程序代码,处理器在运行程序代码时使用设备控制单元针对设备管理单元来执行以下步骤:
通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能内部集成电路总线控制器的指令;
响应于确定内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;
响应于确定从设备地址和测试数据配置成功而通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并响应于确定设备管理单元通过低速端口接收到针对测试数据的反馈数据而通过高速端口发送保存反馈数据的指令;
响应于接收到指示反馈数据保存完成的中断信号而通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并基于传输元数据来评估设备管理单元的工作性能和运转风险。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,内部集成电路总线端口所对应的从设备为交换机的外部硬件设备,外部硬件设备包括以下至少之一:温度传感器、电压传感器、电压芯片、风扇控制、电源管理、光模块;串行管理接口所对应的从设备包括以太网物理层芯片。
在一些实施方式中,设备控制单元包括中央处理器;设备管理单元包括现场可编程门阵列。
设备控制单元使用INTEL D-1527的CPU做成标准的COM-E扣板,设计方便引出COM-E扣板各种接口的底板,预留低速和高速接口,使用低速和高速链接器将接口引出,用于和设备管理单元和设备交换单元互联。设备管理单元使用XC7A35T-2FGG484C这颗FPGA芯片来做PCIE转I2C和SMI。预留低速和高速接口,使用低速和高速链接器将接口引出,用于和设备管理单元和设备交换单元互联。
设备管理部分,一共分为两个大的方面。一个是平台外设的管理,比如风扇、电源、LED的管理。另一个是PHY芯片的管理。本发明实施例将详细说明利用此验证平台验证软件方案的方法。本发明实施例的设备控制单元和设备管理单元之间使用PCIE高速连接线进行连接,设备管理单元和被管理的I2C设备之间使用低速线缆连接。
设备管理单元做详细的介绍主要用于扩展设备控制单元的低速总线,主要包含I2C和SMI。由于交换机内部有很多的低速设备需要被管理,控制模块核心部件是CPU,主流的CPU一般不会有这么多的低速控制器,所以需要一个高速总线转换多条低速管理总线的装置。设备管理单元核心的器件是FPGA,由它来执行高速总线PCIE转换多路I2C和SMI的功能,FPGA会给设备控制单元提供通用的寄存器界面,设备控制单元可以通过PCIE总线读写FPGA的寄存器来控制I2C和SMI发送I2C协议和SMI协议。
以CPU控制设备管理单元,设备管理单元发送I2C协议为例子说明软件验证的详细步骤说明:
1.CPU通过PCIE接口给FPGA发送配置命令,用于设置I2C控制器的CLK。
2.如果步骤1中的设置失败则提示用户,通讯过程终止。步骤1的设置成功后,CPU发送启用I2C控制器的指令给FPGA,用于开启I2C控制器。
3.步骤2如果设置失败,则提示用户,通讯过程终止。步骤1、2的目的是设置I2C控制器,设置成功后,CPU准备I2C协议数据。CPU发送需要设置的I2C Slave地址(从地址)给FPGA。
4.如果步骤3失败,则提示用户,通讯过程终止。CPU发送指令给FPGA,用于设置I2C通讯的数据内容。
5.步骤4中的通讯数据设置成功后,CPU发送启动传输的指令给FPGA,用于启动I2C传输。
6.步骤5的操作成功后,FPGA开始实际的I2C协议数据发送操作,这时FPGA就会将I2C协议数据发送给I2C从设备。
7.I2C协议数据被I2C从设备接收后,I2C从设备会响应这次I2C操作。
8.FPGA接收到从设备的I2C协议返回后,将I2C协议解析后的数据内容放到FPGA指定的内存地址中。
9.FPGA发送中断信号给CPU,告知CPU I2C从设备已经完成数据传输。
10.CPU接收到中断信号后,发送命令给FPGA,统计I2C传输的元数据并执行评估。
利用设备控制单元和管理单元进行一个I2C设备的管理过程如上所示。利用此综合验证平台和上述的详细验证步骤可以验证此综合验证平台中管理模块中设备管理的功能和性能。当然,实际应用中会基于上述过程,做I2C控制器的驱动开发,和设备驱动开发,给用户程序提供通用的编程接口。
从上述实施例可以看出,本发明实施例提供的交换机模块化检测装置,通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能内部集成电路总线控制器的指令;响应于确定内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;响应于确定从设备地址和测试数据配置成功而通过高速端口发送通过低速端口向从设备地址传输测试数据的指令,并响应于确定设备管理单元通过低速端口接收到针对测试数据的反馈数据而通过高速端口发送保存反馈数据的指令;响应于接收到指示反馈数据保存完成的中断信号而通过高速端口获取设备管理单元在测试数据的发送过程中和反馈数据的接收过程中产生的传输元数据,并基于传输元数据来评估设备管理单元的工作性能和运转风险的技术方案,能够使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性。
需要特别指出的是,上述装置的实施例采用了所述交换机模块化检测方法的实施例来具体说明各模块的工作过程,本领域技术人员能够很容易想到,将这些模块应用到所述交换机模块化检测方法的其他实施例中。当然,由于所述交换机模块化检测方法实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于所述装置也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的,本发明实施例的第三个方面,提出了一种使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性的交换机模块化检测方法的一个实施例。图2示出的是本发明提供的交换机模块化检测方法的流程示意图。
所述的交换机模块化检测方法,如图2所示,包括使用设备控制单元针对设备交换单元来执行以下步骤:
步骤S201,通过高速端口发送初始化指令,并响应于确定设备交换单元已经初始化而检测设备交换单元中两个低速端口的共享级联状态;
步骤S203,响应于确定设备交换单元中两个低速端口正常共享级联而针对两个低速端口执行数据包的收发测试和压力测试;
步骤S205,响应于接收到指示收发测试和压力测试执行完成的中断信号而通过高速端口获取设备交换单元在收发测试和压力测试过程中产生的传输元数据,并基于传输元数据来评估设备交换单元的工作性能和运转风险。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,设备控制单元包括中央处理器;设备交换单元包括交换芯片和以太网物理层芯片;通过高速端口发送初始化指令包括:
通过高速端口发送使交换芯片初始化的第一初始化指令;
响应于确定交换芯片已经初始化而通过高速端口进一步发送使以太网物理层芯片初始化的第二初始化指令。
在一些实施方式中,检测设备交换单元中两个低速端口的共享级联状态包括:使用直接附接线缆将以太网物理层芯片的两个低速端口短路以检测两个低速端口的共享级联状态。
设备控制单元使用INTEL D-1527的CPU做成标准的COM-E扣板,设计方便引出COM-E扣板各种接口的底板,预留低速和高速接口,使用低速和高速链接器将接口引出,用于和设备管理单元和设备交换单元互联。设备管理单元使用XC7A35T-2FGG484C这颗FPGA芯片来做PCIE转I2C和SMI。预留低速和高速接口,使用低速和高速链接器将接口引出,用于和设备管理单元和设备交换单元互联。
设备交换单元的交换芯片使用博通的BCM56980芯片,PHY芯片使用BCM81724。交换芯片单独设计一块板卡,其上行的PCIE链路和高速以太网接口用高速接插件引出,用可拔插的高速链接器和控制单元互联。PHY芯片独立设计板卡,其管理总线SMI和管理单元互联,高速以太网端口和交换芯片板卡互联。利用此硬件平台,可以验证端口的功能和性能。其主要验证的是MAC(意为媒介控制地址,在行业中通常意指对应的物理芯片,在本文中指代前述的交换芯片)和PHY之间的配合问题。具体的验证步骤如下:
1.CPU通过PCIE发送初始化命令给MAC,对MAC进行初始化。
2.在步骤1初始化MAC成功的基础上,CPU通过FPGA转换出的SMI总线,发送初始化命令给PHY,对PHY进行初始化。
3.MAC和PHY初始化之后,MAC和PHY的板内链路,应该可以正常Link UP(即共享级联)。
4.用一根DAC线缆将PHY出的两个端口对接,检查其端口Link UP状态。
5.针对4中的端口,进行收发包的测试和压力测试。
6.根据测试结果来评估和验证MAC和PHY的功能和性能。
综上所述,我们介绍了软件如何利用此综合验证平台做关键功能和性能的验证。根据实际项目需求利用此硬件综合验证平台做硬件的搭建,利用软件做详细的功能和性能测试,参考测试结果和测试的数据,可以得出综合的验证结果,用于判断此套方案在实际项目中的可行性,减少了实际项目的技术运作风险。
基于上述目的,本发明实施例的第四个方面,提出了一种使用模块化的测试硬件来灵活的基于测试需求组合和构建交换机检测解决方案,提高交换机检测的灵活性泛用性的交换机模块化检测装置的一个实施例。装置包括:
处理器;
控制器,存储有处理器可运行的程序代码,处理器在运行程序代码时使用设备控制单元针对设备交换单元来执行以下步骤:
通过高速端口发送初始化指令,并响应于确定设备交换单元已经初始化而检测设备交换单元中两个低速端口的共享级联状态;
响应于确定设备交换单元两个端口正常共享级联而针对两个低速端口执行数据包的收发测试和压力测试;
响应于接收到指示收发测试和压力测试执行完成的中断信号而通过高速端口获取设备交换单元在收发测试和压力测试过程中产生的传输元数据,并基于传输元数据来评估设备交换单元的工作性能和运转风险。
在一些实施方式中,高速端口为计算机及其外围设备互联标准扩展端口;低速端口为内部集成电路总线端口和/或串行管理接口。
在一些实施方式中,设备控制单元包括中央处理器;设备交换单元包括交换芯片和以太网物理层芯片;通过高速端口发送初始化指令包括:
通过高速端口发送使交换芯片初始化的第一初始化指令;
响应于确定交换芯片已经初始化而通过高速端口进一步发送使以太网物理层芯片初始化的第二初始化指令。
在一些实施方式中,检测设备交换单元中两个低速端口的共享级联状态包括:使用直接附接线缆将以太网物理层芯片的两个低速端口短路以检测两个低速端口的共享级联状态。
本发明实施例还可以包括相应的计算机设备。计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序,处理器执行程序时执行上述任意一种方法。
其中,存储器作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的所述交换机模块化检测方法对应的程序指令/模块。处理器通过运行存储在存储器中的非易失性软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例的交换机模块化检测方法。
存储器可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据交换机模块化检测装置的使用所创建的数据等。此外,存储器可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器可选包括相对于处理器远程设置的存储器,这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本发明实施例还可以包括相应的计算机可读存储介质,所述计算机可读存储介质存储有计算机可执行指令,该计算机可执行指令可执行上述任意方法实施例中的交换机模块化检测方法与实现上述任意装置实施例中的交换机模块化检测装置。所述计算机可读存储介质的实施例,可以达到与之对应的前述任意方法与装置实施例相同或者相类似的效果。
本发明实施例还可以包括相应的计算机程序产品,该计算机程序产品包括存储在计算机可读存储介质上的计算程序,该计算机程序包括指令,当该指令被计算机执行时,使该计算机执行上述任意方法实施例中的交换机模块化检测方法与实现上述任意装置实施例中的交换机模块化检测装置。所述计算机程序产品的实施例,可以达到与之对应的前述任意方法与装置实施例相同或者相类似的效果。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (6)

1.一种交换机模块化检测方法,其特征在于,包括使用设备控制单元针对设备管理单元来执行以下步骤:
通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定所述内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能所述内部集成电路总线控制器的指令;
响应于确定所述内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;
响应于确定所述从设备地址和所述测试数据配置成功而通过高速端口发送通过低速端口向所述从设备地址传输所述测试数据的指令,并响应于确定所述设备管理单元通过低速端口接收到针对所述测试数据的反馈数据而通过高速端口发送保存所述反馈数据的指令;
响应于接收到指示所述反馈数据保存完成的中断信号而通过高速端口获取所述设备管理单元在所述测试数据的发送过程中和所述反馈数据的接收过程中产生的传输元数据,并基于所述传输元数据来评估所述设备管理单元的工作性能和运转风险;
其中,所述高速端口为计算机及其外围设备互联标准扩展端口;所述低速端口为内部集成电路总线端口和/或串行管理接口;
所述设备控制单元包括中央处理器;所述设备管理单元包括现场可编程门阵列。
2.根据权利要求1所述的方法,其特征在于,所述内部集成电路总线端口所对应的从设备为交换机的外部硬件设备,所述外部硬件设备包括以下至少之一:温度传感器、电压传感器、电压芯片、风扇控制、电源管理、光模块;所述串行管理接口所对应的从设备包括以太网物理层芯片。
3.一种交换机模块化检测装置,其特征在于,包括:
处理器;
控制器,存储有所述处理器可运行的程序代码,所述处理器在运行所述程序代码时使用设备控制单元针对设备管理单元来执行以下步骤:
通过高速端口发送为内部集成电路总线控制器配置时钟频率的指令,并响应于确定所述内部集成电路总线控制器获得时钟频率而通过高速端口进一步发送使能所述内部集成电路总线控制器的指令;
响应于确定所述内部集成电路总线控制器使能而通过高速端口发送内部集成电路总线的从设备地址和指定内部集成电路总线的通信测试的测试数据的指令;
响应于确定所述从设备地址和所述测试数据配置成功而通过高速端口发送通过低速端口向所述从设备地址传输所述测试数据的指令,并响应于确定所述设备管理单元通过低速端口接收到针对所述测试数据的反馈数据而通过高速端口发送保存所述反馈数据的指令;
响应于接收到指示所述反馈数据保存完成的中断信号而通过高速端口获取所述设备管理单元在所述测试数据的发送过程中和所述反馈数据的接收过程中产生的传输元数据,并基于所述传输元数据来评估所述设备管理单元的工作性能和运转风险;
其中,所述高速端口为计算机及其外围设备互联标准扩展端口;所述低速端口为内部集成电路总线端口和/或串行管理接口;
所述设备控制单元包括中央处理器;所述设备管理单元包括现场可编程门阵列。
4.一种交换机模块化检测方法,其特征在于,包括使用设备控制单元针对设备交换单元来执行以下步骤:
通过高速端口发送初始化指令,并响应于确定所述设备交换单元已经初始化而检测所述设备交换单元中两个低速端口的共享级联状态;
响应于确定所述设备交换单元中两个低速端口正常共享级联而针对所述两个低速端口执行数据包的收发测试和压力测试;
响应于接收到指示所述收发测试和所述压力测试执行完成的中断信号而通过高速端口获取所述设备交换单元在所述收发测试和所述压力测试过程中产生的传输元数据,并基于所述传输元数据来评估所述设备交换单元的工作性能和运转风险;
其中,所述高速端口为计算机及其外围设备互联标准扩展端口;所述低速端口为内部集成电路总线端口和/或串行管理接口;
所述设备控制单元包括中央处理器;所述设备交换单元包括交换芯片和以太网物理层芯片;通过高速端口发送初始化指令包括:通过高速端口发送使所述交换芯片初始化的第一初始化指令;响应于确定所述交换芯片已经初始化而通过高速端口进一步发送使所述以太网物理层芯片初始化的第二初始化指令。
5.根据权利要求4所述的方法,其特征在于,检测所述设备交换单元中两个低速端口的共享级联状态包括:使用直接附接线缆将所述以太网物理层芯片的所述两个低速端口短路以检测两个低速端口的共享级联状态。
6.一种交换机模块化检测装置,其特征在于,包括:
处理器;
控制器,存储有所述处理器可运行的程序代码,所述处理器在运行所述程序代码时使用设备控制单元针对设备交换单元来执行以下步骤:
通过高速端口发送初始化指令,并响应于确定所述设备交换单元已经初始化而检测所述设备交换单元中两个低速端口的共享级联状态;
响应于确定所述设备交换单元中两个低速端口正常共享级联而针对所述两个低速端口执行数据包的收发测试和压力测试;
响应于接收到指示所述收发测试和所述压力测试执行完成的中断信号而通过高速端口获取所述设备交换单元在所述收发测试和所述压力测试过程中产生的传输元数据,并基于所述传输元数据来评估所述设备交换单元的工作性能和运转风险;
其中,所述高速端口为计算机及其外围设备互联标准扩展端口;所述低速端口为内部集成电路总线端口和/或串行管理接口;
所述设备控制单元包括中央处理器;所述设备交换单元包括交换芯片和以太网物理层芯片;通过高速端口发送初始化指令包括:通过高速端口发送使所述交换芯片初始化的第一初始化指令;响应于确定所述交换芯片已经初始化而通过高速端口进一步发送使所述以太网物理层芯片初始化的第二初始化指令。
CN202110928979.9A 2021-08-13 2021-08-13 一种交换机模块化检测方法和装置 Active CN113630294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110928979.9A CN113630294B (zh) 2021-08-13 2021-08-13 一种交换机模块化检测方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110928979.9A CN113630294B (zh) 2021-08-13 2021-08-13 一种交换机模块化检测方法和装置

Publications (2)

Publication Number Publication Date
CN113630294A CN113630294A (zh) 2021-11-09
CN113630294B true CN113630294B (zh) 2023-08-04

Family

ID=78385237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110928979.9A Active CN113630294B (zh) 2021-08-13 2021-08-13 一种交换机模块化检测方法和装置

Country Status (1)

Country Link
CN (1) CN113630294B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115801711B (zh) * 2022-11-18 2024-07-09 苏州浪潮智能科技有限公司 一种光口测试芯片及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912202B1 (en) * 2001-01-25 2005-06-28 Advanced Micro Device, Inc. Arrangement for testing network switch expansion port using external logic to emulate connected expansion port
CN109564558A (zh) * 2016-06-10 2019-04-02 利奇得公司 数据存储系统中的多端口插入器架构
CN110837486A (zh) * 2019-11-13 2020-02-25 天津津航计算技术研究所 一种基于FPGA的FlexRay-CPCIe通信模块
CN112559267A (zh) * 2020-12-11 2021-03-26 海光信息技术股份有限公司 集成电路间总线i2c从机以及i2c控制器测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912202B1 (en) * 2001-01-25 2005-06-28 Advanced Micro Device, Inc. Arrangement for testing network switch expansion port using external logic to emulate connected expansion port
CN109564558A (zh) * 2016-06-10 2019-04-02 利奇得公司 数据存储系统中的多端口插入器架构
CN110837486A (zh) * 2019-11-13 2020-02-25 天津津航计算技术研究所 一种基于FPGA的FlexRay-CPCIe通信模块
CN112559267A (zh) * 2020-12-11 2021-03-26 海光信息技术股份有限公司 集成电路间总线i2c从机以及i2c控制器测试方法

Also Published As

Publication number Publication date
CN113630294A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
CN107203484B (zh) 一种基于FPGA的PCIe与SRIO总线桥接系统
WO2021189322A1 (zh) 一种芯片测试装置及测试方法
CN109558371B (zh) 用于与微控制器通信的方法、以及计算系统
CN104021102A (zh) 基于状态机和片内总线的cpci串口板及其工作方法
CN104102160B (zh) 一种can总线信号收发解析工具
CN113630294B (zh) 一种交换机模块化检测方法和装置
CN110888767A (zh) 一种接口复用模块验证平台架构及快速扩展实现方法
CN113347273A (zh) 一种车载以太网数据转换方法、装置、设备及介质
CN108647131A (zh) 运行日志的输出系统
WO2012059066A1 (zh) 串口定位故障方法及系统
CN113419983A (zh) 一种串口服务器及串口服务器的实现方法
WO2024113767A1 (zh) 智能网卡的上电方法及上电装置
CN103425123A (zh) 一种基于软件脚本的can总线自动化测试方法
CN113986600B (zh) 一种用于芯片串行接口的测试方法、装置和芯片
CN116204214A (zh) Bmc升级方法、装置、系统、电子设备及存储介质
CN115904418A (zh) 一种pcie级联芯片固件烧录的系统和方法
CN113468028B (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
CN112131157B (zh) 一种使用usb接口实现ipmi功能的方法、usb接口和服务器
CN103414622A (zh) 基于can总线的仿真方法
CN114116584A (zh) 接口板卡、用户设备及cpu的测试系统
CN114416622A (zh) 单总线通讯系统及方法
TW201441827A (zh) 通用序列匯流排裝置、通訊方法及電腦程式產品
Visconti et al. FRAMEWORK IMPLEMENTATION, FIRMWARE DEVELOPMENT AND CHARACTERIZATION OF FLEX-SPI COMMUNICATION PROTOCOL: ENERGY CONSUMPTION ANALYSIS AND COMPARISON WITH IC STANDARD
CN117834750B (zh) 获取协议数据的装置、方法、系统、设备、介质及服务器
CN113608935B (zh) 一种测试网卡的方法、系统、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant