CN113595552A - 一种应用于数模转换器的非线性校准方法及装置 - Google Patents

一种应用于数模转换器的非线性校准方法及装置 Download PDF

Info

Publication number
CN113595552A
CN113595552A CN202110832660.6A CN202110832660A CN113595552A CN 113595552 A CN113595552 A CN 113595552A CN 202110832660 A CN202110832660 A CN 202110832660A CN 113595552 A CN113595552 A CN 113595552A
Authority
CN
China
Prior art keywords
code segment
significant digit
digital
digit code
significant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110832660.6A
Other languages
English (en)
Other versions
CN113595552B (zh
Inventor
李兴
吴南巡
刘新宇
周磊
吴旦昱
武锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110832660.6A priority Critical patent/CN113595552B/zh
Publication of CN113595552A publication Critical patent/CN113595552A/zh
Application granted granted Critical
Publication of CN113595552B publication Critical patent/CN113595552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种应用于数模转换器的非线性校准方法及装置，涉及电子技术领域。应用于数模转换器的非线性校准方法，包括：对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段；对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到第一数字码段；利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段，基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流，无需引入额外的辅助数模转换器来产生校准电流，提高了数模转换器的可靠性。

Description

一种应用于数模转换器的非线性校准方法及装置
技术领域
本发明涉及电子技术领域，尤其涉及一种应用于数模转换器的非线性校准方法及装置。
背景技术
数模转换器(Digital to Analog Converters，DAC)是一种将数字信号转换成模拟信号的电路。随着现代社会对信息容量要求的日益增加，电子系统对数据传输速率提出了更高的要求，高速DAC在无线及有线通信、数字信号处理、测控仪器仪表以及雷达等领域有着广阔的应用前景。
其中，高速DAC通常可以采用电流舵架构，采用输入数字码去控制不同权重的电流源。数字码通常可以采用分段加权方式，高位段采用温度计编码，每一位权重相等，低位段采用二进制加权，权重逐位倍增。在电流舵DAC中，由于工艺偏差或版图布局等因素的影响，具有一定权重的电流源存在幅值失配问题，也即是，电流源的实际电流值和理想电流值存在偏差。上述电流幅值失配将导致输出电流的偏差，所以会使DAC的转换曲线偏离线性，影响线性度。这种偏差也直接导致DAC的静态性能指标变差，进一步的会引起DAC的性能恶化。
目前为了消除或降低电流幅值失配问题，引入了校准技术，目前的校准方案通过引入额外的辅助DAC来产生校准电流，将校准电流加减至高位段的主电流上，从而实现电流校准。但是，这种方式需要增加额外的电流源器件，需要引入额外面积和功耗，并且扰乱了DAC电流源阵列的整体布局，导致由于版图布局的不规则引起电流源的系统性失配，影响DAC的整体性能。
发明内容
本发明的目的在于提供一种应用于数模转换器的非线性校准方法及装置，以解决目前的校准方案需要引入额外面积和功耗，并且扰乱了DAC电流源阵列的整体布局，导致由于版图布局的不规则引起电流源的系统性失配，影响DAC的整体性能的问题。
第一方面，本发明提供一种应用于数模转换器的非线性校准方法，应用于具有电连接的开关阵列和电流源阵列的数模转换器，所述方法包括：
对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段；
对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段；
对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段；
利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段；
基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流。
采用上述技术方案的情况下，应用于数模转换器，通过对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段，对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段，利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段，基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流，无需引入额外的辅助数模转换器来产生校准电流，过程简单，无需引入额外面积和功耗，提高了数模转换器的可靠性。
在一种可能的实现方式中，在所述对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段之后，所述方法还包括：
对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段。
在一种可能的实现方式中，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段，所述第二数字码段包括目标最高有效位数字码段；所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段。
在一种可能的实现方式中，所述利用预存的预失真误差值对所述第二最高有效位数字码段进行校准，得到校准后的目标最高有效位数字码段，包括：
获取预存的所述预失真误差值；
基于所述预失真误差值，对所述第二最高有效位数字码段进行增减处理，得到校准后的所述目标最高有效位数字码段。
在一种可能的实现方式中，所述将所述预失真误差值与所述第二最高有效位数字码段进行增减处理，得到校准后的所述目标最高有效位数字码段，包括：
在所述预失真误差值为正值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相减处理，得到校准后的所述目标最高有效位数字码段；
在所述预失真误差值为负值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相加处理，得到校准后的所述目标最高有效位数字码段。
在一种可能的实现方式中，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段和第二最低有效位数字码段，所述第二数字码段包括目标最高有效位数字码段和目标最低有效位数字码段；
所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段；所述目标最低有效位数字码段为利用预存的预失真误差值对所述第二最低有效位数字码段进行校准，得到的数字码段。
在一种可能的实现方式中，所述通过预存的预失真误差值对所述最低有效位数字码段进行校准，得到校准后的目标最低有效位数字码段，包括：
基于预存的预失真误差值，对所述第二最低有效位数字码段进行二进制加减运算处理，得到校准后的目标最低有效位数字码段。
在一种可能的实现方式中，所述对输入数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段，包括：
将所述预校准数字码中属于最高有效位单元的数字码，采用温度计编码的方式进行编码处理，得到所述最高有效位数字码段；
将所述预校准数字码中属于最低有效位单元的数字码，采用二进制加权的方式进行编码处理，得到所述最低有效位数字码段。
在一种可能的实现方式中，所述预失真误差值根据检测每一个最高有效位单元的输出电流误差值确定。
第二方面，本发明还提供一种应用于数模转换器的非线性校准装置，应用于具有电连接的开关阵列和电流源阵列的数模转换器，所述装置包括：
编码模块，用于对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段；
借位模块，用于对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段；
校准模块，用于利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段；
电流合成模块，用于基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流。
在一种可能的实现方式中，所述装置还包括：
随机化处理模块，用于对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段。
在一种可能的实现方式中，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段，所述第二数字码段包括目标最高有效位数字码段；所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段。
在一种可能的实现方式中，所述校准模块包括：
获取子模块，用于获取预存的所述预失真误差值；
增减处理模块，用于基于所述预失真误差值，对所述第二最高有效位数字码段进行增减处理，得到校准后的所述目标最高有效位数字码段。
在一种可能的实现方式中，所述增减处理模块包括：
相减处理模块，用于在所述预失真误差值为正值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相减处理，得到校准后的所述目标最高有效位数字码段；
相加处理模块，用于在所述预失真误差值为负值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相加处理，得到校准后的所述目标最高有效位数字码段。
在一种可能的实现方式中，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段和第二最低有效位数字码段，所述第二数字码段包括目标最高有效位数字码段和目标最低有效位数字码段；
所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段；所述目标最低有效位数字码段为利用预存的预失真误差值对所述第二最低有效位数字码段进行校准，得到的数字码段。
在一种可能的实现方式中，所述校准模块包括：
二进制加减运算子模块，用于基于预存的预失真误差值，对所述第二最低有效位数字码段进行二进制加减运算处理，得到校准后的目标最低有效位数字码段。
在一种可能的实现方式中，所述编码模块包括：
第一编码子模块，用于将所述预校准数字码中属于最高有效位单元的数字码，采用温度计编码的方式进行编码处理，得到所述最高有效位数字码段；
第二编码子模块，用于将所述预校准数字码中属于最低有效位单元的数字码，采用二进制加权的方式进行编码处理，得到所述最低有效位数字码段。
在一种可能的实现方式中，所述预失真误差值根据检测每一个最高有效位单元的输出电流误差值确定。
第二方面提供的应用于数模转换器的非线性校准装置的有益效果与第一方面或第一方面任一可能的实现方式描述的应用于数模转换器的非线性校准方法的有益效果相同，此处不做赘述。
第三方面，本发明还提供一种数模转换器，包括第二方面任一项所述的应用于数模转换器的非线性校准装置。
第三方面提供的数模转换器的有益效果与第二方面或第二方面任一可能的实现方式描述的应用于数模转换器的非线性校准装置的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本发明实施例提供的一种应用于数模转换器的非线性校准方法的流程示意图；
图2示出了本申请实施例提供的另一种应用于数模转换器的非线性校准方法的流程示意图；
图3示出了本申请实施例提供的一种校准模块的逻辑电路示意图；
图4示出了本申请实施例的又一种应用于数模转换器的非线性校准方法的原理示意图；
图5示出了本申请实施例提供的一种应用于数模转换器的非线性校准装置的结构示意图；
图6为本发明实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
图1示出了本申请实施例提供的一种应用于数模转换器的非线性校准方法的流程示意图，应用于具有电连接的开关阵列和电流源阵列的数模转换器，如图1所示，该应用于数模转换器的非线性校准方法包括：
步骤101：对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段。
在本申请中，可以将所述预校准数字码中属于最高有效位单元的数字码，采用温度计编码的方式进行编码处理，得到所述最高有效位数字码段；将所述预校准数字码中属于最低有效位单元的数字码，采用二进制加权的方式进行编码处理，得到所述最低有效位数字码段。
在对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低位有效数字码段之后，执行步骤102。
步骤102：对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段。
在本申请中，可以根据电流舵DAC的分段编码原理，最高有效位(MostSignificant Bit，MSB)数字码段通常具有2n-1位，在本申请中，可以通过向最低有效位(Least Significant Bit，LSB)数字码段的借位处理，在数字域实现温度计编码之后增加一位MSB，同时对原LSB最高位进行取反操作，这样就保证了总的电流权重不变，得到了包括具有冗余位的第一最高有效数字码段和取反处理后的第一最低有效位数字码段的第一数字码段。MSB数字码段的冗余位提供了数字码增减运算的处理空间，引入一个冗余位成为2n位，则便于利用动态单元匹配(Dynamic Element Matching，DEM)技术、对称开关序列等其它误差均衡技术来消除梯度误差，改善DAC的线性度。
在本申请中，可以对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段。
在本申请中，可以通过动态单元匹配(Dynamic Element Matching，DEM)技术对第一数字码段中的第一MSB数字码段进行随机化处理，可以在一定程度上抑制电流源失配。
在得到包括具有冗余位的第一最高有效位数字码段的第一数字码段之后，执行步骤103。
步骤103：利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段。
其中，所述预失真误差值根据检测每一个最高有效位单元的输出电流误差值确定，可选的，可以在未校准情况下对每一个MSB单元的输出电流幅值进行检测，可以通过误差检测电路实现对输出电流幅值的检测。
步骤104：基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流。
在本申请中，可以将预失真误差值存储在数字寄存器中，则可以根据数字寄存器中配置的预失真误差值，对第一数字码段进行校准，得到第二数字码段，并输出值DAC的模拟电路部分，校准后的第二数字码段可以控制开关阵列中对应的开关，选择电流导通路径，最终在输出端合成已校准的输出电流，完成DAC的数模转换功能。
综上，采用本申请实施例提供的应用于数模转换器的非线性校准方法，应用于数模转换器，通过对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段，对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段，利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段，基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流，无需引入额外的辅助数模转换器来产生校准电流，过程简单，无需引入额外面积和功耗，提高了数模转换器的可靠性。
图2示出了本申请实施例提供的另一种应用于数模转换器的非线性校准方法的流程示意图，应用于具有电连接的开关阵列和电流源阵列的数模转换器，如图2所示，该应用于数模转换器的非线性校准方法包括：
步骤201：对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段。
将所述预校准数字码中属于最高有效位单元的数字码，采用温度计编码的方式进行编码处理，得到所述最高有效位数字码段；
将所述预校准数字码中属于最低有效位单元的数字码，采用二进制加权的方式进行编码处理，得到所述最低有效位数字码段。
在对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低位有效数字码段之后，执行步骤202。
步骤202：对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段。
在本申请中，可以根据电流舵DAC的分段编码原理，最高有效位(MostSignificant Bit，MSB)数字码段通常具有2n-1位，在本申请中，可以通过向最低有效位(Least Significant Bit，LSB)数字码段的借位处理，在数字域实现温度计编码之后增加一位MSB，同时对原LSB最高位进行取反操作，这样就保证了总的电流权重不变，得到了包括具有冗余位的第一最高有效数字码段和取反处理后的第一最低有效位数字码段的第一数字码段。MSB数字码段的冗余位提供了数字码增减运算的处理空间，引入一个冗余位成为2n位，则便于利用动态单元匹配(Dynamic Element Matching，DEM)技术、对称开关序列等其它误差均衡技术来消除梯度误差，改善DAC的线性度。
在得到包括具有冗余位的第一最高有效位数字码段的第一数字码段之后，执行步骤203。
步骤203：对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段。
在本申请中，可以通过动态单元匹配(Dynamic Element Matching，DEM)技术对第一数字码段中的第一MSB数字码段进行随机化处理，可以在一定程度上抑制电流源失配。
在对所述第一数字码段进行随机化处理，得到第二带校准数字码之后，执行步骤204。
步骤204：获取预存的所述预失真误差值。
在本申请中，所述预失真误差值可以根据检测每一个最高有效位单元的输出电流误差值确定。
步骤205：基于所述预失真误差值，对所述第二最高有效位数字码段进行增减处理，得到校准后的所述目标最高有效位数字码段。
所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段，所述第二数字码段包括目标最高有效位数字码段；所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段。
可选的，在所述预失真误差值为正值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相减处理，得到校准后的所述目标最高有效位数字码段。
可选的，在所述预失真误差值为负值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相加处理，得到校准后的所述目标最高有效位数字码段。
步骤206：基于预存的预失真误差值，对所述第二最低有效位数字码段进行二进制加减运算处理，得到校准后的目标最低有效位数字码段。
所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段和第二最低有效位数字码段，所述第二数字码段包括目标最高有效位数字码段和目标最低有效位数字码段。
所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段；所述目标最低有效位数字码段为利用预存的预失真误差值对所述第二最低有效位数字码段进行校准，得到的数字码段。
在本申请中，当电流误差较小时，寄存器的输入值对于第一LSB数字码段可以完成二进制的加减运算，当电流误差较大时，上述加减运算不再局限于第一LSB数字码段，可能对第二MSB数字码段产生进位或借位，而第二MSB数字码段采用的是温度计编码，不支持二进制运算。温度计码的进位和借位运算逻辑要求包括：当第一LSB数字码段产生进位时，第二MSB数字码段中最靠近第一LSB数字码段的一位逻辑0翻转为逻辑1。类似地，产生借位时，第二MSB数字码段中最靠近第一LSB数字码段的一位逻辑1翻转为逻辑0。
经过DEM的随机化处理，第二MSB数字码段的编码已经乱序重组，在本申请中，可以通过对第一LSB数字码段和第二MSB数字码段进行合并，对合并后的第一数字码段进行常规的二进制运算，当发生进位后，将合并运算后的数字码中的当前第二MSB数字码段与第二MSB数字码段进行相或运算，以实现温度计码的进位。相应的，当发生借位后，将合并运算后的数字码中的当前第二MSB数字码段与第二MSB数字码段进行相与运算，以实现温度计码的借位。通过简单的与、或逻辑实现上述方案，可以在保证数字码校准电路运行速度的同时，节省资源消耗。
示例的，图3示出了本申请实施例提供的一种校准模块的逻辑电路示意图，图3是基于一个16比特(bit)的DAC实现的，高低分段为：5MSBs+11LSBs，经过编码及产生冗余位后得到32个MSB单元，11个LSB单元，该电路的实现过程包括：
步骤S1：根据每一个MSB单元的误差检测结果得到寄存器值din0[5:0]～din31[5:0](在此实施例中寄存器值配置6(bit)，当选择器(01)的控制信号sel[i](i＝0，1，2，…31)为逻辑1时，将对应的预失真误差值经过触发器(02)输出至加法器(03)中进行汇总。
步骤S2：将累计总误差经过触发器(02)和加法器(03)增减到数字输入码{MSB[31:0]，LSB[10:0]}上。对于LSB部分，进行二进制加减运算后直接输出即可。对于MSB部分，则可能发生温度计码的进位或借位运算，根据本发明所述方案，采用与、或门组合实现，具体的，根据比较器(04)的比较结果，当误差量为正值时，选用或门(05)逻辑，当误差量为负值时，选用与门(06)逻辑，而如果不发生温度计码的进位和借位，通过与门和或门逻辑也不会对MSB的值产生影响，如此即可完成MSB部分的输出。
步骤S3：反馈修正。在第二步中如果发生了MSB部分的进位或借位，则MSB部分某一位发生逻辑翻转，这一位同样可能存在幅值失配，故在完成前两步校准后再次检测MSB单元的误差，得到一组新的预失真数据。选择器控制信号sel[i]经过或门(05)处理，表示如果dout_msb[31:0]相较于原MSB[31:0]某一位MSB发生了逻辑翻转，对应的sel信号一定为逻辑1，则对应误差量得以输出至加法器(03)中，这样进一步修正了校准结果。
步骤207：基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流。
在本申请中，可以将预失真误差值存储在数字寄存器中，则可以根据数字寄存器中配置的预失真误差值，对第一数字码段进行校准，得到第二数字码段，并输出值DAC的模拟电路部分，校准后的第二数字码段可以控制开关阵列中对应的开关，选择电流导通路径，最终在输出端合成已校准的输出电流，完成DAC的数模转换功能。
示例的，图4示出了本申请实施例的又一种应用于数模转换器的非线性校准方法的原理示意图，如图4所示，数字输入的是待校准数字码，对待校准数字码进行分段编码处理，得到最高有效位数字码段(MSBs)和最低有效位数字码段(LSBs)，对所述最高有效位数字码段(MSBs)进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段，在DEM模块对第一数字码段进行随机化处理，得到随机化处理后的第一数字码段(MSBs和LSBs)，在校准模块中，利用误差检测模块对电流开关和电流源阵列在未校准的情况下进行电流值检测，将电流值检测结果进行格式转换，存入预失真数据中，也即是得到预存的预失真误差值，基于预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段，基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流，模拟输出电流值，完成数模转换器的数模转换功能，无需引入额外的辅助数模转换器来产生校准电流，过程简单，无需引入额外面积和功耗，提高了数模转换器的可靠性。
综上，采用本申请实施例提供的应用于数模转换器的非线性校准方法，应用于数模转换器，通过对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段，对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段，利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段，基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流，无需引入额外的辅助数模转换器来产生校准电流，过程简单，无需引入额外面积和功耗，提高了数模转换器的可靠性。
图5示出了本申请实施例提供的一种应用于数模转换器的非线性校准装置的结构示意图，应用于具有电连接的开关阵列和电流源阵列的数模转换器，如图5所示，该应用于数模转换器的非线性校准装置300包括：
编码模块301，用于对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段；
借位模块302，用于对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段；
校准模块303，用于利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段；
电流合成模块304，用于基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流。
在一种可能的实现方式中，所述装置还包括：
随机化处理模块，用于对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段。
在一种可能的实现方式中，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段，所述第二数字码段包括目标最高有效位数字码段；所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段。
在一种可能的实现方式中，所述校准模块包括：
获取子模块，用于获取预存的所述预失真误差值；
增减处理模块，用于基于所述预失真误差值，对所述第二最高有效位数字码段进行增减处理，得到校准后的所述目标最高有效位数字码段。
在一种可能的实现方式中，所述增减处理模块包括：
相减处理模块，用于在所述预失真误差值为正值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相减处理，得到校准后的所述目标最高有效位数字码段；
相加处理模块，用于在所述预失真误差值为负值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相加处理，得到校准后的所述目标最高有效位数字码段。
在一种可能的实现方式中，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段和第二最低有效位数字码段，所述第二数字码段包括目标最高有效位数字码段和目标最低有效位数字码段；
所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段；所述目标最低有效位数字码段为利用预存的预失真误差值对所述第二最低有效位数字码段进行校准，得到的数字码段。
在一种可能的实现方式中，所述校准模块包括：
二进制加减运算子模块，用于基于预存的预失真误差值，对所述第二最低有效位数字码段进行二进制加减运算处理，得到校准后的目标最低有效位数字码段。
在一种可能的实现方式中，所述编码模块包括：
第一编码子模块，用于将所述预校准数字码中属于最高有效位单元的数字码，采用温度计编码的方式进行编码处理，得到所述最高有效位数字码段；
第二编码子模块，用于将所述预校准数字码中属于最低有效位单元的数字码，采用二进制加权的方式进行编码处理，得到所述最低有效位数字码段。
在一种可能的实现方式中，所述预失真误差值根据检测每一个最高有效位单元的输出电流误差值确定。
综上，采用本申请实施例提供的应用于数模转换器的非线性校准装置，通过对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段，对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段，利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段，基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流，无需引入额外的辅助数模转换器来产生校准电流，过程简单，无需引入额外面积和功耗，提高了数模转换器的可靠性。
本发明实施例还提供一种数模转换器，包括上述实施例提供的应用于数模转换器的非线性校准装置。
与现有技术相比，本发明实施例提供的数模转换器的有益效果与上述实施例提供的应用于数模转换器的非线性校准装置的有益效果相同，此处不做赘述。
图6示出了本发明实施例提供的一种电子设备的硬件结构示意图。如图6所示，该电子设备400包括处理器410和数模转换器。
如图6所示，上述处理器410可以是一个通用中央处理器(central processingunit，CPU)，微处理器，专用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本发明方案程序执行的集成电路。
如图6所示，上述电子设备400还可以包括通信线路440。通信线路440可包括一通路，在上述组件之间传送信息。
可选的，如图6所示，上述电子设备还可以包括通信接口420。通信接口420可以为一个或多个。通信接口420可使用任何收发器一类的装置，用于与其他设备或通信网络通信。
可选的，如图6所示，该电子设备还可以包括存储器430。存储器430用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
如图6所示，存储器430可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器430可以是独立存在，通过通信线路440与处理器410相连接。存储器也430可以和处理器410集成在一起。
可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
在具体实现中，作为一种实施例，如图6所示，处理器410可以包括一个或多个CPU，如图6中的CPU0和CPU1。
在具体实现中，作为一种实施例，如图6所示，终端设备可以包括多个处理器，如图6中的处理器410和处理器450。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。
一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由终端设备执行的功能。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种应用于数模转换器的非线性校准方法，其特征在于，应用于具有电连接的开关阵列和电流源阵列的数模转换器，所述方法包括：
对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段；
对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段；
利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段；
基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流。
2.根据权利要求1所述的应用于数模转换器的非线性校准方法，其特征在于，在所述对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段之后，所述方法还包括：
对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段。
3.根据权利要求2所述的应用于数模转换器的非线性校准方法，其特征在于，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段，所述第二数字码段包括目标最高有效位数字码段；所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段。
4.根据权利要求3所述的应用于数模转换器的非线性校准方法，其特征在于，所述利用预存的预失真误差值对所述第二最高有效位数字码段进行校准，得到校准后的目标最高有效位数字码段，包括：
获取预存的所述预失真误差值；
基于所述预失真误差值，对所述第二最高有效位数字码段进行增减处理，得到校准后的所述目标最高有效位数字码段。
5.根据权利要求4所述的应用于数模转换器的非线性校准方法，其特征在于，所述将所述预失真误差值与所述第二最高有效位数字码段进行增减处理，得到校准后的所述目标最高有效位数字码段，包括：
在所述预失真误差值为正值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相减处理，得到校准后的所述目标最高有效位数字码段；
在所述预失真误差值为负值的情况下，控制所述第二最高有效位数字码段与所述预失真误差值进行相加处理，得到校准后的所述目标最高有效位数字码段。
6.根据权利要求1所述的应用于数模转换器的非线性校准方法，其特征在于，所述随机化处理后的第一数字码段包括随机化处理后的第二最高有效位数字码段和第二最低有效位数字码段，所述第二数字码段包括目标最高有效位数字码段和目标最低有效位数字码段；
所述目标最高有效位数字码段为利用预存的预失真误差值对所述第二最高有效位数字码段进行校准得到的数字码段；所述目标最低有效位数字码段为利用预存的预失真误差值对所述第二最低有效位数字码段进行校准，得到的数字码段。
7.根据权利要求6所述的应用于数模转换器的非线性校准方法，其特征在于，所述通过预存的预失真误差值对所述最低有效位数字码段进行校准，得到校准后的目标最低有效位数字码段，包括：
基于预存的预失真误差值，对所述第二最低有效位数字码段进行二进制加减运算处理，得到校准后的目标最低有效位数字码段。
8.根据权利要求1-7任一项所述的应用于数模转换器的非线性校准方法，其特征在于，所述预失真误差值根据检测每一个最高有效位单元的输出电流误差值确定。
9.一种应用于数模转换器的非线性校准装置，其特征在于，应用于具有电连接的开关阵列和电流源阵列的数模转换器，所述装置包括：
编码模块，用于对待校准数字码进行分段编码处理，得到最高有效位数字码段和最低有效位数字码段；
借位模块，用于对所述最高有效位数字码段进行借位处理，对所述最低有效位数字码段的最高位进行取反处理，得到包括具有冗余位的第一最高有效位数字码段和取反处理后的第一最低有效位数字码段的第一数字码段；
校准模块，用于利用预存的预失真误差值对所述第一数字码段进行校准，得到校准后的第二数字码段；
电流合成模块，用于基于所述第二数字码段控制所述电流开关导通所述电流源阵列中对应的电流源，合成校准后的输出电流。
10.根据权利要求9所述的应用于数模转换器的非线性校准装置，其特征在于，所述装置还包括：
随机化处理模块，用于对所述第一数字码段进行随机化处理，得到随机化处理后的第一数字码段。
CN202110832660.6A 2021-07-22 2021-07-22 一种应用于数模转换器的非线性校准方法及装置 Active CN113595552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110832660.6A CN113595552B (zh) 2021-07-22 2021-07-22 一种应用于数模转换器的非线性校准方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110832660.6A CN113595552B (zh) 2021-07-22 2021-07-22 一种应用于数模转换器的非线性校准方法及装置

Publications (2)

Publication Number Publication Date
CN113595552A true CN113595552A (zh) 2021-11-02
CN113595552B CN113595552B (zh) 2022-07-08

Family

ID=78249207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110832660.6A Active CN113595552B (zh) 2021-07-22 2021-07-22 一种应用于数模转换器的非线性校准方法及装置

Country Status (1)

Country Link
CN (1) CN113595552B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329941B1 (en) * 1999-05-27 2001-12-11 Stmicroelectronics, Inc. Digital-to-analog converting device and method
CN102545906A (zh) * 2012-02-10 2012-07-04 英特格灵芯片(天津)有限公司 电流型数模转换方法和装置
CN103117747A (zh) * 2013-03-07 2013-05-22 英特格灵芯片(天津)有限公司 数模转换器dac及其校准电路
US20140266836A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated POLARITY COMPENSATING DUAL-STRING DIGITAL-TO-ANALOG CONVERTERS (DACs), AND RELATED CIRCUITS, SYSTEMS, AND METHODS
CN104617953A (zh) * 2015-02-05 2015-05-13 成都振芯科技股份有限公司 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法
CN105191143A (zh) * 2013-03-15 2015-12-23 高通股份有限公司 双串式数模转换器(dac)和相关电路、系统以及方法
WO2017096516A1 (en) * 2015-12-08 2017-06-15 Texas Instruments Incorporated Calibration of interpolating string digital-to-analog converters

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329941B1 (en) * 1999-05-27 2001-12-11 Stmicroelectronics, Inc. Digital-to-analog converting device and method
CN102545906A (zh) * 2012-02-10 2012-07-04 英特格灵芯片(天津)有限公司 电流型数模转换方法和装置
CN103117747A (zh) * 2013-03-07 2013-05-22 英特格灵芯片(天津)有限公司 数模转换器dac及其校准电路
US20140266836A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated POLARITY COMPENSATING DUAL-STRING DIGITAL-TO-ANALOG CONVERTERS (DACs), AND RELATED CIRCUITS, SYSTEMS, AND METHODS
CN105191143A (zh) * 2013-03-15 2015-12-23 高通股份有限公司 双串式数模转换器(dac)和相关电路、系统以及方法
CN104617953A (zh) * 2015-02-05 2015-05-13 成都振芯科技股份有限公司 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法
WO2017096516A1 (en) * 2015-12-08 2017-06-15 Texas Instruments Incorporated Calibration of interpolating string digital-to-analog converters

Also Published As

Publication number Publication date
CN113595552B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US7142138B2 (en) Multi-step analog/digital converter and on-line calibration method thereof
US10693483B1 (en) Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters
US9214953B1 (en) Generalized data weighted averaging method for equally weighted multi-bit D/A elements
US20190207616A1 (en) Digital to analog converter device
JPH07193509A (ja) サーモメータ・バイナリ・エンコード方法
WO2019057093A1 (zh) 乘法电路、片上系统及电子设备
US8471737B2 (en) System and method for providing high resolution digital-to-analog conversion using low resolution digital-to-analog converters
US9813074B2 (en) Calibration of interpolating string digital-to-analog converters
US7538707B2 (en) Digital-to-analog converting circuit and digital-to-analog converting method
US4520347A (en) Code conversion circuit
CN113595552B (zh) 一种应用于数模转换器的非线性校准方法及装置
JPS61216024A (ja) デジタル回路でレンジ変換を行うための方法および装置
JPH0469455B2 (zh)
TW202015345A (zh) 數位類比轉換器裝置與校正方法
JPWO2004086628A1 (ja) エンコーダ回路及びａ／ｄ変換回路
JPH0385923A (ja) Ｃｒｃ演算方式
TWI754232B (zh) Ad變換裝置、ad變換方法以及訊號處理裝置
US11057042B2 (en) Digital to analog converter device and calibration method
CN111049520A (zh) 数字模拟转换器装置与校正方法
JP5570477B2 (ja) メモリ制御装置
CN116633358B (zh) 高速高线性数模转换器编码方法、系统、终端及介质
CN110048716B (zh) 数模转换器
JP6043052B2 (ja) Ｄａ変換装置
US10715171B1 (en) Voltage-mode DAC driver with parallel output resistance tuning
JPH09289450A (ja) Ｄａコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant