CN113508455B - 基板处理装置、半导体器件的制造方法以及记录介质 - Google Patents
基板处理装置、半导体器件的制造方法以及记录介质 Download PDFInfo
- Publication number
- CN113508455B CN113508455B CN201980093297.1A CN201980093297A CN113508455B CN 113508455 B CN113508455 B CN 113508455B CN 201980093297 A CN201980093297 A CN 201980093297A CN 113508455 B CN113508455 B CN 113508455B
- Authority
- CN
- China
- Prior art keywords
- boat
- substrate
- transfer
- wafer
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 128
- 238000012545 processing Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims description 64
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000012546 transfer Methods 0.000 claims abstract description 164
- 230000007704 transition Effects 0.000 claims abstract description 33
- 239000000969 carrier Substances 0.000 claims abstract description 9
- 230000003028 elevating effect Effects 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 51
- 238000003860 storage Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000013507 mapping Methods 0.000 claims description 4
- 238000005192 partition Methods 0.000 claims description 4
- 230000002452 interceptive effect Effects 0.000 claims description 2
- 238000000638 solvent extraction Methods 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 262
- 230000007246 mechanism Effects 0.000 description 32
- 230000000052 comparative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000012636 effector Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002397 field ionisation mass spectrometry Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/6735—Closed carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
基板处理装置具备:舟皿,其具有多个保持基板的插槽;对由舟皿保持的基板进行处理的处理炉;使舟皿升降的舟皿升降机;移载机,其在保存有基板的载体与舟皿之间移载基板;以及控制器,其构成为能够控制舟皿升降机和移载机。控制器构成为将用于供移载机移载基板的多个位置设定于舟皿升降机,在移载机从多个载体将基板搬入舟皿以成为能够装填至处理炉的状态的动作、以及移载机从舟皿向多个载体搬出由处理炉处理后的基板的动作的各动作中,以使舟皿升降机的多个位置之间的过渡的次数或过渡所需的时间的合计成为最小的方式进行选择。
Description
技术领域
本公开涉及基板处理装置、半导体器件的制造方法以及记录介质。
背景技术
在专利文献1中公开了基板处理装置,该基板处理装置构成为具备:在用舟皿保持了多张晶片的状态下进行处理的工艺管;在工艺管的正下方对舟皿进行搬入搬出的真空锁室;设于真空锁室的待机部且使舟皿升降的舟皿升降机;与真空锁室连续设置且由门阀开闭的真空预备室;以及设于真空锁室的设置部且在舟皿与真空预备室之间移载晶片的晶片移载装置,晶片移载装置的上下方向上的冲程L1被设定为比舟皿的晶片保持范围L2小,冲程的不足量L3由舟皿升降机的冲程补充。像这样,通过利用舟皿升降机的冲程补充晶片移载装置的冲程的不足量,能够较短地设定晶片移载装置的冲程,能够抑制供晶片移载装置设置的气密室的容积,因此,缩短抽真空时间,提高生产量。
现有技术文献
专利文献
专利文献1:JP特开2003-163252号公报
发明内容
本公开的目的在于,提供一种在这种情况下能够有效地进行向舟皿搬入搬出晶片的技术。
本公开的一个方面的基板处理装置具备:舟皿,其具有多个保持基板的插槽;对由所述舟皿保持的所述基板进行处理的处理炉;使所述舟皿升降的舟皿升降机;移载机,其在保存有所述基板的载体与所述舟皿之间移载所述基板;以及控制器,其构成为能够控制所述舟皿升降机和所述移载机,所述控制器构成为将用于供所述移载机移载所述基板的多个位置设定于所述舟皿升降机,在所述移载机从多个所述载体将所述基板搬入所述舟皿搬以成为能够装填至所述处理炉的状态的动作、以及所述移载机从所述舟皿向多个所述载体搬出由所述处理炉处理后的所述基板的动作的各动作中,以使所述舟皿升降机的所述多个位置之间的过渡的次数或过渡所需的时间的合计成为最小的方式进行选择。
发明效果
根据本公开,能够提供有效地进行将晶片向舟皿搬入搬出的技术。
其他课题以及新特征可根据本说明书的记述以及附图而变明朗。
附图说明
图1是基板处理装置的横向剖视图的一例。
图2是基板处理装置的纵向剖视图的一例。
图3是控制器的框图。
图4是示出舟皿升降机的位置HOME1、HOME2处的、晶片移载机构与舟皿的位置关系的示意图。
图5是示出在第1位置HOME1、第2位置HOME2的晶片搬运区域的图。
图6是示出任务登录流程的图。
图7是基板移载信息的例。
图8是本实施例中的搬运顺序的例。
图9是比较例中的搬运顺序的例。
图10是示出任务执行流程的图。
具体实施方式
(基板处理装置的概要)
基于图1、图2说明本公开的实施方式。在本公开的实施方式中,作为一例,基板处理装置为实施半导体器件(IC)的制造过程中的处理的基板处理装置。在以下的说明中,作为基板处理装置,针对对基板(晶片)进行氧化、扩散处理或CVD处理等的纵型装置(以下,也仅称为处理装置)的例子进行说明。
如图1、图2所示,基板处理装置具备相邻的两个处理模块(Process Module)3A、3B。处理模块3A、3B各自在上侧具备一并处理多个晶片(基板)200的纵型的处理炉202A、202B。例如,一个处理炉能够处理5张~250张(优选为,25张~75张)左右的晶片200。
处理模块PM3A、3B分别具有在处理炉202A、202B的下方配置的作为准备室的装填室(装载区)6A、6B。在装填室6A、6B的正面一侧,移载室(例如,EFEM:Equipment Front EndModule(设备前端模块))8与装填室6A、6B相邻地配置,该移载室8具有作为移载晶片200的移载机的晶片移载机构125。
在移载室8的正面侧设有收纳收容多张晶片200的作为收容容器(载体)的晶片盒(FOUP:Front Opening Unified Pod(前部开口片盒))110的收纳室(stocker)9。在收纳室9的前面设置有作为I/O端口的装载端口22,经由装载端口22相对于处理装置内外搬入搬出晶片盒110。在晶片盒110设有25个载置晶片200的保持部(此后,也称为插槽)。
在装填室6A、6B与移载室8的边界壁(邻接面)设有作为隔离部的闸门(gate door)90A、90B。在移载室8内以及装填室6A、6B内分别设有压力检测器,移载室8内的压力能够被设定为比装填室6A、6B内的压力低。另外,在移载室8内以及装填室6A、6B内分别设有氧浓度检测器,移载室8A内以及装填室6A、6B内的氧浓度维持得比大气中的氧浓度低。优选维持在30ppm以下。
构成为,在移载室8的顶部设有向移载室8内供给洁净环境气体的清洁单元10,作为洁净环境气体,向移载室8内循环供给例如非活性气体。通过利用正压的非活性气体对移载室8内进行循环吹扫,能够在移载室8内抑制装填室6A、6B的颗粒等混入处理炉202,能够抑制在移载室8内以及装填室6A、6B内在晶片200上形成有自然氧化膜等。
在收纳室9的后方,在收纳室9与移载室8的边界壁配置有多台、例如三台对晶片盒110的盖进行开闭的晶片盒开启器(例如,FIMS:Front-opening Interface MechanicalStandard)21。通过晶片盒开启器21打开晶片盒110的盖,将晶片盒110内的晶片200相对于移载室8内外搬入搬出。
如图2所示,基板处理装置主体的框体111被设为包围处理模块3A、3B、移载室8、收纳室9。副框体119在框体111内划分出移载室8。此外,框体111的正面为收纳室9一侧。
在收纳室9的正面侧以使框体111的内外连通的方式开设有晶片盒搬入搬出口。晶片盒搬入搬出口可以构成为通过前闸门(未图示)开闭。
在晶片盒搬入搬出口设置有作为搬入搬出部的装载端口22,装载端口22构成为载置有晶片盒110且对位。晶片盒110被设为在工序内通过搬运装置搬入到装载端口22上,另外,从装载端口22上搬出。
在收纳室9的靠正面以及移载室8的上方,上下左右地呈矩阵状设有晶片盒架(收纳架)105。晶片盒架105由分别载置晶片盒110的多个载置部(托盘)140、以及在供晶片盒110收纳的保存位置与交付晶片盒110的交付位置之间使载置部140个别地进行水平移动的水平移动机构(收容架水平移动机构)构成。由在横向上排成一列的多个独立的载置部140构成晶片盒架105的一层,该一层的晶片盒架在垂直方向上设置有多层。各载置部140能够独立地水平移动。然后,晶片盒搬运装置130构成为在装载端口22、晶片盒架105、晶片盒开启器21之间搬运晶片盒110。
在副框体119的正面壁119a,在水平方向上左右排列地开设有三个用于将晶片200相对于副框体119内搬入搬出的晶片搬入搬出口,在该晶片搬入搬出口分别设有晶片盒开启器21。晶片盒开启器21具备:载置晶片盒110的载置台122;以及作为密封构件而使用的对晶片盒110的帽进行装拆的帽装拆机构123。晶片盒开启器21构成为通过帽装拆机构123装拆载置于载置台122的晶片盒110的帽,对晶片盒110的晶片进出口进行开闭。此外,有时将载置台122看作多个载置部140的一个。
副框体119构成了与供晶片盒搬运的收纳室9流体性地隔绝的移载室8。设于移载室8的晶片移载机构125由使晶片200在水平方向上移动的移载臂125a、用于使移载臂125a升降的晶片移载升降机125b、设于移载臂125a的前端且保持晶片200的末端执行器(基板保持体)125c构成。构成为利用这些移载升降机125b以及移载臂125a的连续动作相对于舟皿217经由闸门90对晶片200进行搬入(装载)以及搬出(卸载)。
在移载室8的后侧区域构成了收容从处理炉202卸下的舟皿217并待机的装填室6。设于移载室8的背面或装填室6的前面的闸门90通过上下滑动来进行开闭,装填室6至少具有上下滑动的闸门的高度的2倍高度。在装填室6的上方设有在内部构成处理室的处理炉202。处理炉202的下端部构成为在卸下舟皿217的期间内由炉口闸板147关闭。
舟皿217由舟皿升降机(未图示)升降,向处理炉内导入。在与舟皿升降机的升降台连结的连结用具(未图示)水平安装有作为盖体的密封帽219,盖体219构成为垂直支承舟皿217,能够关闭处理炉202的下端部。舟皿217构成为具备多条增强构件,在使多张晶片200的中心对齐且在垂直方向上排列的状态下,将多张晶片200分别水平保持。
接着,说明基板处理装置的动作。说明使用上述基板处理装置,作为半导体器件(设备)的制造工序的一个工序而进行基板处理的例子。在本实施方式中,若执行时序制程,则控制器121对构成基板处理装置的各部分的动作进行控制,并开始基板处理。
若将晶片盒110供给至装载端口22,则装载端口22上的晶片盒110通过晶片盒搬入装置而从晶片盒搬入搬出口向框体111的内部搬入。搬入的晶片盒110通过晶片盒搬运装置130自动向晶片盒架105的被指定的载置部140搬运且交付,在临时保管之后,从晶片盒架105向一方的晶片盒开启器21搬运且交付,并向载置台122移载、或直接向晶片盒开启器21搬运再移载至载置台122。
将载置于载置台122的晶片盒110的其开口侧端面向副框体119的正面壁119a中的晶片搬入搬出口的开口边缘部按压,并且通过帽装拆机构123将其帽卸下,来将晶片进出口开放。若晶片盒110通过晶片盒开启器21开放,则晶片200从晶片盒110通过晶片进出口并由末端执行器125c来保持,经由闸门90搬入位于移载室8的后方的装填室6,装填(装载)于舟皿217。向舟皿217交付晶片200的移载臂125a返回至晶片盒110,将下一个晶片200装填至舟皿217。
当将事先指定的张数的晶片200装填于舟皿217时,接下来执行前处理,若前处理结束,则执行正式处理(在此,为工艺制程)。若开始该工艺制程,则通过炉口闸板147关闭的处理炉202的下端部由炉口闸板147开放。接着,保持了晶片200组的舟皿217通过舟皿升降机115使密封帽219上升,向处理炉202内搬入(装载)。
在装载后,通过处理炉202对晶片200实施任意的处理。在处理后,按照大致上述相反的顺序,将晶片200以及晶片盒110向框体的外部搬出。
(控制器构成)
如图3所示,作为控制部(控制手段)的控制器121构成为具备作为执行部的CPU(Central Processing Unit:中央处理器)121a、RAM(Random Access Memory:随机存储器)121b、作为存储部的存储装置121c、I/O端口121d的计算机。临时保持由CPU121a读取的程序或数据等的存储器区域(构成为工作区的RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a交换数据。在控制器121连接有例如构成为触控面板等的作为操作部的输入输出装置150。
存储装置121c例如由快闪存储器、HDD(Hard Disk Drive:硬盘驱动)等构成。在存储装置121c内,可读取地保存有控制基板处理装置的动作的控制程序、或记载有基板处理的顺序或条件等的工艺制程等。工艺制程使控制器121执行基板处理工序中的各顺序,以能够得到规定的结果的方式进行组合,另外,在存储装置121c中保存通过执行包括该工艺制程在内的时序制程而使构成装置的各部件动作从而创建的装置数据。利用控制器121的时间戳功能,对这些装置数据附加时刻数据。
另外,在存储装置121c中保存有本实施方式中的控制程序等。CPU121a构成为根据来自输入输出装置150的操作命令的输入等,执行这些程序。另外,在存储装置121c中保存有实现本实施方式中的基板处理时序或任务等的各种流程图的程序,保存有包括这些程序执行所使用的各种设定参数、各种设定画面文件在内的画面文件。
此外,本说明书中使用了程序这种用语的情况有仅包括工艺制程单体的情况、仅包括控制程序单体的情况、或者包括这两者的情况。
I/O端口121d与基板处理装置所具有的各机构151、各种传感器152连接。
CPU121a构成为从存储装置121c读取并执行控制程序等,并且根据来自输入输出装置150的操作输入而从存储装置121c读取工艺制程。CPU121a构成为以按照读出的工艺制程的内容的方式,经由I/O端口121d控制如下的动作:例如基于质量流量控制器的向处理炉202的各种气体的流量调整动作、基于根据压力传感器的阀等的开闭动作的处理炉202内的压力调整动作、基于温度传感器的处理炉202的温度调整动作、基于舟皿旋转机构的舟皿217的旋转以及旋转速度调节动作、基于舟皿升降机的舟皿217的升降动作等。
(2位置搬运)
以下,说明晶片移载机构125与舟皿217之间的晶片搬运方法。图4是示出舟皿升降机的位置HOME1、HOME2处的、晶片移载机构125与舟皿217的位置关系的示意图。本实施例的基板处理装置与专利文献1的公开内容同样地,晶片移载机构125的铅垂方向上的冲程(末端执行器125c为了移载基板而能够在铅垂方向上移动的范围)L1与舟皿217的晶片保持范围L2处于L1<L2的关系。因此,在晶片移载机构125向舟皿217搬入搬出晶片时,舟皿升降机被设定为采用多个位置。例如,设于两个位置、即第1位置(HOME1)、第2位置(HOME2)。在第1位置,上侧区域A1U为可搬运区域,下侧区域A1L为不可搬运区域。另外,在第2位置,上侧区域A2U为不可搬运区域,下侧区域A2L为可搬运区域。分成可/不可搬运的区域的边界由闸门90以及晶片移载机构125的冲程来决定。像这样,在任一位置均在舟皿217的上端部或下端部存在晶片的不可搬运区域。因此,通过向舟皿217搬入晶片,需要使舟皿升降机在第1位置与第2位置之间移动,但越减少其移动次数,越能够缩短晶片移载机构125与舟皿217之间的晶片搬运时间,从而能够提高装置的生产量。
因此,在本实施例中,如图5所示,设定在第1位置、第2位置的晶片搬运区域。在该例子中,舟皿217以能够搭载53张晶片的方式设有插槽,从下起按顺序利用1~53的编号(也称为舟皿插槽编号)特定插槽。在舟皿升降机位于第1位置的情况下将晶片移载机构125能够搬运晶片的舟皿217的插槽称为第1位置搬运区域A1,在舟皿升降机位于第2位置的情况下将晶片移载机构125能够搬运晶片的舟皿217的插槽称为第2位置搬运区域A2。搬运区域A1、A2只要各自不包括图4示出的不可搬运区域即可,能够任意设定,但优选设定为无论舟皿升降机位于第1位置、位于第2位置HOME2,晶片移载机构125均具有能够搬运晶片的区域(多个位置可搬运区域A12)。在图5的例子中示出了如下的例子:以使第1位置搬运禁止区域与下侧区域A1L(舟皿插槽编号1~10)一致、使第2位置搬运禁止区域与上侧区域A2U(舟皿插槽编号44~53)一致、使上侧区域A1U与下侧区域A2L的共同部分(舟皿插槽编号11~43)成为多个位置可搬运区域A12的方式,设定了第1位置搬运区域A1和第2位置搬运区域A2。此外,优选在舟皿升降机位于第2位置时,炉口闸板147也不干涉舟皿217地被关闭。
(舟皿教学)
由于晶片移载机构125为没有反馈、或不完善的机械手,所以为了能够适当进行向舟皿217搬运晶片,需要将每个基板处理装置、或者每个舟皿的微妙的尺寸差(机差)告知给晶片移载机构125。通常,在装置运转前,进行教学,该教学为测定舟皿的位置或形状等并进行对晶片移载机构125的坐标系的校准。测定自身可以基于程序使晶片移载机构125自身来进行,将这种情况称为自动教学等。在本实施例的情况下,由于在舟皿升降机的停止位置也存在机差,所以在第1位置(HOME1)和第2位置(HOME2)分别相对于第1位置搬运区域A1以及第2位置搬运区域A2进行教学。具体来说,向位置或者HOME2的搬运区域的靠上和靠下的两个插槽搭载位置检测用的夹具晶片,检测夹具晶片的位置检测用突起,进行舟皿的位置或形状的测定。将搭载夹具晶片的舟皿的插槽称为“教学位置”。在此,在第1位置的教学位置与在第2位置的教学位置可以分别任意规定,也能够将一处教学位置设为共用。向相同插槽载置夹具晶片并通过舟皿升降机使舟皿217升降,即,只要良好地校准在第1位置以及第2位置计测出的结果,高度以外就应该一致,能够进行测定异常判定。
(任务登录处理)
基板处理装置执行的处理被作为任务而登录,通过执行向任务队列登录的任务,来进行相对于晶片的处理。图6示出登录任务的流程。
控制部121从操作员或顾客主计算机受理成膜处理请求,以1秒为周期开始图6示出的任务登录处理(S600)。此外,利用成膜处理请求通知的信息为,在成膜时使用的时序制程、与该时序制程对应的工艺参数、保持成为处理对象的产品晶片以及监视晶片的载体110和设于该载体110内的载置晶片200的保持部(插槽)的编号等。与舟皿217同样地,从下按顺序标注该载体插槽编号。载体110内的晶片利用载体插槽编号而被唯一地确定。控制部121若没有其他指定,则按照由成膜处理请求通知的信息的受理顺序确定优先级。另外,保持于相同载体的晶片根据其载体插槽编号来决定优先级。
控制部121确认工艺规格。具体来说,指定的制程保存于存储部121c,确认该制程中使用的参数的设定为正确(S601)。接着,以处理模块为单位整理工艺规格(S602)。具体来说,控制部121从事先保存于存储部121c的制程选择本次指定的制程,确定期望的工艺规格。
控制部121接下来确认材料规格(S603)。具体来说,确认是否存在处理没有结束的载体110内的晶片200且该载体110未在其他任务中预约处理。
接着,确认利用所有处理模块PM能够进行处理的晶片处理能力(S604)。具体来说,控制部121为了事先掌握处理模块PM的处理晶片能力,根据事先保存于存储部121c的基板配置参数(WAP),事先算出所使用的每个晶片种类的晶片张数。WAP为定义舟皿217上的晶片配置指定的装置参数。
控制部121算出在本次的处理中使用的所有晶片数,相对于基板处理装置处理的所有晶片种类,根据搭载于舟皿217的基板配置,算出每个晶片种类的张数。
控制部121基于在S604中算出的各处理模块的处理晶片能力,确定材料规格(S605)。具体来说,决定以哪个处理模块执行该任务,或在分成两个处理模块的情况下决定将由哪个载体保持的晶片分配给哪个处理模块等。
控制部121在任务登录后,周期性(例如每隔1秒)监视有无任务执行指示,若从上位控制器或者操作部受理任务执行指示,则开始执行受理的任务。
(晶片移载处理)
任务执行处理存在晶片移载处理。控制部121为了向使用的处理模块PM的舟皿217搬运执行基板处理的晶片200,因此,设定舟皿217上的晶片200的配置。进而从决定的配置确定搬运晶片200的顺序。
图7示出由控制部121决定的基板移载信息的例子。栏701为搬运目的地信息,示出舟皿217的舟皿插槽编号。栏702以及栏703为搬运源信息,栏702示出保存有晶片200的载体110的种类和项目编号,栏703示出在载体110内载置有晶片200的载体插槽编号。栏704为在晶片移载机构125向舟皿217搬入搬出晶片时的搬运顺序,按照搬运顺序登录了1~53的值。
此外,通过WAP来定义在舟皿217的各插槽配置的晶片种类。另外,在一个载体保存有相同晶片种类的晶片。在该例子中,指定将晶片种类“Product”、“Monitor”、“Dummy”、“Fill Dummy”的晶片配置于舟皿217。“Product”为成为产品的晶片(产品晶片)。“Monitor”为为了推定产品晶片的处理结果而使用的监视晶片。相对于监视晶片进行成膜品质的检查。“Dummy”为虚设晶片,“Fill Dummy”为在投入张数相对于一次可处理的晶片张数很少的情况等下,为了不产生空插槽而配置的填充虚设晶片。
在该例子中,在舟皿217的所有插槽(基板保持区域)的两端部(上端部以及下端部)无法维持规定的品质,因此,不搭载产品晶片而配置虚设晶片(“Dummy”)。另外,在所有插槽的中心部(舟皿插槽编号27)与两端部的边界(舟皿插槽编号52、2)的三处配置监视晶片(“Monitor”)。这些以外的插槽成为产品晶片的可载置的插槽。
根据WAP的定义,控制部121决定基板移载信息的搬入源信息。在该例子中,在上端侧以及下端侧配置有填充虚设晶片(“Fill Dummy”)(舟皿插槽编号51~44、9~3)。以在剩余的插槽配置有载体1的产品晶片(“Product#1”:舟皿插槽编号43~28、26~18)、来自载体2的产品晶片(“Product#2”:舟皿插槽编号17~10)的方式决定了搬入源信息。由于配置的数量比一个载体110的收容数多,因此,从多个载体“Product#1”“Product#2”搬入产品晶片。在图7中,示出了载体插槽从1开始的例子,但实际上有时循环使用一个以上的收容在载体110中的虚设晶片等,其结果为,有时作为搬入源的载体会出现多次。
控制部121如图7所示,若确定向舟皿217的各插槽搬运的载体和载体内的载置位置,则决定搬运晶片200的搬运顺序。此外,将晶片搬入舟皿217的顺序和从舟皿217搬出晶片的顺序不同,因此分别决定搬运顺序。为了抑制在搬运晶片200时抑制颗粒对产品晶片的影响,根据晶片种类决定搬运顺序。从该观点来看,在搬入时需要按照虚设晶片、填充虚设晶片、产品晶片、监视晶片的顺序向舟皿217搬运。在搬出时成为相反的顺序,需要按照监视晶片、产品晶片、填充虚设晶片、虚设晶片的顺序进行搬运。
此时,舟皿217具有多个位置可搬运区域A12,因此,控制部121还需要一并决定搬运时的舟皿升降机的位置为第1位置HOME1、还是为第2位置HOME2。在此,控制部121以将舟皿升降机的位置过渡次数设为最小的方式决定搬运顺序。这是因为,越减少过渡次数,则越减少晶片200与舟皿217之间的搬运时间。
图8示出在载体110与舟皿217之间的搬运为图7示出的基板移载信息的情况下,控制部121决定的搬运顺序的例子。在表801示出舟皿217的舟皿插槽编号(No.)、可否向第1位置(HOME1)处的该插槽搬运(H1)、可否向第2位置(HOME2)处的该插槽搬运(H2)、向该插槽搬运的晶片的晶片种类。在该情况下,在将控制部121所决定的晶片200搬入至舟皿217的情况下的搬运顺序的例子为表802,在从舟皿217搬出晶片200的情况下的搬运顺序的例子为表803。
说明在将晶片200搬入舟皿217的情况下的搬运顺序。晶片的搬入按照虚设晶片、填充虚设晶片、产品晶片、监视晶片的顺序被搬入,而且在有多张相同晶片种类的情况下,从上侧的插槽按顺序(即,从舟皿插槽编号大的插槽)被搬入。在该例子中,搬入虚设晶片、以及填充虚设晶片的插槽分别成为仅能够在第1位置搬入的插槽、仅能够在第2位置搬入的插槽。此外,在基板处理装置待机时,舟皿升降机位于第1位置。因此,不移动舟皿升降机地向舟皿插槽编号53搬入虚设晶片,接着,使舟皿升降机向第2位置过渡而向舟皿插槽编号1搬入虚设晶片。像这样,由于搬入虚设晶片,所以产生一次舟皿升降机的过渡动作。将以下这种向舟皿217搬运晶片的搬运动作汇总到表802。在“搬运顺序”栏添加成为搬入对象的舟皿插槽编号而产生舟皿升降机的过渡动作的情况下,用箭头示出过渡动作的定时。另外,在“动作次数”栏示出搬入各晶片种类的晶片所需的舟皿升降机的过渡动作的次数。
在此,供产品1晶片(“Product1”)保存的区域包含于多个位置可搬运区域A12。因此,就向舟皿217搬入产品1晶片而言,在填充虚设晶片搬入结束时舟皿升降机位于第2位置,因此,以该状态继续搬入产品1晶片。而且,供产品2晶片(“Product2”)保存的区域包括多个位置可搬运区域A12和第1位置搬运禁止区域双方。然而,就向舟皿217搬入产品2晶片而言,在产品1晶片搬入结束时舟皿升降机位于第2位置HOME2,因此,能够以该状态继续搬入产品2晶片,其结果为,没有为了搬入产品晶片而产生舟皿升降机的过渡动作。像这样,理解为通过在移载于多个位置可搬运区域A12时维持当前的位置、换言之尽量使过渡延迟这种的局部最佳化,能够将在搬入晶片整体的位置过渡次数最小化。此外,在晶片盒开启器21中没有准备好搬入源的晶片盒110的情况下,可能会产生移载的中断。如果在多个位置可搬运区域A12产生了中断的情况下,也可以在中断时进行位置过渡。
当在基板处理装置的处理结束时,利用晶片移载机构125的传感器对搭载于舟皿217的晶片进行检测,确认有无晶片的存在或裂缝等异常(舟皿映射)。此时,与图7示出的基板移载信息进行对照,针对每个晶片种类判断晶片是否为可搬出的状态。此外,在实施舟皿映射时,在舟皿升降机的第1位置和第2位置分别进行,成为映射的对象的晶片与应在该位置搬出的晶片相同。此外,在舟皿映射中,也能够在第1位置与第2位置在至少一个插槽中重复来试行检测。检测结果应为相同,但在不同的情况下,有时有助于区分故障的原因。
说明在从舟皿217搬出晶片200的情况下的搬运顺序。与搬入顺序相反。即,晶片的搬出按照监视晶片、产品晶片、填充虚设晶片、虚设晶片的顺序被搬出,而且在具有多张相同晶片种类的情况下,从下侧的插槽(即,从舟皿插槽编号很小的插槽)按顺序被搬入。因此,使舟皿升降机从第1位置向第2位置过渡而从舟皿插槽编号2搬出监视晶片,接着,使舟皿升降机向第1位置过渡而按照舟皿插槽编号27、52的顺序搬入监视晶片。像这样,为了搬出监视晶片而产生两次舟皿升降机的过渡动作。将以下这种从舟皿217的晶片的搬出动作汇总至表803。
在本实施例中设置多个位置可搬运区域A12,由此,在载体110与舟皿217之间的搬运动作中能够减少舟皿升降机的过渡动作。图9示出作为比较例而在不具有多个位置可搬运区域A12的情况下的、控制部121决定的搬运顺序的例子。在本比较例的情况下,也利用图7示出的基板移载信息示出搬运对象。如表901的向第1位置处的该插槽的可否搬运(H1)栏、向第2位置处的该插槽的可否搬运(H2)栏所示,不存在多个位置可搬运区域A12。为此,若对在本实施例中的将晶片200搬入至舟皿217的情况下的搬运顺序(表802)与在比较例中的将晶片200搬入至舟皿217的情况下的搬运顺序(表902)进行比较,则不同点如下。
如上所述,在本实施例中,当搬入产品晶片时不产生舟皿升降机的过渡动作。与之相对地,在比较例中,在填充虚设晶片的搬入结束时舟皿升降机位于第2位置,因此,为了向舟皿217搬入产品1晶片,必须使舟皿升降机过渡至第1位置。接着,就向产品2晶片搬入舟皿217而言,插槽编号10成为仅能够在第2位置搬入的插槽,因此,当向插槽编号10搬入产品2晶片时,必须使舟皿升降机过渡至第2位置。像这样,即使是基于相同基板移载信息向舟皿217搬入晶片的情况,所需的舟皿升降机的过渡次数也增加。对于晶片的搬出动作也相同。
图10汇总了任务执行处理的流程。如上所述,若受理任务执行指示,则开始任务的执行(S1000)。接着,控制部121基于任务的工艺制程、与工艺制程建立了关联的基板配置参数,设定基板移载信息(参照图7)(S1001),决定搬运顺序(S1002)。此时,利用多个位置可搬运区域A12,以使舟皿升降机的过渡次数成为最小的方式创建对晶片移载机构与舟皿升降机进行协调控制的移载动作数据。
根据移载动作数据,晶片移载机构125将晶片200搬入至舟皿217(S1004)。此时,控制部121在晶片移载机构125与舟皿217之间进行晶片的搬入或者搬出时,在舟皿升降机位于第1位置或者第2位置以外的位置的情况下(例如位置过渡中),为了避免晶片200的损坏,进行强制禁止晶片移载机构125的移载动作的互锁。另外,在这些位置,向搬运禁止区域的插槽的移载也会因互锁而被禁止。由此,即使基板移载信息有误也能够避免损坏。此外,在位于第2位置的舟皿217的上端有与炉口闸板147冲突的担忧的情况下,控制部121一并控制舟皿升降机以及炉口闸板147,可以构成为在使舟皿升降机过渡至第2位置时将炉口闸板147开放。另一方面,在舟皿升降机位于第1位置的情况下,为了抑制处理炉202的温度变化,优选炉口闸板147基本上关闭,但为了避免炉口闸板147的频繁开闭,在从第2位置向第1位置过渡且在比规定时间短的时间内再次向第2位置过渡的情况下,也可以在舟皿升降机位于第1位置的期间内一直打开炉口闸板147。
搭载了晶片200的舟皿217装填至处理炉202(S1004),相对于晶片执行遵照工艺制程的成膜处理(S1005)。此后,从处理炉202拉出舟皿(S1006),在晶片的冷却过程中进行舟皿映射(S1007)。此后,从舟皿217搬出晶片200(S1008),结束任务(S1009)。
〈本公开的优选方式〉
本公开的技术不限于在舟皿升降机设定两个位置,还能够应用于设定三个以上位置的装置。在该情况下,从某一位置向其他多个位置的过渡时间会不同,上升与下降的过渡时间会不同。因此,最小化的对象能够设为三个以上位置之间的过渡次数或过渡所需的时间的合计、三个以上位置内的关注的两个位置间的过渡次数或合计时间。
附图标记说明
6:装填室、8:移载室、9:收纳室、21:晶片盒开启器、22:装载端口、110:晶片盒、90:闸门、105:晶片盒架(收容架)、111:框体、119:副框体、119a:副框体的正面壁、121:控制部、121a:CPU、121b:RAM、121c:存储装置、121d:I/O端口、121e:内部总线、122:载置台、123:帽装拆机构、125:晶片移载机构、130:晶片盒搬运装置、140:载置部、147:炉口闸板、150:输入输出装置、151:机构、152:传感器、200:晶片、202:处理炉、217:舟皿、219:密封帽。
Claims (12)
1.一种基板处理装置,其特征在于,具备:
舟皿,其具有多个保持基板的插槽;
对由所述舟皿保持的所述基板进行处理的处理炉;
使所述舟皿升降的舟皿升降机;
移载机,其在保存有所述基板的载体与所述舟皿之间移载所述基板;以及
控制器,其构成为能够控制所述舟皿升降机和所述移载机,
所述控制器构成为将用于供所述移载机移载所述基板的多个位置设定于所述舟皿升降机,在所述移载机从多个所述载体将所述基板搬入所述舟皿以成为能够装填至所述处理炉的状态的动作、以及所述移载机从所述舟皿向多个所述载体搬出由所述处理炉处理后的所述基板的动作的各动作中,以使所述舟皿升降机的所述多个位置之间的过渡的次数或过渡所需的时间的合计成为最小的方式进行选择,
在所述舟皿上的、比所述移载机能够相对于静止的所述舟皿移载所述基板的可移载范围广的范围设有所述插槽,
所述多个位置具有第1位置以及第2位置,
所述位置的选择应用于与通过所述第1位置以及所述第2位置的任一位置均能够进行移载的所述插槽相关的、搬入所述基板的动作以及搬出的动作。
2.根据权利要求1所述的基板处理装置,其特征在于,
具备:
将供所述舟皿升降的装填室与设有所述移载机的移载室分隔的隔壁;以及
闸门,其设于所述隔壁,相对于搭载于采用所述第1位置或者所述第2位置的所述舟皿升降机的所述舟皿的多个所述插槽的一部分开口,
所述可移载范围由所述移载机的可动范围或所述闸门的开口来限制。
3.根据权利要求1所述的基板处理装置,其特征在于,
在所述舟皿保持有多个种类的所述基板,
所述控制器构成为,能够针对所述基板的每个种类,以在所述舟皿的多个所述插槽按照从上到下的顺序载置所述基板、并且按照从下到上的顺序从所述舟皿的多个所述插槽取出所述基板的方式,控制所述移载机,
所述基板的多个种类的至少一个为偏向所述舟皿的上端侧和下端侧的所述插槽而配置的虚设基板。
4.根据权利要求3所述的基板处理装置,其特征在于,
具有存储部,该存储部存储包括载置于所述舟皿的多个所述插槽的所述基板的种类在内的基板配置参数,
所述控制器构成为,能够按照所述基板配置参数的定义,决定对成为载置于所述舟皿的多个所述插槽的所述基板的搬入/搬出源的载体、该载体中的所述基板的保持区域以及所述基板的搬入/搬出顺序进行设定的基板移载信息,基于所述基板移载信息,创建对所述移载机以及所述舟皿升降机进行协调控制的移载动作数据,
所述移载动作数据被设定为在所述基板的搬入/搬出时所述舟皿升降机的位置过渡的次数成为最小。
5.根据权利要求4所述的基板处理装置,其特征在于,
所述控制器构成为,在所述移载机为了移载所述基板而设定的位置以外的位置存在所述舟皿升降机时,禁止所述移载机的移载动作。
6.根据权利要求1所述的基板处理装置,其特征在于,
具备:
多个处理模块,其分别具有所述处理炉以及供所述舟皿升降的装填室;
设置有所述移载机的移载室,其相对于所述多个处理模块设置为共用;以及
多个装载端口,其与所述移载室连接,以使所述载体能够进入所述移载机的方式开口并保持所述载体,
所述多个处理模块能够经由所述移载室而与所述载体之间使所述基板进出。
7.根据权利要求6所述的基板处理装置,其特征在于,
具有设于将所述装填室与所述移载室分隔的隔壁的闸门,
所述多个处理模块在水平方向上配置,
所述闸门与所述多个处理模块对应地在水平方向上排列设置有多个,至少一个闸门上下滑动地开闭,
所述装填室至少具有所述上下滑动的闸门的高度的2倍的高度。
8.根据权利要求1所述的基板处理装置,其特征在于,
在所述第2位置,所述移载机能够移载至所述舟皿的最下层的所述插槽、且所述处理炉的炉口闸板能够不干涉所述舟皿地关闭。
9.根据权利要求1所述的基板处理装置,其特征在于,
在所述第2位置,所述移载机能够移载至所述舟皿的最下层的所述插槽,且所述处理炉的炉口闸板无法不干涉所述舟皿地关闭或者禁止所述炉口闸板的闭锁,
所述控制器构成为,在多个所述基板的一连串的移载动作中从所述第2位置过渡至所述第1位置并再次过渡至所述第2位置为止的维持时间比规定时间短的情况下,能够以在所述维持时间的期间内一直开放所述炉口闸板的方式进行控制。
10.根据权利要求4所述的基板处理装置,其特征在于,
所述控制器构成为,在从所述舟皿搬出所述基板之前,基于所述基板移载信息,相对于所述舟皿上的所述基板实施舟皿映射,实施所述舟皿映射时的所述舟皿升降机的位置能够在进行所述基板的搬出时的位置执行。
11.一种半导体器件的制造方法,其为使用权利要求1~10中任一项所述的基板处理装置来制造半导体器件的方法,所述基板处理装置具备:处理炉,其对由具有多个插槽的舟皿保持的、供半导体器件形成的基板进行处理;使所述舟皿升降的舟皿升降机;在保存有所述基板的载体与所述舟皿之间移载所述基板的移载机;以及控制器,其构成为能够控制所述舟皿升降机和所述移载机,所述半导体器件的制造方法的特征在于,
创建移载动作数据的工序,移载动作数据为所述控制器基于包括成为载置于所述舟皿的多个所述插槽的所述基板的搬入/搬出源的载体、该载体中的所述基板的保持区域以及所述基板的搬入/搬出顺序在内的基板移载信息,对所述移载机以及所述舟皿升降机进行协调控制的数据;
所述移载机以及所述舟皿升降机基于所述移载动作数据向所述舟皿搬入所述基板,所述舟皿升降机将搬入了所述基板的所述舟皿插入至所述处理炉的工序;
所述处理炉相对于所述基板进行规定的处理,所述舟皿升降机从所述处理炉拉出保持有所述规定的处理结束的所述基板的所述舟皿的工序;以及
所述移载机以及所述舟皿升降机基于所述移载动作数据从所述舟皿搬出所述基板的工序,
所述移载动作数据被设定为在所述基板的搬入/搬出过程中所述舟皿升降机的位置过渡的次数或过渡所需的时间的合计成为最小。
12.一种记录介质,其记录有程序,其特征在于,
所述程序通过计算机使权利要求1~10中任一项所述的基板处理装置执行如下的工序:
创建移载动作数据的工序,所述移载动作数据为基于包括成为舟皿的载置于多个插槽的基板的搬入/搬出源的载体、该载体中的所述基板的保持区域以及所述基板的搬入/搬出顺序在内的基板移载信息,对移载机以及舟皿升降机进行协调控制的数据;
所述移载机以及所述舟皿升降机基于所述移载动作数据向所述舟皿搬入所述基板,所述舟皿升降机将搬入了所述基板的所述舟皿插入处理所述基板的处理炉的工序;
所述处理炉相对于所述基板进行规定的处理,所述舟皿升降机从所述处理炉拉出保持有所述规定的处理结束的所述基板的所述舟皿的工序;以及
所述移载机以及所述舟皿升降机基于所述移载动作数据从所述舟皿搬出所述基板的工序,
在所述创建的工序中,以在所述基板的搬入/搬出过程中所述舟皿升降机的位置过渡的次数或过渡所需的时间的合计成为最小的方式设定所述移载动作数据的工序。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/012283 WO2020194415A1 (ja) | 2019-03-22 | 2019-03-22 | 基板処理装置、半導体装置の製造方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113508455A CN113508455A (zh) | 2021-10-15 |
CN113508455B true CN113508455B (zh) | 2024-03-26 |
Family
ID=72610664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980093297.1A Active CN113508455B (zh) | 2019-03-22 | 2019-03-22 | 基板处理装置、半导体器件的制造方法以及记录介质 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20220068687A1 (zh) |
JP (1) | JP7110483B2 (zh) |
KR (1) | KR20210120088A (zh) |
CN (1) | CN113508455B (zh) |
SG (1) | SG11202109509QA (zh) |
WO (1) | WO2020194415A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111033714B (zh) * | 2017-09-27 | 2023-12-29 | 株式会社国际电气 | 基板处理装置、半导体器件的制造方法及记录介质 |
CN114188253B (zh) * | 2021-12-03 | 2022-12-09 | 北京北方华创微电子装备有限公司 | 半导体设备的片舟暂存装置及半导体设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256341A (ja) * | 1997-03-06 | 1998-09-25 | Kokusai Electric Co Ltd | 半導体製造装置 |
JP2003163252A (ja) * | 2001-11-27 | 2003-06-06 | Hitachi Kokusai Electric Inc | 基板処理装置 |
JP2009088349A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Kokusai Electric Inc | 基板処理装置 |
CN101840844A (zh) * | 2009-03-16 | 2010-09-22 | 株式会社日立国际电气 | 衬底处理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3219478B2 (ja) * | 1992-07-17 | 2001-10-15 | 東京エレクトロン株式会社 | 縦型熱処理装置 |
US5697749A (en) * | 1992-07-17 | 1997-12-16 | Tokyo Electron Kabushiki Kaisha | Wafer processing apparatus |
US20050187647A1 (en) * | 2004-02-19 | 2005-08-25 | Kuo-Hua Wang | Intelligent full automation controlled flow for a semiconductor furnace tool |
US20090114150A1 (en) * | 2007-11-05 | 2009-05-07 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus |
US10978322B2 (en) * | 2017-08-30 | 2021-04-13 | Tokyo Electron Limited | Transfer device, substrate processing apparatus, and transfer method |
-
2019
- 2019-03-22 JP JP2021508397A patent/JP7110483B2/ja active Active
- 2019-03-22 CN CN201980093297.1A patent/CN113508455B/zh active Active
- 2019-03-22 KR KR1020217027673A patent/KR20210120088A/ko not_active Application Discontinuation
- 2019-03-22 SG SG11202109509QA patent/SG11202109509QA/en unknown
- 2019-03-22 WO PCT/JP2019/012283 patent/WO2020194415A1/ja active Application Filing
-
2021
- 2021-08-31 US US17/463,300 patent/US20220068687A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256341A (ja) * | 1997-03-06 | 1998-09-25 | Kokusai Electric Co Ltd | 半導体製造装置 |
JP2003163252A (ja) * | 2001-11-27 | 2003-06-06 | Hitachi Kokusai Electric Inc | 基板処理装置 |
JP2009088349A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Kokusai Electric Inc | 基板処理装置 |
CN101840844A (zh) * | 2009-03-16 | 2010-09-22 | 株式会社日立国际电气 | 衬底处理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20220068687A1 (en) | 2022-03-03 |
JPWO2020194415A1 (ja) | 2021-11-25 |
SG11202109509QA (en) | 2021-09-29 |
WO2020194415A1 (ja) | 2020-10-01 |
KR20210120088A (ko) | 2021-10-06 |
CN113508455A (zh) | 2021-10-15 |
JP7110483B2 (ja) | 2022-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6257827B1 (en) | Apparatus and method for transporting substrates | |
CN112397428A (zh) | 处理晶圆的装置和方法 | |
US6079927A (en) | Automated wafer buffer for use with wafer processing equipment | |
US6431807B1 (en) | Wafer processing architecture including single-wafer load lock with cooling unit | |
KR100932961B1 (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
KR101705932B1 (ko) | 기판 처리 장치, 기판 처리 방법 및 기억 매체 | |
JP2001524267A (ja) | 複数のシングル・ウェーハ・ロードロック・ウェーハ加工装置ならびにそのローディングおよびアンローディングの方法 | |
JPH10223728A (ja) | 半導体ウェハキャリアの格納及び装填用コンパクト装置及び方法 | |
CN113508455B (zh) | 基板处理装置、半导体器件的制造方法以及记录介质 | |
TWI579400B (zh) | A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium | |
JP2024059637A (ja) | レチクルローディングシステム及び方法 | |
US9966286B2 (en) | Substrate processing apparatus | |
KR100553685B1 (ko) | 반도체 기판을 컨테이너로부터 언로딩하는 이송장치 및이송방법 | |
JP5164416B2 (ja) | 基板処理装置、収納容器の搬送方法および半導体装置の製造方法 | |
KR100985723B1 (ko) | 멀티 챔버 방식의 기판 처리 장치 및 방법 | |
KR20140037428A (ko) | 기판 처리 장치의 반송로봇 검사 방법 | |
KR20120022598A (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
CN110783243A (zh) | 基板处理装置、半导体器件的制造方法及记录介质 | |
JP2014060338A (ja) | 基板処理装置 | |
CN110047791B (zh) | 基板处理装置、半导体器件的制造方法以及记录介质 | |
JP6031304B2 (ja) | 基板処理装置及び基板処理方法 | |
US20230106927A1 (en) | Substrate processing apparatus and substrate processing method | |
CN117337483A (zh) | 具有冗余度的工厂接口 | |
CN117497445A (zh) | 基板处理装置、半导体器件的制造方法以及记录介质 | |
JP2014063805A (ja) | 基板処理装置及び基板搬送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |