CN1134897C - 里德－索罗门码的快速译码方法及编译码器 - Google Patents

Abstract

本发明涉及一种RS码的译码方法和RS码的编译码器。该方法主要解决现有译码算法存在的为计算错误图样而花费大量的有限域运算的不足。其特点是译码器直接计算信息多项式而无需计算错误图样，具有运算量小，易于硬件电路实现等优点，尤其适合在高速率的数字传输系统和数字存储系统中使用。

Description

里德-索罗门码的快速译码方法及编译码器

本发明涉及基本电子电路，具体地说是一种应用于数字传输系统和数字存储系统的RS码的译码方法及编译码器。

里德-索罗门码译自Reed-Solomon码，简称RS码，是里德-索罗门两人发明的一类极其重要的代数码，其码长、编码速率可选，容易满足系统的数据格式要求。给定码长与编码速率的条件下，RS码的最小汉明(Hamming)距离达到最大，在这个意义上讲，RS码是最佳的线性分组码。RS码的纠错能力极强，既可以纠正无论随机错误，又可以纠正突发错误。因而，RS码广泛应用于工程实际之中。在数字传输系统中，如果功率受限且要求的通信质量高(如深空通信、潜水通信、移动通信等)，往往要采用以RS码为外码的级联码。在各类数字存储系统中，包括磁存储(如计算机系统中的硬盘等)，光存储(如CD、VCD等)，纸存储(如417条码等防伪技术)，RS码更是受到青睐。现有的RS码的译码算法主要包括彼得森(Peterson)算法，伯利坎普-梅西(Berlekamp-Massey)算法，欧几里德(Euclidean)算法，韦而奇-伯利坎普(Welch-Berlekamp)算法。其中后面三种算法更适合于工程应用。这些算法根据某一关键方程求出错误位置多项式之后，利用钱(Chien)氏搜索或别的办法确定错误位置，利用福尼(Forney)算法确定错误值，从而求出错误图样以达到纠错的目的；或者利用错误位置多项式和错误图样在变换域的某些分量递推算出其它分量，从而求出错误图样。这方面的论述可以参看勃拉哈特(R.E.Blahut)的著作《纠错码理论》(TheTheory of Error-Correcting Codes)的第七章和第九章，此书于1983年由Reading MA：Addision-Wesley出版。韦而奇-伯利坎普(Welch-Berlekamp)算法可以参看韦而奇(L.Welch)和伯利坎普(E.R.Berlekamp)的专利(美国专利号：4 633 470，1986年9月)：Error correction for algebraic block codes。由于在实际的工程应用中，错误个数可能很多，因而采用上述这些方法时，存在着为确定错误图样而花费大量的有限域运算的不足。

本发明的目的在于克服上述现有技术的不足，提供一种快速的译码方法和编译码器。

本发明的目的是这样实现的：

1.RS码编码器的硬件实现电路

设α是有限域GF(2^m)的本原元，则GF(2^m)可以表示为

          GF(2^m)＝{0，1，α，α²，α³，…，α^n-1}，其中n＝2^m-1且αⁿ＝1。设M₀，M₁，…，M_k-1表示k长的信息序列，其中M_i∈GF(2^m)。它的多项式表示记作

          M(x)＝M_k-1x^k-1+M_k-2x^k-2+…+M₁x+M₀。定义M(x)的频域变换为

          c(x)＝c_n-1x^n-1+c_n-2x^n-2+…+c₁x+c₀，其中

c_i＝M(α^-i)

＝M_k-1(α^-i)^k-1+M_k-2(α^-i)^k-2+…+M₁α^-i+M₀，i＝0，1，…，n-1。(c_n-1，c_n-2，…，c₀)是(M_k-1，M_k-2，…，M₀)对应的码字。我们称这样的RS码为频域RS码，它是非系统码。利用逆频域变换，(M_k-1，M_k-2，…，M₀)可以由(c_n-1，c_n-2，…，c₀)恢复，即

C_i＝c(αⁱ)

  ＝c_n-1(αⁱ)^n-1+c_n-2(αⁱ)^n-2+…+c₁αⁱ+c₀，i＝0，1，…，n-1’其中M_i＝C_i，i＝0，1，…，k-1且C_i＝0，i＝k，k+1，…，n-1。我们称M(x)为c(x)的时域多项式，而称c(x)为M(x)的频域多项式。

基于上述原理，本发明组成的编码电路如图1所示。该编码器主要由多个FFT单元和延迟单元T组成。输入信息序列M_j在输入时钟CLKi的控制下同时进入n个FFT单元，得到(M_k-1，M_k-2，…，M₀)对应的码字(c_n-1，c_n-2，…，c₀)，该对应码字先进入延迟单元T，然后在输出时钟CLKo的控制下输出。一个FFT单元如图3所示，由一个加法器、一个乘法器及一个延迟单元T组成。一个特定的FFT单元的功能由α^-i确定，而α^-i是预置的，在编译码器工作期间不发生变化。

2.RS码的译码器的硬件实现电路

本发明设计的译码器主要由R(x)单元，N(x)，Λ(x)单元，M(x)单元组成，见图2。其中r(x)是接收矢量，CLKi是输入时钟，Fi是输入标志，Fo是输出标志，CLKo是输出时钟，M(x)是要求的信息多项式。

上述译码器中的R(x)单元主要由多个FFT单元和多个延迟单元T组成，接收矢量r(x)在输入时钟的控制下进入FFT单元和延迟单元T，输出时域多项式R(x)。

上述译码器中的N(x)，Λ(x)单元电路主要由n-k个除法单元DIV组成，每个DIV单元如图7电路。多项式(xⁿ-1)x^T+1和多项式R(x)x^T+1+1进入n-k个DIV除法单元，得出多项式N(x)x^T+1+Λ(x)。

上述译码器中的M(x)单元主要由k个DIV除法单元组成，N(x)和Λ(x)通过k个DIV除法单元得出M(x)。

3.RS码的译码方法

设(c_n-1，c_n-2，…，c₀)是发送的码字，(r_n-1，r_n-2，…，r₀)是接收矢量，(e_n-1，e_n-2，…，e₀)是相应的错误图样，则

c_i＝r_i+e_i，i＝0，1，…，n-1。e_i≠0意味着(c_n-1，c_n-2，…，c₀)的第i个位置发生了错误。

设R(x)＝R_n-1x^n-1+R_n-2x^n-2+…+R₁x+R₀表示r(x)＝r_n-1x^n-1+r_n-2x^n-2+…+r₁x+r₀的时域多项式，其中

R_i＝r(αⁱ)

  ＝r_n-1(αⁱ)^n-1+r_n-2(αⁱ)^n-2+…+r₁αⁱ+r₀

  ＝c_n-1(αⁱ)^n-1+c_n-2(αⁱ)^n-2+…+c₁αⁱ+c₀

       +e_n-1(αⁱ)^n-1+e_n-2(αⁱ)^n-2+…+e₁αⁱ+e₀

  ＝M_i+E_i，i＝0，1，…，n-1则R(x)＝M(x)+E(x)，其中E(x)＝E_n-1x^n-1+E_n-2x^n-2+…+E₁x+E₀是e(x)＝e_n-1x^n-1+e_n-2x^n-2+…+e₁x+e₀的时域多项式。假定发生了t

个错误，即(e_n-1，e_n-2，…，e₀)中有t个分量不等于0。显然，e_i≠0当且仅当E(α^-i)≠0。定义错误位置多项式 $\mathrm{\Λ}\left(x\right)=(x-{\mathrm{\α}}^{{-i}_1})(x-{\mathrm{\α}}^{{-i}_2})\·\·\·(x-{\mathrm{\α}}^{{-i}_1})$ $={\mathrm{\Λ}}_1{x}^t+{\mathrm{\Λ}}_{i-1}{x}^{i-1}+\·\·\·+{\mathrm{\Λ}}_{1}x+{\mathrm{\Λ}}_0$ 其中i₁，i₂，…，i₁表示错误位置。从定义可以看出，Λ(α^-i)＝0当且仅当e_i≠0当且仅当E(α^-i)≠0，i＝0，…，n-1，因而E(x)Λ(x)＝0 mod xⁿ-1。定义N(x)＝R(x)Λ(x)mod xⁿ-1。由R(x)＝M(x)+E(x)可得到N(x)＝M(x)Λ(x)+E(x)Λ(x)＝M(x)Λ(x)mod xⁿ-1。由于degM(x)≤k-1，

则有degM(x)Λ(x)＜n。因此N(x)＝M(x)Λ(x)。得到N(x)，Λ(x)之后，就有M(x)＝N(x)/Λ(x)。基于上述原理，本发明提出的译码方法如下：设(r_n-1，r_n-2，…，r₀)是接收矢量，直接计算信息多项式M(x)。第一步，采用硬件电路图4计算出r(x)的时域多项式R(x)；第二步，由图5所示硬件电路算出N(x)，Λ(x)。即设A_-1(x)＝(xⁿ-1)x^T+1，A₀(x)＝R(x)x^T+1+1，其中 做下列欧几里德除法，

A_-1(x)＝A₀(x)A₁(x)+A₂(x)

A₀(x)＝A₂(x)A₃(x)+A₄(x)

A₂(x)＝A₄(x)A₅(x)+A₆(x)



经过几步之后，得到余式A_j(x)满足degA_j(x)≤n，停止递推，得到A_j(x)＝N(x)x^T+1+Λ(x)，于是就得到了N(x)，Λ(x)。

第三步，由图6所示的硬件电路实现多项式N(x)除以错误位置多项式Λ(x)，得到信息多项式M(x)。

本发明由于采用了直接计算信息多项式的译码方法，因而不仅减少了计算量，且由于该算法与错误个数关系不大，故容易用软件或硬件实现。本发明的硬件电路具有结构简单，运算速度快的优点，适用于高速率场合。

以下结合附图进一步说明本发明编译码器的结构原理。

图1是本发明RS码的频域编码器的电路图。

图2是本发明RS码的译码器结构图。

图3是本发明编译码器中的FFT单元。

图4是译码器中计算R(x)单元的电路图。

图5是译码器中计算N(x)，Λ(x)单元的电路图。

图6是译码器中计算M(x)单元的电路图。

图7是译码器中多项式除法单元DIV的电路图，其中A(x)和B(x)是两个一般多项式，A(x)的次数n不低于B(x)的次数m，首项系数分别是a_n，b_m。

图8是计算两个一般多项式A(x)和B(x)相除所得商Q(x)和余式W(x)的电路图。

参照图1，本发明的频域编码器，由多个FFT单元，多个延迟单元T，输入计数器，输出计数器和控制单元组成。FFT单元如图3所示。T是m比特的延迟单元，可以用m个D触发器实现。图1中的M_j表示输入的数据序列，c_i是输出的码字分量。Fi是一个输入标志，Fi为高电平时表示输入有效。CLKi是输入时钟。Fo是输出标志，Fo为高电平时表示输出有效。CLKo是输出时钟。

参照图2，本发明的译码器由R(x)单元，N(x)，Λ(x)单元，M(x)单元组成。R(x)单元电路如图4所示，其中r(x)是接收矢量多项式，R(x)是其对应的时域多项式，CLKi是输入时钟，Fi为输入标志，Fo为输出标志。图2中的N(x)，Λ(x)单元如图5所示，由n-k个除法单元DIV组成。图2中的M(x)单元如图6所示，由k个除法单元DIV组成。一个DIV除法单元的结构如图7所示，由1个乘法器、1个加法器及3个延迟单元构成。

参照图4，译码器中的R(x)单元电路主要由n个FFT单元和多个延迟单元T组成。接收矢量r(x)在输入时钟CLKi的控制下同时进入n个FFT单元，经过n个时钟节拍，得到r(x)的时域多项式R(x)的n个系数R_n-1，R_n-2，…，R₀，分别进入n个延迟单元T。

参照图5，译码器中的N(x)，Λ(x)单元由n-k个除法单元DIV组成，由R(x)单元得到的R(x)构造多项式R(x)x^T+1+1，此多项式与多项式(xⁿ-1)x^T+1一起作为欧几里德辗转相除的初始条件，经过计算得到多项式N(x)x^T+1+Λ(x)，即得到两个多项式N(x)，Λ(x)。

参照图6，译码器中的M(x)单元主要由k个除法单元DIV组成，多项式N(x)，Λ(x)经过k个除法单元DIV之后，得到它们的商M(x)，即信息多项式。

Claims (5)

1.一种RS码的快速译码方法，其特征在于直接计算信息多项式M(x)，

步骤如下：

第一步，利用FFT变换计算出接收矢量r(x)的时域多项式R(x)；

第二步，利用欧几里德除法计算错误位置多项式A(x)和多项式N(x)，其中N(x)＝R(x)Λ(x)modxⁿ-1，即设

     A_-1(x)＝(xⁿ-1)x^T+1，A₀(x)＝R(x)x^T+1+1，

     其中

n为编码长度，k为信息序列长度，

     做下列欧几里德除法，

        A_-1(x)＝A₀(x)A₁(x)+A₂(x)

        A₀(x)＝A₂(x)A₃(x)+A₄(x)

        A₂(x)＝A₄(x)A₅(x)+A₆(x)

        ....

经过几步之后，得到余式A_j(x)满足deg A_j(x)≤n，停止递推，得到A_j(x)＝N(x)x^T+1+Λ(x)，于是就得到了N(x)，A(x)；

第三步，用多项式N(x)除以错误位置多项式A(x)，得到信息多项式M(x)。

2.一种RS码的快速编译码器，其特征在于：

(1)编码长度为n的RS码编码器主要由多个FFT单元和延迟单元组成，K长的信息序列M_{j，j＝K-1，...1，0}，在输入时钟CLKi的控制下同时进入FFT单元，经过时钟节拍，得到(M_k-1，M_k-2，...，M₀)对应的码字(c_n-1，c_n-2，...，c₀)，该对应码字先进入多个延迟单元，然后在输出时钟CLKo的控制下输出；

(2)RS码的译码器主要由三个功能单元组成：第一个功能单元利用FFT变换计算时域多项式R(x)；第二个功能单元利用欧几里德除法计算N(x)，A(x)多项式；第三个功能单元利用多项式除法计算信息多项式M(x)；接收矢量多项式r(x)在输入时钟CLKi的控制下输入，依次经过该三个功能单元的计算，最终得到信息多项式M(x)，该M(x)在输出时钟CLKo的控制下输出。

3.根据权利要求2所述的编译码器，其特征在于译码器中的时域多项式R(x)主要由FFT单元和迟延单元组成，接收矢量r(x)在输入时钟CLKi的控制下同时进入FFT单元，经过时钟节拍，得到接收矢量r(x)的时域多项式R(x)的系数R_n-1，R_n-2，...，R₀，分别进入迟延单元。

4.根据权利要求2所述的编译码器，其特征在于译码器中的多项式N(x)，错误多项式A(x)由n-k个除法单元DIV组成，由第一个功能单元利用FFT变换得到的时域多项式单元得到的时域多项式R(x)为多项式R(x)x^T+1+1，该多项式与另一多项式(xⁿ-1)x^T+1一起作为欧几里德辗转相除的初始条件，经过计算得到两个多项式N(x)，A(x)，其中，

n为编码长度，k为信息序列长度。

5.根据权利要求2所述的编译码器，其特征在于译码器中的M(x)信息多项式主要由除法单元DIV组成，多项式N(x)和错误位置多项式A(x)经过除法单元DIV之后，得到它们的商，即为信息多项式M(x)，其中，多项式N(x)＝R(x)A(x)modxⁿ-1。

Images