CN113380701B - 薄膜晶体管的制作方法和掩膜版 - Google Patents

薄膜晶体管的制作方法和掩膜版 Download PDF

Info

Publication number
CN113380701B
CN113380701B CN202110592673.0A CN202110592673A CN113380701B CN 113380701 B CN113380701 B CN 113380701B CN 202110592673 A CN202110592673 A CN 202110592673A CN 113380701 B CN113380701 B CN 113380701B
Authority
CN
China
Prior art keywords
thin film
film transistor
openings
preset
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110592673.0A
Other languages
English (en)
Other versions
CN113380701A (zh
Inventor
韩自力
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202110592673.0A priority Critical patent/CN113380701B/zh
Publication of CN113380701A publication Critical patent/CN113380701A/zh
Application granted granted Critical
Publication of CN113380701B publication Critical patent/CN113380701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种薄膜晶体管的制作方法和掩膜版，薄膜晶体管的制作方法包括步骤：利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管；测量每个测试薄膜晶体管中的尺寸信息，形成与预设尺寸参数和预设条件对应的实测尺寸参数；计算预设尺寸参数和实测尺寸参数的偏差值，统计所有预设尺寸参数、预设条件、实测尺寸参数以及偏差值形成偏差模型；根据偏差模型得到与需要制作的薄膜晶体管相匹配的偏差补正值；根据偏差补正值设计对应的掩膜版；使用根据偏差补正值补充设计的掩膜版制作薄膜晶体管。本申请通过利用偏差模型，能够制得形状规则且符合尺寸要求的薄膜晶体管，有利于提高稳定性和显示效果。

Description

薄膜晶体管的制作方法和掩膜版
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管的制作方法和掩膜版。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕和笔记本电脑屏幕等。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。通常液晶显示面板包括彩膜(Color Filter，CF)基板、薄膜晶体管(Thin Film Transistor，TFT)阵列基板、及设于CF基板与TFT阵列基板之间的液晶(Liquid Crystal)。通过对TFT阵列基板供电与否来控制液晶分子改变方向，将背光模组的光线投射到CF基板产生不同色彩显示。TFT阵列基板的性能特征和运行特性很大程度上取决于形成TFT阵列基板的薄膜晶体管元件特性。
在制备薄膜晶体管的传统工艺中，器件沟道采用光刻技术进行制备，需经过光刻、显影、蚀刻等繁琐流程，容易出现蚀刻不均匀的问题，使得薄膜晶体管的沟道形状不规则，导致尺寸难以控制，从而影响薄膜晶体管元件特性，进而影响到面板的显示效果。
发明内容
本申请的目的是提供一种薄膜晶体管的制作方法和掩膜版，使得制作出的薄膜晶体管形状规则，蚀刻后的尺寸满足使用要求，不会影响到薄膜晶体管的元件特性。
本申请公开了一种薄膜晶体管的制作方法，包括步骤：
利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管；
测量每个测试薄膜晶体管中的尺寸信息，形成与预设尺寸参数和预设条件对应的实测尺寸参数；
计算预设尺寸参数和实测尺寸参数的偏差值，统计所有预设尺寸参数、预设条件、实测尺寸参数以及偏差值形成偏差模型；
根据偏差模型得到与需要制作的薄膜晶体管相匹配的偏差补正值；
根据偏差补正值设计对应的掩膜版；以及
使用根据偏差补正值补充设计的掩膜版制作薄膜晶体管。
可选的，所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
在同一块测试掩膜版上，形成多个不同预设尺寸参数的开口；以及
利用测试掩膜版在预设条件下，同时制备得到多种不同的测试薄膜晶体管。
可选的，所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
利用测试掩膜版的多个不同预设尺寸参数的开口，在相同的预设条件下分别形成多种不同的测试薄膜晶体管。
可选的，所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
利用测试掩膜版的多个相同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管。
可选的，所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
利用测试掩膜版的多个不同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管。
可选的，所述预设尺寸参数包括源极尺寸、漏极尺寸、沟道宽尺寸、沟道长尺寸和引线尺寸；所述预设条件包括基底类型、曝光强度、曝光高度、曝光时间、曝光压强和外界温度；所述偏差值包括源极内侧偏差值、漏极内侧偏差值、源极高度偏差值、漏极高度偏差值和引线外侧偏差值；所述偏差补正值包括源极内侧偏差尺寸、源极高度偏差尺寸、漏极内侧偏差尺寸、漏极高度偏差尺寸和引线外侧偏差尺寸。
可选的，所述测试掩膜版包括第一区域和第二区域，所述第一区域设置有多个用于形成第一薄膜晶体管的第一开口，且多个第一开口的预设尺寸参数不同；所述第二区域设置有多个用于形成第二薄膜晶体管的第二开口，且多个所述第二开口的预设尺寸参数不同；利用所述测试掩膜版在不同的预设条件下，同时制备得到多种不同的第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管和第二薄膜晶体管为两种不同类型的薄膜晶体管。
可选的，所述测试掩膜版包括第三区域和第四区域，所述第三区域设置有多个用于形成第一薄膜晶体管的第三开口，且多个第三开口的预设尺寸参数相同；所述第四区域设置有多个用于形成第二薄膜晶体管的第四开口，且多个第四开口的预设尺寸参数相同；利用所述测试掩膜版在不同的预设条件下，同时制备得到多种不同的第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管和第二薄膜晶体管为两种不同类型的薄膜晶体管。
可选的，所述测试掩膜版包括间隔设置的第五区域、第六区域和第七区域，所述测试掩膜版还包括用于形成第一薄膜晶体管的多个第五开口，以及形成第二薄膜晶体管的多个第六开口，所述第五开口和第六开口相邻设置；
在所述第五区域中，多个所述第五开口之间预设尺寸参数相同，多个第六开口之间预设尺寸参数不同；在所述第六区域中，多个所述第五开口之间预设尺寸参数不同，多个第六开口之间预设尺寸参数相同；在所述第七区域中，多个所述第五开口之间预设尺寸参数不同，多个第六开口之间预设尺寸参数不同。
本申请还公开了一种掩膜版，用于制作如上所述的测试薄膜晶体管，所述掩膜版具有多个不同预设尺寸参数的开口，用以制备得到多种不同的测试薄膜晶体管。
本申请提供一种薄膜晶体管的制作方法，通过预设尺寸和预设条件制作多种不同的测试薄膜晶体管，然后测出不同薄膜晶体管中的尺寸在制作后和设计前的偏差值，接着根据薄膜晶体管的预设尺寸参数、预设条件和实测参数以及对应的偏差值情况形成偏差模型，通过偏差模型可以根据需要制作的薄膜晶体管的制作信息得出需要矫正的尺寸信息，形成偏差补正值，根据偏差补正值设计对应的掩膜版，经掩膜版偏差补正设计后制得的薄膜晶体管更符合要求，可以更好的满足使用需求，有利于提高稳定性和显示效果。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请一实施例提供的一种薄膜晶体管的制作方法的流程图；
图2是在未矫正情况下一种II型薄膜晶体管中源极或漏极在蚀刻前后的示意图；
图3是在未矫正情况下一种II型薄膜晶体管中源极和漏极在蚀刻前后的示意图；
图4是本申请一实施例提供的一种运用偏差模型矫正后的II型薄膜晶体管中源极或漏极在蚀刻后的示意图；
图5是本申请一实施例提供的一种运用偏差模型矫正后的II型薄膜晶体管中源极和漏极在蚀刻后的示意图；
图6是本申请第一实施例的薄膜晶体管制作方法的流程图；
图7是本申请第二实施例的薄膜晶体管制作方法的流程图；
图8是本申请第三实施例的薄膜晶体管制作方法的流程图；
图9是本申请第四实施例的第一种测试掩膜版的示意图；
图10是本申请第五实施例的第二种测试掩膜版的示意图；
图11是本申请第六实施例的第三种测试掩膜版的示意图。
其中，100、测试掩膜版；110、第一区域；111、第一开口；120、第二区域；121、第二开口；130、第三区域；131、第三开口；140、第四区域；141、第四开口；150、第五区域；160、第六区域；170、第七区域；180、第五开口；190、第六开口；210、源极；220、漏极。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明，需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图1所示，是一种薄膜晶体管的制作方法的流程图，作为本申请的一实施例，公开了一种薄膜晶体管的制作方法，包括步骤：
S1：利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管；
S2：测量每个测试薄膜晶体管中的尺寸信息，形成与预设尺寸参数和预设条件对应的实测尺寸参数；
S3：计算预设尺寸参数和实测尺寸参数的偏差值，统计所有预设尺寸参数、预设条件、实测尺寸参数以及偏差值形成偏差模型；
S4：根据偏差模型得到与需要制作的薄膜晶体管相匹配的偏差补正值；
S5：根据偏差补正值设计对应的掩膜版；
S6：使用根据偏差补正值补充设计的掩膜版制作薄膜晶体管。
由于薄膜晶体管在制作过程中受到蚀刻以及其它工艺的影响，导致蚀刻后的尺寸和预设的尺寸不符，使得薄膜晶体管的沟道宽长比发生变化，影响薄膜晶体管的性能；基于此，本申请提供一种薄膜晶体管的制作方法，通过预设尺寸和预设条件制作多种不同的测试薄膜晶体管，然后测出不同薄膜晶体管中的尺寸在制作后和设计前的偏差值，接着根据薄膜晶体管的预设尺寸参数、预设条件和实测参数以及对应的偏差值情况形成偏差模型，通过偏差模型可以根据需要制作的薄膜晶体管的制作信息得出需要矫正的尺寸信息，形成偏差补正值，根据偏差补正值设计对应的掩膜版，经掩膜版偏差补正设计后制得的薄膜晶体管更符合要求，可以更好的满足使用需求，有利于提高稳定性和显示效果。
本申请中利用薄膜晶体管的制作方法所制作出的薄膜晶体管，不仅可用于显示区域，以控制像素，还可用于驱动电路中，以控制电路走线；且所制作出薄膜晶体管类型不仅包括U形，也即马蹄形，还包括II型和川型等。
特别是II型和川型的薄膜晶体管，由于传统VA显示模式在不同视野角下，液晶分子双折射率的差异很大，色偏现象比较严重，导致VA模式视角偏小，需要设计尽可能多的显示畴来改善视角。在物理结构上，为使液晶分子与上下偏光板偏光轴形成固定的夹角，最多可以设计4个畴。目前8畴的设计基于电学原理，将单一子像素分为Main Pixel和Sub Pixel两部分，分别由第一薄膜晶体管和第二薄膜晶体管两个薄膜晶体管控制，再将第二薄膜晶体管的源极连接至第三薄膜晶体管进行分压。
目前的第三薄膜晶体管一般为“II”形或“川”形设计,以减小薄膜晶体管的占用面积，其一端连接第二薄膜晶体管的源极，一端连接分压电路。
如图2-3所示，图2是II型薄膜晶体管中源极或漏极在蚀刻前后的示意图，图3是II型薄膜晶体管中源极和漏极在蚀刻前后的示意图，其中，虚线是掩膜版开口的形状，而实线部分是蚀刻后源极210和/或漏极220的形状，由于第三薄膜晶体管源极和漏极金属电极受沟道处光阻覆盖及周围地形影响,导致第三薄膜晶体管沟道处源极/漏极以及其引线处,左右金属在刻蚀后CD(Critical Dimension,关键尺寸)变化量不一样,具体如图3中源极在两侧和顶部位置的蚀刻后的变化量分别如A、B、C、D和E处所示，尤其靠近沟道内侧(如B处和D处以及E处)形状不均匀导致制程中薄膜晶体管的沟道宽长比值难以控制，由此导致第三薄膜晶体管形状不规则,最终尺寸难以控制。会导致Sub Pixel分压受到影响，降低8畴设计的显示效果及均一性。
因此采用本申请中薄膜晶体管的制作方法所制作出的II型或川型薄膜晶体管，能够适用于VA显示模式广视角技术第三薄膜晶体管的形状矫正，能够克服目前第三薄膜晶体管在制作后，源极/漏极以及其引线CD尺寸不一致，使得第三薄膜晶体管电性受到影响的问题。如图4-5所示，图4是运用偏差模型矫正后的II型薄膜晶体管中源极或漏极在蚀刻后的示意图，图5是运用偏差模型矫正后的II型薄膜晶体管中源极和漏极在蚀刻后的示意图，其中，虚线是掩膜版开口的形状，而实线部分是蚀刻后源极210和/或漏极220的形状，通过通过本实施例中偏差模型设计矫正，针对不同产品设计的第三薄膜晶体管得到沟道内侧均一图形及设计需求的沟道宽长比值，确保广视角技术8畴设计的电性均一性，达成最优显示效果从而达到提升显示效果目的。
在S1步骤中，本申请以预设尺寸参数、预设条件为变量，制得多种不同的薄膜晶体管，详情如以下的第一实施例、第二实施例和第三实施例所示。
在第一实施例中，S1步骤包括：
S11：利用测试掩膜版的多个不同预设尺寸参数的开口，在相同的预设条件下分别形成多种不同的测试薄膜晶体管。
如图6所示，是第一实施例的薄膜晶体管制作方法的流程图，此时，薄膜晶体管的制作方法包括步骤：
S11：利用测试掩膜版的多个不同预设尺寸参数的开口，在相同的预设条件下分别形成多种不同的测试薄膜晶体管；
S2：测量每个测试薄膜晶体管中的尺寸信息，形成与预设尺寸参数和预设条件对应的实测尺寸参数；
S3：计算预设尺寸参数和实测尺寸参数的偏差值，统计所有预设尺寸参数、预设条件、实测尺寸参数以及偏差值形成偏差模型；
S4：根据偏差模型得到与需要制作的薄膜晶体管相匹配的偏差补正值；
S5：根据偏差补正值设计对应的掩膜版；
S6：使用根据偏差补正值补充设计的掩膜版制作薄膜晶体管。
本实施例中只以薄膜晶体管的尺寸为变量，其它预设条件都是相同的，可将不同薄膜晶体管进行单一对比，得出偏差值与薄膜晶体管尺寸大小之间的关系。
在第二实施例中，S1步骤包括：
S12：利用测试掩膜版的多个相同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管。
如图7所示，是第二实施例的薄膜晶体管制作方法的流程图，此时，薄膜晶体管的制作方法包括步骤：
S12：利用测试掩膜版的多个相同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管；
S2：测量每个测试薄膜晶体管中的尺寸信息，形成与预设尺寸参数和预设条件对应的实测尺寸参数；
S3：计算预设尺寸参数和实测尺寸参数的偏差值，统计所有预设尺寸参数、预设条件、实测尺寸参数以及偏差值形成偏差模型；
S4：根据偏差模型得到与需要制作的薄膜晶体管相匹配的偏差补正值；
S5：根据偏差补正值设计对应的掩膜版；
S6：使用根据偏差补正值补充设计的掩膜版制作薄膜晶体管。
本实施例中只以预设条件为变量，通过测试掩膜版制作出多个同一尺寸的薄膜晶体管，但是每个薄膜晶体管在制作过程中的预设条件不一样；将不同薄膜晶体管进行单一对比，得出偏差值与预设条件之间的关系。
在第三实施例中，S1步骤包括：
S13：利用测试掩膜版的多个不同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管。
如图8所示，是第三实施例的薄膜晶体管制作方法的流程图，此时，薄膜晶体管的制作方法包括步骤：
S13：利用测试掩膜版的多个不同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管；
S2：测量每个测试薄膜晶体管中的尺寸信息，形成与预设尺寸参数和预设条件对应的实测尺寸参数；
S3：计算预设尺寸参数和实测尺寸参数的偏差值，统计所有预设尺寸参数、预设条件、实测尺寸参数以及偏差值形成偏差模型；
S4：根据偏差模型得到与需要制作的薄膜晶体管相匹配的偏差补正值；
S5：根据偏差补正值设计对应的掩膜版；
S6：使用根据偏差补正值补充设计的掩膜版制作薄膜晶体管。
本实施例中同时以薄膜晶体管的尺寸和预设条件作为变量，得出薄膜晶体管的尺寸和预设条件的综合条件，与偏差值之间的关系。
在上述三个实施例中，可以分别用多个测试掩膜版将每个薄膜晶体管一一制作出来，也可以直接采用一套测试掩膜版做出所有的薄膜晶体管，也就是将同一薄膜晶体管的膜层对应的所有的开口都做到一块测试掩膜版上，这样能够极大地提高薄膜晶体管的制作效率，节省制作时间。
当采用一套测试掩膜版做出所有的薄膜晶体管时，所述S1步骤包括：
S14：在同一块测试掩膜版上，形成多个不同预设尺寸参数的开口；
S15：利用测试掩膜版在预设条件下，同时制备得到多种不同的测试薄膜晶体管。
另外，本申请还进一步结合薄膜晶体管不同类型这一变量，进一步制作更多不同的薄膜晶体管，扩大测试范围，进一步提高偏差模型的准确性和适用范围，详情如以下的第四实施例、第五实施例和第六实施例所示。
在第四实施例中，如图9所示，是第一种测试掩膜版的示意图，图中的矩形和圆形并不是具体开口的形状，只是对两种类型薄膜晶体管对应的开口进行说明；S14步骤中，所述测试掩膜版100包括第一区域110和第二区域120，所述第一区域110设置有多个用于形成第一薄膜晶体管的第一开口111，且多个第一开口111的预设尺寸参数不同；所述第二区域120设置有多个用于形成第二薄膜晶体管的第二开口121，且多个所述第二开口121的预设尺寸参数不同；S15步骤中利用所述测试掩膜版100在不同的预设条件下，同时制备得到多种不同的第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管和第二薄膜晶体管为两种不同类型的薄膜晶体管。
本实施例中，同时以薄膜晶体管的类型、薄膜晶体管的尺寸和预设条件为变量，可得出薄膜晶体管的类型、薄膜晶体管的尺寸和预设条件三者之间的结合条件，与偏差值之间的关系。而且本实施例利用一个测试掩膜版做出不同类型和不同尺寸的薄膜晶体管，极大地提高了制作效率；还利用分区的方式将不同类型的薄膜晶体管对应的开口做到不同的区域，在制作开口图案时，由于同一区域中同一类型的开口容易制作，只需要注意尺寸大小即可，因此这样对测试掩膜版的制作较快，且不易出错。
其中，本实施例中测试掩膜版并不局限于两个区域，具体按照需要测试的薄膜晶体管的类型数量来定，具体的，第一薄膜晶体管可以是马蹄形的薄膜晶体管，第二薄膜晶体管可以是II型的薄膜晶体管。
在第五实施例中，如图10所示，是第二种测试掩膜版的示意图，图中的矩形和圆形并不是具体开口的形状，只是对两种类型薄膜晶体管对应的开口进行说明；S14步骤中，所述测试掩膜版100包括第三区域130和第四区域140，所述第三区域130设置有多个用于形成第一薄膜晶体管的第三开口131，且多个第三开口131的预设尺寸参数相同；所述第四区域140设置有多个用于形成第二薄膜晶体管的第四开口141，且多个第四开口141的预设尺寸参数相同。在S15步骤中，利用所述测试掩膜版100在不同的预设条件下，同时制备得到多种不同的第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管和第二薄膜晶体管为两种不同类型的薄膜晶体管。
本实施例中，同时以薄膜晶体管的类型和预设条件为变量，可得出薄膜晶体管的类型和预设条件两者之间的结合条件，与偏差值之间的关系。而且本实施例同样利用一个测试掩膜版做出不同类型的薄膜晶体管，还利用分区的方式将不同类型的薄膜晶体管对应的开口做到不同的区域，提高制作效率。同样，本实施例中测试掩膜版并不局限于两个区域，具体按照需要测试的薄膜晶体管的类型数量来定，具体的，第一薄膜晶体管可以是马蹄形的薄膜晶体管，第二薄膜晶体管可以是II型的薄膜晶体管。
在第六实施例中，如图11所示，是第三种测试掩膜版的示意图，图中的矩形和圆形并不是具体开口的形状，只是对两种类型薄膜晶体管对应的开口进行说明；S14步骤中，所述测试掩膜版100包括间隔设置的第五区域150、第六区域160和第七区域170，所述测试掩膜版还包括用于形成第一薄膜晶体管的多个第五开口180，以及形成第二薄膜晶体管的多个第六开口190，所述第五开口180和第六开口190相邻设置；在所述第五区域150中，多个所述第五开口180之间预设尺寸参数相同，多个第六开口190之间预设尺寸参数不同；在所述第六区域160中，多个所述第五开口180之间预设尺寸参数不同，多个第六开口190之间预设尺寸参数相同；在所述第七区域170中，多个所述第五开口180之间预设尺寸参数不同，多个第六开口190之间预设尺寸参数不同。
本实施例中，将测试掩膜版进行分区设计，且每个区域都有对应两种薄膜晶体管的开口，一种薄膜晶体管可以是马蹄形，另一种薄膜晶体管可以是II型，且两种薄膜晶体管相邻设置，这样在针对VA显示模式广视角技术而进行的3TFT设计时，可同时基于第二薄膜晶体管和第三薄膜晶体管进行测试，最后能够同时得出对应的偏差模型和偏差补正值，从而同时制作出矫正后的两种薄膜晶体管。
而且，将测试掩膜版分三个区域，虽然每个区域都有两种薄膜晶体管，但是每个区域针对的薄膜晶体管的尺寸情况都不相同，不仅每个区域内可单一变量对比，两个区域之间也可以进行单一变量对比，或多变量对比；使得利用该测试掩膜版制作出满足多种测试情况的薄膜晶体管，极大地提高了制作效率，并极大地丰富了偏差模型中的数据库，提高了偏差模型的精准性。而且本实施例中，不同区域之间和同一区域内的预设条件可以相同也可以不同，可以根据需要进行调整。
具体的，在上述多个实施例中，利用测试掩膜版制作出的模板晶体管可以指的是薄膜晶体管中的源极、漏极和同层的引线，所述引线用于连通薄膜晶体管的源极或漏极；所述预设尺寸参数包括源极尺寸、漏极尺寸、沟道宽尺寸、沟道长尺寸和引线尺寸等尺寸信息；所述预设条件包括基底类型、曝光强度、曝光高度、曝光时间、曝光压强和外界温度等外界条件。
在S3步骤中，所述偏差值包括源极内侧偏差值、漏极内侧偏差值、源极高度偏差值、漏极高度偏差值和引线外侧偏差值。在S4步骤中，所述偏差补正值包括源极内侧偏差尺寸、源极高度偏差尺寸、漏极内侧偏差尺寸、漏极高度偏差尺寸和引线外侧偏差尺寸。
而且，本申请中的测试薄膜晶体管可以只由上述实施例中的一个测试掩膜版制作而成，也可以是多个或者全部测试掩膜版制作而成，然后统计所有不同薄膜晶体管对应的偏差值。具体可根据实际需求进行选择，当然样品越多，统计的不同薄膜晶体管的数量越多，最后的偏差模型越精准。
作为本申请的另一实施例，本申请还公开了一种掩膜版，用于制作上述实施例中的测试薄膜晶体管，所述掩膜版具有不同预设尺寸参数的开口，采用本申请中的掩膜版可以同时制备得到多种不同的测试薄膜晶体管，提高制作效率，不仅可用于制作测试用的薄膜晶体管，还可以用于制作GOA(阵列基板行驱动,Gate Driver On Array)电路中分布较多的薄膜晶体管。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (7)

1.一种薄膜晶体管的制作方法，其特征在于，包括步骤：
利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管；
测量每个测试薄膜晶体管中的尺寸信息，形成与预设尺寸参数和预设条件对应的实测尺寸参数；
计算预设尺寸参数和实测尺寸参数的偏差值，统计所有预设尺寸参数、预设条件、实测尺寸参数以及偏差值形成偏差模型；
根据偏差模型得到与需要制作的薄膜晶体管相匹配的偏差补正值；
根据偏差补正值设计对应的掩膜版；以及
使用根据偏差补正值补充设计的掩膜版制作薄膜晶体管；
所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
在同一块测试掩膜版上，形成多个不同预设尺寸参数的开口；以及
利用测试掩膜版在预设条件下，同时制备得到多种不同的测试薄膜晶体管；
所述预设尺寸参数包括源极尺寸、漏极尺寸、沟道宽尺寸、沟道长尺寸和引线尺寸；
所述预设条件包括基底类型、曝光强度、曝光高度、曝光时间、曝光压强和外界温度；
所述偏差值包括源极内侧偏差值、漏极内侧偏差值、源极高度偏差值、漏极高度偏差值和引线外侧偏差值；
所述偏差补正值包括源极内侧偏差尺寸、源极高度偏差尺寸、漏极内侧偏差尺寸、漏极高度偏差尺寸和引线外侧偏差尺寸。
2.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
利用测试掩膜版的多个不同预设尺寸参数的开口，在相同的预设条件下分别形成多种不同的测试薄膜晶体管。
3.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
利用测试掩膜版的多个相同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管。
4.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述利用具有多个预设尺寸参数的开口的测试掩膜版，在预设条件下制作多种不同的测试薄膜晶体管的步骤中，包括：
利用测试掩膜版的多个不同预设尺寸参数的开口，在不同的预设条件下分别形成多种不同的测试薄膜晶体管。
5.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述测试掩膜版包括第一区域和第二区域，所述第一区域设置有多个用于形成第一薄膜晶体管的第一开口，且多个第一开口的预设尺寸参数不同；所述第二区域设置有多个用于形成第二薄膜晶体管的第二开口，且多个所述第二开口的预设尺寸参数不同；
利用所述测试掩膜版在不同的预设条件下，同时制备得到多种不同的第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管和第二薄膜晶体管为两种不同类型的薄膜晶体管。
6.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述测试掩膜版包括第三区域和第四区域，所述第三区域设置有多个用于形成第一薄膜晶体管的第三开口，且多个第三开口的预设尺寸参数相同；所述第四区域设置有多个用于形成第二薄膜晶体管的第四开口，且多个第四开口的预设尺寸参数相同；
利用所述测试掩膜版在不同的预设条件下，同时制备得到多种不同的第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管和第二薄膜晶体管为两种不同类型的薄膜晶体管。
7.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述测试掩膜版包括间隔设置的第五区域、第六区域和第七区域，所述测试掩膜版还包括用于形成第一薄膜晶体管的多个第五开口，以及形成第二薄膜晶体管的多个第六开口，所述第五开口和第六开口相邻设置；
在所述第五区域中，多个所述第五开口之间预设尺寸参数相同，多个第六开口之间预设尺寸参数不同；
在所述第六区域中，多个所述第五开口之间预设尺寸参数不同，多个第六开口之间预设尺寸参数相同；
在所述第七区域中，多个所述第五开口之间预设尺寸参数不同，多个第六开口之间预设尺寸参数不同。
CN202110592673.0A 2021-05-28 2021-05-28 薄膜晶体管的制作方法和掩膜版 Active CN113380701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110592673.0A CN113380701B (zh) 2021-05-28 2021-05-28 薄膜晶体管的制作方法和掩膜版

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110592673.0A CN113380701B (zh) 2021-05-28 2021-05-28 薄膜晶体管的制作方法和掩膜版

Publications (2)

Publication Number Publication Date
CN113380701A CN113380701A (zh) 2021-09-10
CN113380701B true CN113380701B (zh) 2023-03-21

Family

ID=77574757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110592673.0A Active CN113380701B (zh) 2021-05-28 2021-05-28 薄膜晶体管的制作方法和掩膜版

Country Status (1)

Country Link
CN (1) CN113380701B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024708A (zh) * 2016-08-12 2016-10-12 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363390A (ja) * 2003-06-05 2004-12-24 Toshiba Corp フォトマスクの補正方法、及び半導体装置の製造方法
JP4372509B2 (ja) * 2003-10-09 2009-11-25 Ｏｋｉセミコンダクタ株式会社 ホトマスクの図形補正方法、ホトマスクの図形補正プログラム、このプログラムを記録した記録媒体、ホトマスクのパターン形成装置、ホトマスクのパターン形成方法、ホトマスク、及び半導体集積回路装置の製造方法
JP2005284272A (ja) * 2004-03-02 2005-10-13 Toshiba Corp マスクパターン補正方法、マスクパターン検証方法、フォトマスク製造方法および半導体装置製造方法
JP2005258080A (ja) * 2004-03-11 2005-09-22 Matsushita Electric Ind Co Ltd レイアウトデータ検証方法、マスクパターン検証方法および回路動作検証方法
JP6559433B2 (ja) * 2015-02-17 2019-08-14 Hoya株式会社 フォトマスクの製造方法、描画装置、フォトマスクの検査方法、フォトマスクの検査装置、及び表示装置の製造方法
JP2018170152A (ja) * 2017-03-29 2018-11-01 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｏｌｅｄ表示装置の製造方法、マスク及びマスクの設計方法
JP2019036636A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法及び投影マスク
CN109597281B (zh) * 2018-12-11 2021-07-02 惠科股份有限公司 线宽偏差曲线的生成方法、线宽偏差值的预估方法及装置
KR102367141B1 (ko) * 2019-02-27 2022-02-23 호야 가부시키가이샤 포토마스크, 포토마스크의 제조 방법, 및 표시 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024708A (zh) * 2016-08-12 2016-10-12 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制备方法

Also Published As

Publication number Publication date
CN113380701A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US9134615B2 (en) Exposure method for glass substrate of liquid crystal display
US7719637B2 (en) Liquid crystal display device and manufacturing method thereof
KR100662780B1 (ko) 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법
US9134572B2 (en) Liquid crystal panel and methods for fabricating liquid crystal panel, array substrate, and color filter substrate
CN111650789B (zh) 显示面板及电子装置
US9046727B2 (en) Thin film transistor array panel and manufacturing method of the same
US20160252753A1 (en) Alignment system
JP4628801B2 (ja) 液晶表示装置
CN101566769A (zh) 液晶显示装置
US11112655B2 (en) Method for manufacturing spacer unit of display panel and method for manufacturing the display panel
US10367008B2 (en) Array substrate, display panel and display device
US20080002136A1 (en) Liquid crystal display device and method for manufacturing the same
JP4881475B2 (ja) アクティブマトリクス基板及び液晶表示装置
CN111610659A (zh) 阵列基板及其制备方法
JP2006293343A (ja) 液晶表示装置及び表示装置
CN113380701B (zh) 薄膜晶体管的制作方法和掩膜版
JP2006276327A (ja) 液晶表示装置及びその製造方法
US8405083B2 (en) Thin film transistor array substrate
KR20060125476A (ko) 검사 방법 및 이것을 사용한 액정표시장치의 제조 방법
CN115291446A (zh) 阵列基板、显示面板及显示装置
CN112925137B (zh) 一种驱动电路的控制开关、阵列基板和显示面板
CN107844001B (zh) 一种显示面板
JP5043474B2 (ja) 表示装置
CN110376775B (zh) 显示面板及显示面板的印刷线路精度监控的方法
CN112925135A (zh) 一种驱动电路的控制开关、阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant