CN1133293C - 扩频通信方式中的信号接收装置 - Google Patents

Abstract

提供减小电路规模而且低功耗的扩频通信用信号接收电路。接收信号的正交检波输出由复数型匹配滤波器进行逆扩展，用多径选择器选择其中的信号功率电平高的多条路径。各路径的接收信号输入到相位修正模块中，对应于各路径，从两个导频码元组的接收信号用模拟运算电路计算出其中的相位误差，由模拟运算电路进行接收信号的相位修正。被相位修正了的各路径的逆扩展了的接收信号与定时相匹配在RAKE合成电路中进行合成。

Description

扩频通信方式中的信号接收装置

技术领域

本发明涉及在DS-CDMA通信方式中使用的适宜的信号接收装置，特别是涉及在多径环境下修正多路径的接收信号的相位误差，进行RAKE合成的信号接收装置。

背景技术

近年来，在移动无线系统和无线网等无线通信系统领域，扩频通信方式特别是DS-CDMA通信方式正在引起人们的注意。一般，在无线电通信系统中，由于从发送机发送来的信号经过路径长度不同的多条传输路径到达接收机，并且这些信号不进行相干加法运算，因此产生所谓的多径衰落，而在扩频通信方式中，通过采用RAKE接收方式，能够有效地利用这样的多径接收信号。

图26(a)示出DS-CDAM通信方式中发送数据的帧结构的一例。在图示的例中，各帧由多个(例如16个)时隙构成，各时隙由导频码元(pilot symbol)组和信息码元(information symbol)组构成，如图所示，构成为交互地配置导频码元组P1、P2...Pn和信息码元组D1、D2...D3。各个导频码元组P1、P2...Pn分别设置为例如4个码元的长度，发送已知的码元序列。另外，各个信息码元组D1、D2...Dn中分别配置着预定数目(例如36个码元)的信息码元。

发送数据例如在用QPSK方式进行信息调制以后，用预定的扩展符号根据BPSK或者QPSK方式进行扩展调制以后发送。

图26(b)是示出接收上述信号的RAKE的接收机主要部分结构的框图。图中，在接收天线101中接收到的扩频信号在高频接收单元102中转换为中频带的信号，由分配器103分割为2个信号，分别供给乘法器106以及107。104是产生本地频率的振荡器，来自该振荡器104的输出直接加到上述乘法器106上的同时、还经过把该相位相移π/2的相移电路105输入到上述乘法器107中。在上述乘法器106中，把来自上述分配器103的中频带的接收信号和来自上述振荡器104的输出信号进行乘法运算，经过低通滤波器108输出同相成分(I成分)的基带信号Ri。另外，在上述乘法器107中，把来自上述分配器103的中频带的信号和来自上述相移电路105的输出信号进行乘法运算，经过低通滤波器109输出正交成分(Q成分)的基带信号Rq。这样，正交检波接收信号。

这样得到的基带信号Ri以及Rq输入到复数型匹配滤波器110中，和由PN符号生成电路111产生的参考PN符号的I成分以及Q成分序列分别进行乘法运算，进行逆扩展。从匹配滤波器110输出的逆扩展输出的同相成分Di和逆扩展输出的正交成分Dq输入到信号电平检测器112、帧同步电路114以及相位修正模块115中。

在上述信号电平检测器112中，从I成分的反扩散输出Di和Q成份的逆扩展输出Dq中计算出接收信号功率电平，在多径选择器113中，按照接收信号功率电平大小的顺序，选择多个(例如最大4个)峰值作为多条路径。

上述帧同步电路114从上述多径选择器113接受指定了接收信号电平最大的路径的信息，通过检测该路径接收信号中的上述导频码元组的码元模式，检测帧定时。

另外，上述多径选择器113的输出输入到相位修正模块115中，在该相位修正模块115中如后所述，对于对应于最大4个路径的接收信号进行相位修正。来自相位修正模块115的对应于被相位修正了的各路径的接收输出，在RAKE合成单元116中与定时相匹配地进行合成，输出到数据判决电路117中。接着，在数据判决电路117中进行数据判决，进行信息解调。由于为了进行同步检波，需要知道接收信号的绝对相位，因此在上述相位修正模块115中，检测上述导频码元(该发送信号矢量是已知的)的接收信号的相位旋转量(误差矢量)，从该误差矢量计算出修正信号(修正矢量)，修正接收信号矢量的相位。

图27(a)中，示出上述相位修正模块115的大致构成。图中，120是信息码元的延迟装置，用于为了计算出上述修正矢量而把对应于从上述复数型匹配滤波器110输出的信息码元组的基带信号的逆扩展信号Di、Dq延迟必要的时间。另外，130是导频码元的相位误差抽取.平均化装置，从对应于上述复数型匹配滤波器110输出的导频码元的基带的逆扩展信号Di、Dq抽取出接收信号的相位误差，计算出它们的平均值。还有，140是相位修正装置，根据从上述相位误差抽取平均化装置130输出的误差信号(误差矢量)，对于从上述信息码元的延迟装置120输出的该信息码元组的接收信号进行乘法运算，由此进行相位修正。

如上所述，在DS-CDMA通信系统中，在信息码元组的前后插入导频码元组，作为上述误差矢量的抽取方法，有如下两种方法。

图27(b)用于说明其第一种方法，如图所示，这是从位于信息码元组前后的导频码元组的接收信号计算出修正矢量，进行由这些导频码元组所夹持的信息码元组的接收信号的相位修正的方法。在这种情况下，使用例如位于由36个码元构成的信息码元组之前的4个码元的导频码元组的接收信号的相位误差、和位于信息码元组后面的4个码元的导频码元组的接收信号的相位误差、总计8个码元的相位误差的平均值，修正位于中间的36个码元的信息码元的相位。

相位修正的第2种方法，是使用从位于信息组前的导频码元组(4个码元)得到的修正矢量、进行该导频码元组后面的信息码元组的接收信号的相位修正。在这种方法的情况下，由于从上述相位误差抽取·平均化装置130输出误差信号的时间很短，因此能够减少上述延迟装置120中的延迟时间，但是与上述第一种方法的情况相比，精度下降。从而，在此，以用上述第一种方法抽取相位误差为基础，对相位误差处理进行说明。

设从未图示的发送机发送来的导频码元为复数I(＝Ii+j·Iq)，对应的逆扩展后的接收导频码元为P(＝Pi+j·Pq)。由于是发送I接收P，所以基本上I和P的差别只是相位。从而，如下面的公式(1)所示，通过在接收信号P上乘以发送信号I的共轭复数，能够抽取出包含在该接收导频码元P中的相位误差矢量e。

公式(1)

  e＝(P_i+j·P_q)(I_i-j·I_q)

   ＝(P_i·I_i+P_q·I_q)+j·(P_q·I_i-P_i·I_q)    (1)

从而，导频码元组中的相位误差平均值E能够用下面的公式(2)表示。 $E=\frac{1}{L}\underset{k=1}{\overset{L}{\mathrm{\Σ}}}({\mathrm{Pi}}^k+j\·{\mathrm{Pq}}^k)\·({\mathrm{Ii}}^k-j\·{\mathrm{Iq}}^k)---\left(2\right)$

这里，L是包含在导频码元组中的码元数(这种情况下，L＝4)，上标k表示码元的编号。

如下面的公式(3)以及公式(4)所示，从上述相位误差抽取·平均化装置130输出把包含在各时隙中的4个导频码元的相位误差进行平均化以后得到的误差矢量。这里，E^(t)表示包含在该时隙中的导频码元组的平均误差矢量，E(t+1)表示包含在后续的时隙中导频码元组的平均误差矢量。 $E^{\left(t\right)}=E_i^{\left(t\right)}+j\·E_q^{\left(t\right)}---\left(3\right)$ $E^{(t+1)}=E_i^{(t+1)}+j\·E_q^{(t+1)}---\left(4\right)$

其次，用下面的公式(5)到公式(7)定义用于修正的各个信息码元的相位误差的修正矢量。

           M＝M_i+j·M_q      (5) $M_i=(E_i^{\left(t\right)}+E_i^{(t+1)})/2---\left(6\right)$ $M_q=(E_q^{\left(t\right)}+E_q^{(t+1)})/2---\left(7\right)$ 矢量E(t)、和包含在后续的时隙中的导频信息码元组、计算出来的平均误差矢量E(t+1)的平均值作为修正矢量M，通过把其共轭矢量和该信息码元的接收矢量D(＝Di+jDq)进行乘法运算，修正被两个导频码元组所夹持的该时隙的信息码元组的接收信号的相位误差。这样，能够求出下面的公式(8)所示的被修正了的接收信号矢量Dhat(以下，把在“D”上面标注了山形记号的记号称为“Dhat”)。 $\hat{D}=(D_i+j{\·D}_q)\·(M_i-j\·M_q)$ $=(D_i{M}_i+D_q{M}_q)+j\·(D_q{M}_i-D_i{M}_q)---\left(8\right)$

以上所示的公式(1)到公式(8)是对某个路径进行的运算。通过对于由上述多径选择器12所选择的各条路径的逆扩展后的接收信号分别实行与此相同的运算，能够修正它们的相位误差。

通过对于各条路径的接收信号执行这样的相位误差处理，把所得到的修正完毕的各条路径的接收信号和定时相匹配地进行加法运算，进行RAKE合成，能够得到下面的公式(9)以及公式(10)所示的合成输出Dbar(以下，把在“D”上面加上了横线的记号称为“Dbar”)。 ${\stackrel{\‾}{D}}_i=\underset{n=1}{\overset{N}{\mathrm{\Σ}}}{\hat{D}}_i^{\left(n\right)}---\left(9\right)$       ${\stackrel{\‾}{D}}_q=\underset{n=1}{\overset{N}{\mathrm{\Σ}}}{\hat{D}}_q^{\left(n\right)}---\left(10\right)$

这里，上标(n)表示各条路径的编号，n＝1，2，...，N。这里，N例如设为4。

这样，由于能够根据位于信息码元组两侧的导频码元组的接收信号的相位误差，进行该信息码元组的接收信号的相位修正，所以能够进行高精度的相位修正。

在上述以往的RAKE接收机中，作为用于进行上述逆扩展的复数型匹配滤波器，例如使用应用了DSP(数字信号处理器)等数字运算电路的匹配滤波器、应用了SAW(声表面波)元件等的匹配滤波器。在这种情况下，当用上述数字运算电路时，把上述低通滤波器108以及109的输出进行A/D转换，输入到该匹配滤波器中。

这样，在使用以往的匹配滤波器的情况下，在数字型的时候需要进行大量的数字乘法运算，加大了电路规模，同时功率消耗也很大。另外，在使用SAW元件的情况下，存在着尺寸大而不能够和其它电路元件在同一芯片上构成的问题。

于是，本申请人提出了使用模拟型的匹配滤波器(特开平09-83486号公报)。在这种情况下，具有能够和其它电路元件在同一芯片上构成，同时能够取得做成低功耗产品这样的效果。然而，上述相位修正模块115以及RAKE合成单元116依然使用数字型的电路，上述复数型匹配滤波器110的输出中对应于被选路径的输出被转换为数字信号，输入到上述相位修正模块115中。

另外，用模拟型的延迟装置例如模拟移位寄存器等构成上述信息码元的延迟装置120，如前所述，在进行高精度的相位修正时由于延迟时间加大，所以存在着电路规模加大的问题。

发明内容

为此，本发明的目的在于提供能够进行高精度的相位修正、电路规模小并且低功耗的扩频通信方式中的信号接收装置。

为了达到上述目的，本发明的一种扩频通信方式中的信号接收装置，它是交互地配置并发送导频码元组和信息码元组的扩频通信方式中的信号接收装置，其特征在于：具有把被正交检波了的接收信号进行逆扩展的匹配滤波器；从来自该匹配滤波器的逆扩展输出中按照接收功率的大小的顺序选择多条路径的多径选择器；输入对应于该多径选择器所选路径的逆扩展信号的相位修正装置；把从该相位修正装置输出的上述被选择路径的被进行了相位修正的逆扩展信号与定时相匹配地进行加法运算的RAKE合成装置，上述相位修正装置具有把从上述匹配滤波器输出的上述被选路径的逆扩展信号变化为数字数据的模数转换器；存储该模数转换器的输出，在预定时间以后读出的延迟装置；分别对应于上述各被选路径而设置并由包含在各路径的接收信号中的上述导频码元组计算接收信号的相位误差的模拟运算电路构成的多个相位误差运算装置；分别对应于上述各被选路径而设置并由模拟运算电路构成的多个相位修正矢量生成装置，该模拟运算电路通过计算由对应的上述相位误差运算装置计算出来的接收信号的连续两个导频码元组的相位误差的平均值，生成一个相位修正矢量；把从上述各个相位修正矢量生成装置输出的相位修正矢量、和从上述延迟装置读出来的并且被转换为上述数字数据的逆扩展信号进行乘法运算的相位误差修正装置。

另外，上述相位误差运算模块以及上述相位修正矢量生成模块中的模拟运算电路被构成为可以刷新以消除偏移电压，使得在上述信息码元组的最后的信息码元期间，可以进行上述相位修正矢量生成模块以及上述相位误差运算模块的刷新。

还有，上述相位修正矢量生成模块构成为在其刷新以后，再次装载上述相位误差运算模块的输出。

还有，构成为在上述相位误差运算模块的输出被再装载到上述相位误差修正矢量生成模块以后，上述相位误差运算模块被刷新。

还有，构成为使得上述相位修正矢量生成模块以及上述相位误差运算模块的刷新时间能够根据发送信号的扩展率进行变化。

还有，上述相位修正装置的模数转换器构成为以时间分割方式为基础进行从上述被选路径的逆扩展信号到数字信号的转换。

还有，上述相位误差装置中的相位误差修正单元被构成为以时间分割方式为基础进行从上述各相位修正矢量生成模块输出的相位修正矢量和从上述延迟装置读出的上述被选路径的已被转换为数字信号的逆扩展信号之间的乘法运算。

还有，上述相位修正装置具有把从上述延迟装置读出来的数字数据进行转换，使得最高位表示正负的符号，其它位表示其绝对值的装置，该转换装置由下面两个装置构成，一个装置是在从上述延迟装置读出来的数字数据是对应于正信号的数据时把其最高位反转，是对应于负信号的数据时把所有位反转的装置，另一种装置是添加到上述相位误差修正单元中、把上述相位修正矢量和该数字数据进行相乘电路中的装置，是在该数字数据为对应于负信号的数据时进行加1运算的装置。

还有，上述相位修正矢量生成模块被构成为当被选路径的数目小于最大路径数目时，通过输入基准电位作为被选路径以外的路径所对应的相位误差，计算出该相位误差的平均值。

由于能够用模拟运算电路计算出包含在导频码元组的接收信号中的相位误差，生成相位修正矢量，用模拟运算电路进行被转换为数字信号的延迟了的信息码元的接收信号和上述相位修正矢量的相乘运算，从而进行相位修正处理，因此不需要设置为了计算相位误差而把接收信号转换为数字信号的A/D转换器，另外能够提供高速、高精度并且低功耗的相位修正模块。

还有，由于对应于信号帧结构的时序进行刷新，所以不用设置为替换刷新时的运算的冗余的运算电路，能够不用加大电路规模，实行高精度的运算。

进而，由于模数转换器以及相位误差修正单元设置为进行时间分割方式处理，所以可以使用比路径数目少的模数转换器以及相位误差修正单元，能够减小电路规模。

附图说明

图1是示出本发明信号接收装置一实施例的结构的框图。

图2是示出本发明信号接收装置的一实施例中的相位修正模块的构成的框图。

图3示出模拟型运算电路构成。

图4示出取样保持电路、乘法电路以及加减电路的构成。

图5示出添加了用于刷新的结构的模拟型运算电路的构成。

图6示出了本发明信号接收装置一实施例中的相位误差运算模块的大致构成。

图7用于说明本发明信号接收装置一实施例中的相位误差运算模块中的加法电路动作的概要。

图8示出本发明信号接收装置一实施例中的相位误差运算模块的加法电路的电路构成。

图9示出本发明信号接收装置一实施例中的相位修正矢量生成模块的构成。

图10用于说明本发明信号接收装置一实施例中的相位修正矢量生成模块的动作。

图11示出本发明信号接收装置一实施例的可刷新的相位修正矢量生成模块的构成例。

图12是示出本发明信号接收装置中的相位误差运算抉和相位修正矢量生成模块的刷新信号时序。

图13用于说明本发明信号接收装置的相位修正矢量生成模块的刷新。

图14用于说明本发明信号接收装置中的相位修正单元40功能。

图15示出本发明信号接收装置的相位修正单元40一构成例。

图16是用于说明AD转换输出值的修正的图表。

图17示出进行AD转换输出值的修正的乘法器的构成。

图18示出本发明信号接收装置中的相位修正单元40中的乘法器的构成例。

图19示出本发明信号接收装置中的RAKE合成单元的大致构成。

图20是示出本发明信号接收装置中的信号修正单元以及RAKE合成单元的控制信号的时序。

图21示出本发明信号接收装置中的RAKE合成单元中用于延迟启动信号的结构。

图22用于说明在被选择的路径数发生变化时本发明信号接收装置的动作。

图23示出本发明信号接收装置的RAKE合成单元中的加法器71、72的构成例。

图24示出本发明信号接收装置的RAKE合成单元中的取样保持电路73、74的构成例。

图25是用于说明图24所示的取样保持电路的动作的时序。

图26用于说明DS-CDMA通信系统发送数据的帧结构以及RAKE接收机。

图27示出RAKE接收机中的相位修正模块的大致构成以及相位修正处理的一例。

具体实施形态1.本发明的信号接收装置的总体构成

图1是示出本发明的信号接收装置一实施形态的构成的框图。图中所示的与上述图26所记载的RAKE接收机中用虚线所包围的部分相对应。

图1中，10是与上述图26所示的RAKE接收机中复数型匹配滤波器110相当的复数型匹配滤波器，在本实施形态中，采用128分支构成的复数型匹配滤波器，但也可以根据需要采取其它的分支数。复数型匹配滤波器10构成为用是扩展速率2倍的时钟频率取样被正交检波了的接收信号Ri以及Rq，并且通过模拟运算进行这些信号和预定的扩展符号复制品(长码PN以及短码PN)之间的相关运算。另外，上述复数型匹配滤波器10的有效分支数构成为可以根据发送信号的扩展率即一个码元的码片(chip)而变化。例如，当1个码元由64码片的扩展符号进行扩展调制时，上述复数型匹配滤波器10使用64分支的结构。这种分支数的切换由来自外部的控制信号控制。

11是计算从上述复数型匹配滤波器10输出的相关输出Di、Dq的信号功率的信号电平检测器，12是检测从该信号检测器11输出的信号电平的峰值，并且在具有大于预定值的功率峰值中从功率大的一方开始选择多个(例如4个)峰值位置的多径选择器。

另外，在本实施形态中，说明把各帧导频码元组的码元数取为4，每个时隙的信息码元组的码元数取为36，由多径选择器器11选择的路径的数最大为4的例子，不过并不限制于这种情况，在其它数值的情况下应用同样的结构也能够实现。

13是使用上述复数型匹配滤波器10的输出中接收功率最大的路径的接收信号检测帧同步的帧同步电路，输入由从上述多径选择器12的输出所指定的功率最大的路径的接收信号，通过检测出包含于该接收信号中的上述导频码元组接收信号是预定的图形，检测出帧同步。

14是输入上述复数型匹配滤波器10的输出中由上述多径选择器12所选择的例如4条路径的接收信号，并且分别使用从上述导频码元组的接收信号计算出的相位误差矢量进行相位修正的相位修正模块。另外，有关该相位修正模块的详细情况后述。

15是把从上述相位修正模块14输出的上述多条路径的相位修正了的接收信号与定时相匹配地进行合成的RAKE合成单元。在RAKE合成单元15的输出Dibar、Dqbar在后述电路中被解调。

以上的结构和上述图26所示的以往的RAKE接收机基本相同，不过本发明的信号接收装置的特征在于上述相位修正模块14以数字电路和模拟电路混合存在的形式实现。这样，与上述那样以往的信号接收装置中仅使用数字电路实现相位修正处理的情况相比，能够减少电路规模，另外功耗也少。

以下，详细地说明本发明的信号接收装置中的相位修正模块14。2.相位修正模块14

图2是示出本发明的相位修正模块14构成的框图。如对于图27所说明的那样，相位修正模块由信息码元的延迟装置120、导频码元的相位误差抽取·平均化装置130以及信息码元的相位修正装置140构成，被构成为使用从位于该信息码元组前后的导频码元组的接收信号计算出来的相位误差矢量修正该信息码元组的接收信号的相位，本发明的相位修正模块14也采取同样的构成，图2中，20是对应于上述图27(a)中的信息码元的延迟装置120的延迟装置，30是对应于上述相位误差抽取·平均化装置130的相位误差抽取·平均化装置，40是对应于上述信息码元的相位修正装置140的相位修正装置。

另外，19是连接到上述复数型匹配滤波器10的输出的信号输入端子，如上所述，从该端子输入逆扩展输出的I，Q两成分的Di以及Dq。

另外，39是导频码元存储寄存器，如上所述，构成为从外部预先设定已知的导频码元的发送数据。

另外，41是生成供给该相位修正模块14各个部分中的控制信号的控制信号生成电路。

如图所示，上述信息码元的延迟装置20由连接到上述输入端子19的取样保持电路(S/H电路)21～24、把各取样保持电路21～24的输出转换为数字信号的模数转换器(A/D转换器)25以及存储了上述A/D转换器25的输出的信息延迟用的RAM26构成

上述S/H电路21～24根据取样保持控制信号(S/H控制信号)，把从上述输入端子19输入的上述复数型匹配滤波器10的输出进行取样保持。如上所述，在上述多径选择器12中选择应该接受信号的例如4条路径，分别对应这些路径，而且根据信号码元组的定时，把上述S/H控制信号加到对应于各路径的S/H电路21～24上，各个S/H电路21～24把分别对应的路径的基带的信息码元组的接收信号进行取样并保持。另外，在上述取样保持电路21～24中，从上述复数型匹配滤波器10输出的逆扩展的基带信号的I成分以及Q成分被分别地进行取样保持。

从各个S/H电路21～24顺序输出的对应于各路径的I、Q两成分的基带输出在A/D转换器25中，顺序地为转换为数字数据(例如，I、Q分别是8位数据)，然后存储到上述信息延迟用的RAM26的预定的地址中。在这里，用少量(例如2个)A/D转换器，以时间分割方式进行多条路径信号(例如4条路径I、Q信号)的A/D转换。由此，能够减小电路规模和功耗。

为了进行上述的相位修正处理，信息码元组的接收信号需要预先存储直到后续的导频码元组信号的接收完毕为止，该RAM26设定为能够把#1～#4各个路径的信息码元的接收信号分别各存储40个码元的容量。另外，对于这些电路的控制由从上述控制信号生成电路41产生的控制信号进行。

另外，在该RAM26中存储数据期间功耗非常小，既使作为延迟装置采用了把转换为数字数据的数据存储到RAM的装置，而由此引起的功耗的增加量也非常小。另外，在采用了模拟延迟装置时，电路规模将急剧加大，在采用了这样的RAM的情况下还具有可以减小电路规模的优点。

上述相位误差抽取·平均化装置30，如图所示，由对应各条路径的路径1用的相位误差运算模块31、路径2用的相位误差运算模块32、路径3用的相位误差运算模块33以及路径4用的相位误差运算模块34共4个相位误差运算模块，以及输入来自对应于各个相位误差运算模块31～34的输出的路径1用的修正矢量生成模块35、路径2用的修正矢量生成模块36、路径3用的修正矢量生成模块37以及路径4用的修正矢量生成模块38构成。这样，在该相位误差抽取·平均化装置30中，并列地设置了对应于各条路径的相位误差运算模块和修正矢量生成模块。这些相位误差运算模块31～34都采用相同的结构，另外，上述修正矢量生成模块35～38也都采用相同的结构。

上述各路径用的相位误差运算模块31～34设置为与由上述多径选择器12所选择的各路径相对应，根据上述公式(1)，从上述导频码元存储寄存器39中所存储的导频码元的发送信号矢量和对应于各条路径的导频码元的接收信号矢量，分别计算出包含在导频码元的接收信号矢量中的相位误差矢量E(x)(x是路径的编号：X＝1，…，4)，计算出由包含在该模块中的导频码元模块计算出的相位误差的平均值E。

从对应于各路径而设置的相位误差运算模块31～34输出的相位误差矢量输入到分别对应的修正矢量生成模块35～38中，计算出在上述公式(5)～(7)中所定义的与各路径对应的修正矢量Mx(x＝1～4)。

来自上述修正矢量生成模块35～38的对应于各个路径的修正矢量Mx(x＝1～4)输出到上述信息码元相位修正单元40中。在上述信息码元相位修正单元40中，依次读出存储在上述延迟RAM26中的各路径的信息码元，以时间分割方式进行从各个对应的上述修正矢量生成模块35～38输出的修正矢量Mx(x＝1～4)和上述各个公式(8)中所示出的信息码元的相位误差处理，依次输出分别对应于各路径的输出DiMi、DqMi、DiMq以及DqMq。这些输出被输入到上述RAKE合成单元15中，与定时相匹配进行相加运算，计算出上述公式(9)以及(10)所示的合成输出。这样，就实现了路径分集。

下面，说明上述相位修正模块14内的各部分的详细构成例，在此之前，首先说明本发明的信号接收装置中所使用的模拟型运算电路(神经运算电路)。通过使用该模拟型的运算电路，能够低功耗而且高速地进行工作。2.1模拟型运算电路

参照图3，说明该模拟型运算电路。图3(a)示出了该模拟型运算电路的基本构成。图中，V1以及V2是输入端子(以及加入到上面的输入电压)，V0是输出端子(以及其输出电压)，INV是反相放大器。该反相放大器INV是利用CMOS反相器的输出从高电平变为低电平或者从低电平变为高电平时所迁移的部分，把CMOS反相器作为放大器使用的电路，由奇数级，例如图示那样由3级串连连接的CMOS反相器92、93、94构成。另外，电阻R1以及R2是为了控制放大器的增益，还有，电容器Cg是用于相位调整而分别设置的，这些元件的每一个都是为了防止该反相放大器INV的振荡而设置的。

另外，在上述输入端子V1和上述反相放大器INV的收入侧的脉冲数B之间串联插入输入电容器C1，在上述输入端子V2和上述脉冲数B之间串联插入输入电容器C2。还有，在上述反相放大器INV的输出端子V0和输入侧的脉冲数B之间连接反馈电容器Cf。

在这样构成的电路中，由于上述反相放大器INV的电压放大率非常大，所以在反相放大器INV输入侧的脉冲数B的电压几乎为恒定值，设B脉冲数的电压为Vb。这时，B点是连接到各个电容器C1、C2、Cf以及构成CMOS反相器92的MOS晶体管的栅极的连接点，对于任一个电压，都处于浮置状态。

从而，在初始状态，如果设在各个电容器上积蓄的电荷为0，则即使在施加了输入电压V1以及V2以后，以该B脉冲数为基准观察时的各个电容器上积蓄的电荷的总量仍为0。这样，成立着以下的电荷保持公式。

     C₁(V₁-Vb)+C₂(V₂-Vb)+Cf(V0-Vb)＝0    (11)

在此，如果把各个输入电压V1以及V2置换为以B点的电压Vb为基准的电压，并且V(1)＝V1-Vb、V(2)＝V2-Vb、Vout＝V0-Vb，则能够导出上述公式(11)以及下面的公式(12)。 $\mathrm{Vout}=-(\frac{C_1}{\mathrm{Cf}}V\left(1\right)+\frac{C_2}{\mathrm{Cf}}V\left(2\right))---\left(12\right)$

即，从神经运算电路输出了输出电压Vout，该输出电压Vout具有在各个输入电压V(i)上面乘上了输入电容器Ci和反馈电容器Cf之比的系数(Ci/Cf)的电压之和的大小，并且把极性进行了反转。

另外，虽然在上面的叙述中说明了加入2个输入电压的情况，但上面的关系在输入任意多个电压的情况下也都成立，一般能够表示为下面的公式(13)。 $\mathrm{Vout}=-(\frac{C_1}{\mathrm{Cf}}V\left(1\right)+\frac{C_2}{\mathrm{Cf}}V\left(2\right)+\·\·\·+\frac{C_1}{\mathrm{Cf}}V\left(i\right)+\·\·\·+\frac{C_n}{\mathrm{Cf}}V\left(n\right))$

还有，上述B点的电压Vb一般为了把动态范围取为最大而设为电源电压Vdd的1/2即，Vb＝Vdd/2。

还有，在上述图3(a)所示的反相放大器INV中，通过使用电阻R1以及R2抑制CMOS反相器93的增益，防止发生振荡，但通过采用其它的结构，也能够防止反相放大器INV的振荡。

图3(b)示出这样的反相放大器INV的结构的一例。如该图所示，在反相放大器INV中，在最末级的前一级的CMOS反相器93的输入输出之间连接电阻R和电容器C的串连电路。该电阻R和电容器C的串连电路作为对于CMOS反相器93的负反馈电路工作，由于构成了CMOS反相器93的负载，故抑制了反相放大器INV的增益。这样，与上述图3(a)所示的流过电阻R1以及R2的贯通电流的情况相比，能够构成功耗更少的神经运算电路。

由于这样的神经运算电路能够高精度地输出上述公式(13)所示的输出电压Vout，所以，使用这样的电路能够实现多种运算电路或者功能电路。

参照图4说明使用这种神经运算电路所构成的各种电路。图4(a)示出使用了神经运算电路的取样保持电路的构成例。通过用图4(a)记述的模拟型的取样保持电路构成上述取样保持电路21～24，能够得到低功耗的电路。

图4(a)中，Vin是输入电压，SW是取样开关电路，Cin是串连接入到上述反相放大器INV的输入一侧的输入电容器，Cf是上述反馈电容器，Vout是输出电压。另外，这里，上述输入电容器Cin和反馈电容器Cf设为具有相同的容量。另外，上述取样开关电路SW例如由使用了MOS晶体管的模拟开关电路，例如CMOS传输门电路等构成。

从图4(a)可知，该取样保持电路相当于在上述图3(a)所示的神经运算电路中把输入端子只取为一个的情况。另外，由于把输入电容器Cin的值和反馈电容器Cf的值设定为相同的值，因此，从上面公式(12)，输出电压Vout成为Vout＝-Vin。即，当闭合上述取样开关电路SW的时候，成为高精度的反相放大器进行动作。

于是，通过初始闭合上述取样开关SW，在取样时刻打开该取样开关SW，从该取样保持电路的输出端子输出把在该打开时刻的输入电压的极性反转了的电压，接着保持这一电压直到上述取样开关闭合为止。这样，能够构成高精度而且低功耗的取样保持电路。

其次，图4(b)中示出了使用上述神经运算电路的乘法电路的构成例。图中，Vin是输入电压，Vref是基准电位，设定Vref＝Vdd/2＝Vb。另外，MUX1～MUXn是其第一输入端子连接到上述输入电压Vin、其第二输入端子连接到上述基准电位Vref的电容器切换用的多路转换器，它们的输出端子分别连接到电容器C1～Cn上。另外，在上述各个电容器切换用多路转换器MUX1～MUXn上分别加入控制信号d1至dn，在该控制信号di(i＝1～n)的值是“1”时，选择上述第一输入端子上所施加的输入电压Vin输入到对应的输入电容器C1上，在上述控制性号di的值是“0”时，选择上述基准电位Vref(＝Vb)。

另外，各个输入电容器C1～Cn的另一个端子连接到反相放大器INV的输入一侧的脉冲数B上，在反相放大器INV的输出一侧和输入一侧之间连接反馈电容器Cf。

这里，上述输入电容器C1～Cn的容量设定为满足下面的公式(14)所示的关系，即各个输入电容器C1～Cn的容量比成为2的乘方。

C_n＝2C_n-1＝…＝2ⁱC_n-1＝…＝2^n-1C₁    (14)

从而，这种情况下的电荷保持式成为下面的公式(15)。 $\underset{t=1}{\overset{n}{\mathrm{\Σ}}}{C}_1{d}_t(V_{\mathrm{in}}-\mathrm{Vb})+\underset{t=1}{\overset{n}{\mathrm{\Σ}}}{C}_i(1-d_t)(V_{\mathrm{ref}}-\mathrm{Vb})+\mathrm{Cf}(\mathrm{Vout}-\mathrm{Vb})=0---\left(15\right)$

这里，由于Vref＝Vb，所以，输出电压Vout用下面的公式(16)表示。 $\mathrm{Vout}-\mathrm{Vb}=-\frac{1}{\mathrm{Cf}}\underset{t=1}{\overset{n}{\mathrm{\Σ}}}{C}_1{d}_i(V_{\mathrm{in}}-\mathrm{Vb})=-\frac{C_1}{\mathrm{Cf}}(V_{\mathrm{in}}-\mathrm{Vb})\underset{t=1}{\overset{n}{\mathrm{\Σ}}}{2}^{i-1}{d}_i---\left(16\right)$

即，作为以Vb为基准的输出电压(Vout-Vb)，可以得到各个位分别对应于控制信号d1～dn的n位的2进制数和以Vb为基准的输入电压(Vin-Vb)的相乘结果。

从而，使用该乘法电路，能够直接进行n位的数字系数和输入模拟信号电压的乘法运算。

其次，图4(c)示出了使用上述神经运算电路的加减电路的一构成例。图中，V1～V4分别是输入端子(以及其输入电压)，C1～C4分别是连接到上述输入端子V1～V4的输入电容器。另外，输入端子的个数不限于该数目，能够取为任意的个数。

另外，INV1是上述第1反相放大器，INV2是上述第2反相放大器，A，B分别是上述反相放大器INV1以及INV2输入一侧的点，Cf1以及Cf2分别是上述反相放大器INV1以及INV2的反馈电容器，Cc是插入到上述第1反相放大器INV1的输出一侧和上述第2反相放大器INV2的输入一侧B之间的耦合电容器。另外，上述输入电容器C1～C4的容量取为完全相等，设其容量为Cin。进而，耦合电容器Cc的容量和上述反馈电容器Cf2的容量相等，而且上述反馈电容器Cf1和Cf2的容量也相等。即，取为Cc＝Cf1＝Cf2。

在这样的结构中，根据上述公式(12)，在第1反相放大器INV1的输出一侧，可以得到下面的公式(17)所示的输出电压Va。 $V_a-\mathrm{Vb}=-(\frac{C_1}{C{f}_1}(V_1-\mathrm{Vb})+\frac{C_2}{{\mathrm{Cf}}_1}(V_2-\mathrm{Vb}))---\left(17\right)$

从而，在上述反相放大器INV2的输出端子上可以得到下面的公式(18)所示的输出电压Vout。 $\mathrm{Vout}-\mathrm{Vb}=-(\frac{C_c}{C{f}_2}(V_a-\mathrm{Vb})+\frac{C_3}{{\mathrm{Cf}}_2}(V_3-\mathrm{Vb})+\frac{C_4}{{\mathrm{Cf}}_2}(V_4-\mathrm{Vb}))$ $=-(V_a-\mathrm{Vb})-(\frac{C_3}{C{f}_2}(V_3-\mathrm{Vb})+\frac{C_4}{C{f}_2}(V_4-\mathrm{Vb}))=\frac{C_1}{C{f}_2}(V_1+V_2-V_3-V_4)---\left(18\right)$

即，以Vb为基准的该加法电路的输出电压(Vout)为加上来自输入端子V1、V2的输入电压、减去从输入端子V3、V4输入的输入电压后的电压的(C1/Cf2)倍的电压。这样，能够实现高精度而且低功耗的加减电路。另外，在上述中，无论正相输入反相输入都说明了两个输入的情况，然而输入端子的个数不限定于这些数目，能够设定为任意的个数。2.1.1模拟运算电路的刷新

通过使用上述的神经运算电路，能够构成高速而且低功耗的运算电路。然而，象这种具有神经运算电路的模拟型运算电路中，存在着在工作过程中在反相器和电容器上产生残留电荷，由此而产生偏置电压使得输出精度恶化的问题。为此，需要消除该偏置电压，即进行运算电路的刷新。

参照图5说明设置了这种刷新装置的上述模拟型运算电路。图中示出在上述图3中所示神经运算电路中设置刷新装置的一构成例。图中，与上述图3所示的神经运算电路相同的构成要素上标注相同的符号，并且省略说明。如图所示，在该模拟型运算电路中，在上述输入电容器C1以及C2上设置了作为输入电压加上基准电位Vref(＝Vb)的开关SW1r以及SW2r，同时，设置了把上述反馈电容器Cf短路的开关SWr。这些开关SW1r、SW2r以及SWr由刷新信号ref控制其闭合和断开，例如，设在该信号ref是高电平时闭合。另外，在各个输入电容器C1以及C2和分别对应的电压输入端子之间插入开关SW1以及SW2，各个开关SW1以及SW2被供给上述刷新信号REF的反转信号(反转的REF)作为控制信号。

在这样构成的模拟型运算电路中，在上述控制信号REF取为低电平的通常动作时，释放上述开关SW1r、SW2r以及SWr，闭合上述开关SW1以及SW2，实行和上述图3所示的模拟型运算电路相同的动作。

另外，在上述控制信号REF取为高电平的刷新时，闭合上述开关SW1r、SW2r以及SWr，同时断开上述开关SW1以及SW2，在上述输入电容器C1以及C2的输入一侧，分别加上基准电位Vref，另外，上述反馈电容器Cf短路。这样，能够消除在上述输入电容器C1、C2以及反馈电容器Cf上积存的残余电荷。

另外，以上说明了把上述图3所示的模拟运算电路构成为可刷新的情况，而在上述图4所示的各个电路中通过相同的构成也能够构成为可刷新的电路。

以下，详细地说明本发明的信号接收装置中的相位修正模块14的构成。2.2相位误差运算模块31～34

如上所述，上述相位误差运算模块31～34每一个都采用相同的构成，分别计算出包含在对应路径的导频码元的接收信号中的相位误差(上述公式(1))，计算出其平均值(公式(2))。图6中示出该相位误差运算模块的功能构成的概略。图中，51、52、53以及54的每一个都是乘法器，分别把从上述输入端子19输入的对应路径的基带的接收信号Pi、Pq和对应于从上述导频码元存储寄存器39输出的导频码元的发送数据的信号Ii、Iq进行乘法运算。

即，在上述乘法器51中，把该路径的接收信号的I成分Pi和上述导频码元的发送数据的I成分Ii进行相乘并且输出PiIi。同样，在上述乘法器52中，把该路径的接收信号的Q成分Pq和上述导频码元的发送数据的I成分Ii进行相乘并且输出PqIi，在上述乘法器53中把接收信号Pi和发送数据的Q成分Iq进行相乘并且输出PiIq，在上述乘法器54中把上述接收信号Pq和上述发送数据Iq相乘并且输出PqIq。

这样，在这些乘法器51～54中，将模拟的接收信号Pi、Pq和数字的发送数据Ii、Iq进行乘法运算。如前所述，各个码元由于用QPSK调制方式进行信息调制，所以，发送数据Ii、Iq分别取+1或者-1的某一个值。从而，该乘法运算就成为接收信号Pi以及Pq和+1或者-1的乘法运算，如后所述，这些乘法器能够以包含在后述的加法器55以及56中的形式实现。

在上述加法器55中，输入上述乘法器51的输出PiIi和上述乘法器54的输出PqIq，它们被进行四个导频码元(1导频码元组)的加法运算。即，在该加法器55中，进行1个导频码元组内的4导频码元的相位误差的I成分的积分，计算出包含在各个导频码元中的相位误差的平均值的I成分。

同样，在上述加法器56中，输入上述乘法器53的输出PiIq的被反转了极性的信号和上述乘法器52的输出PqIi，在各个导频码元上进行4个码元部分的加法运算。由此，在该加法器56中，进行1导频码元组内的各个导频码元的相位误差的Q成分的积分，计算出其平均值。

为了进行这样的动作，在上述加法器55以及56中，在图6(b)所示的各时隙中仅在接收导频码元组的信号的4个码元期间，加入控制信号(取样时钟)。该控制信号(取样时钟)是由上述控制信号生成单元4 1根据图6(c)所示帧同步信号、时隙同步信号以及码元同步信号生成的。各加法器55以及56，在该控制信号的高电平时，进行对应的码元的相位误差信号的取样，在低电平时，保持其加法运算结果。从而，如图6(b)所示那样，在第4个码元成为低电平以后，保持4个码元部分的加法结果，直到下一个时隙的第1个码元同步地成为高电平为止。

图7用于说明在上述加法器55以及56中实行积分处理(这种情况下是平均值的计算处理)的状况。图中，(a)示出在输入了导频码元组的第1个码元时刻加法器的状况，(b)示出在输入了导频码元组的第2个码元时刻加法器的状况，(c)详细地说明上述控制信号。

如图7(a)所示，加法器55或者56由上述图3所示的模拟型运算电路构成，在和上述图3相同的构成要素上标注相同的符号，并且省略说明。在各个输入电容器C1～C4上分别经过输入开关S1～S4加入输入信号。各个输入开关S1～S4分别根据对应的控制信号CTL1～CTL4(图7(c))，控制其闭合或断开。

这里，上述输入电容器C1～C4的容量和上述反馈电容器Cf的容量之间具有下面的关系。

          Cf＝4C1＝4C2＝4C3＝4C4    (19)

这里，如图7(a)所示，在与导频码元组的第一个码元同步的控制信号CTL1是高电平时，闭合上述输入开关S1，在上述输入电容器C1上加入该时刻的输入信号(设这时的输入信号的值为V1)。这时，在上述反相放大器INV的输出端根据上述公式(12)，能够得到与以Vb为基准的输入信号(V1-Vb)对应的输出电压Vout-Vb＝-(V1-Vb)/4。

接着，如果上述控制信号CTL1成为低电平，上述控制信号CTL2成为高电平，则断开上述输入电容器C1，闭合上述输入电容器C2，在该时刻，即在上述输入电容器C2上加上与导频码元组的第2个码元所对应的输入(设该输入电压为V2)。图7(b)示出该时刻的状况。这时，上述反相放大器INV的输出电压Vout根据上述公式(12)成为Vout-Vb＝-{(V1-Vb)+(V2-Vb)}/4。

以下同样，在输入导频码元组的第3码元的时刻，用上述控制信号CTL3使得上述输入开关S3成为闭合状态，经过输入电容器C3输入该时刻的输入信号V3，进而，在输入第4个码元的时刻，根据控制信号CTL4，闭合输入开关S4，经过上述输入电容器C4加入对应的输入电压V4。这时，根据上述公式(12)，上述反相放大器INV的输出电压Vout成为Vout-Vb＝-{(V1+V2+V3+V4)/4-Vb)}，成为输出上述各时刻的输入信号的平均值。

这里，作为上述输入信号，输入上述图6所示的乘法器51～54的输出PiIi、PiIq、PqIi以及PqIq中的某一个。这里，能够对应上述各个输入设置该加法器，构成上述图6所示的加法器55以及56。2.2.1加法器55，56

图8示出该相位误差运算模块中的上述加法器55、56的实际构成例。图中，INV1以及INV2每一个都是上述的反相放大器，用串联连接的第1反相放大器INV1和第2反相放大器INV2构成上述图4(c)所示的加减电路。C11～C14以及C21～C24是连接到上述第1反相放大器INV1的输入侧的输入电容器，C31～C34以及C41～C44是连接到上述第2反相放大器INV2的输入侧的输入电容器。

另外，Cf1以及Cf2分别是上述第1反相放大器INV1以及第2反相放大器INV2的反馈电容器，Cc是连接到上述第1反相放大器INV1的输出侧和上述第2反相放大器INV2的输入侧之间的耦合电容器。

这些电容器设定以下的容量比。

  Cc＝Cf₁＝Cf₂＝4C₁₁＝…＝4C₁₄＝4C₂₁＝…＝4C₂₄＝4C₃₁＝…＝4C₄₄  (20)

另外，开关SWj以及SWk分别是并联连接到上述反馈电容器Cf1以及Cf2上的刷新用的开关，MUXc是用于把上述耦合电容器Cc的输入侧选择地连接到上述第1反相放大器INV1的输出侧和基准电位ref的多路转换器。而且，上述开关SWj、SWk以及多路转换器MUXc上作为控制信号供给用于控制该相位误差运算模块的刷新的刷新信号REF1。这里，Vref＝Vb。

IN1以及IN2是第1以及第2信号输入端子，上述复数型匹配滤波器的输出连接到这些信号输入端子IN1以及IN2上。在图8所示的相位误差运算模块是I成分用的加法器时，在上述第1信号输入端子IN1上输入以该路径的基带接收信号的Vb为基准的I成分(Pi+Vb)，在上述第2信号输入端子IN2上输入该路径的基带接收信号的Vb为基准的Q成分(Pq+Vb)。

另一方面，在该相位误差运算模块是Q成分用的加法器时，在上述第1信号输入端子IN1上输入该路径的基带接收信号的Q成份(Pq+Vb)，在上述第2信号输入端子IN2上输入I成分(Pi+Vb)。

上述各个输入电容器C11～C14、C21～C24、C31～C34以及C41～C44上如图所示，分别各连接两个输入开关SWa1～SWa4。上述输入电容器C11上，如图所示，连接上述第1信号输入端子IN1上所连接的开关SWa1和基准电位Vref上所连接的开关SWf1。同样，上述第1反相放大器INV1的输入侧连接的输入电容器C12～C14上连接上述第1信号输入端子IN1上连接的开关SWa2～SWa4，连接上述基准电位Vref上连接的开关SWf2～SWf4。

而且，作为控制信号在上述开关SWa1上供给(反转REF1)^*DSHCTLx^*Ii，在上述开关SWf1上供给REF1+(DSHCTLx^*CTL1^*(反转Ii))。这里，REF1是用于把该相位误差运算模块进行刷新的刷新信号，DSHCTLx(x＝1～4)是对应于从上述路径选择模块12输出的路径x的取样信号，CTL1是对应于上述图7(c)所示的第1导频码元的控制信号，Ii是从上述导频码元存储寄存器39(图2)根据各个导频码元的接收定时顺序输出的对应的发送信号矢量的I成分的值。另外，在上述图6中，使用把Ii以及Iq取为“+1”或者“-1”的数值，而这里，是用把Ii以及Iq取为“1”或者“0”的逻辑值。作为对应关系，成立“1”→“+1”、“0”→“-1”。

以下同样地，向各个开关SWa2～SWa4以及SWf4～SWf4分别供给对应的控制信号，在开关SWa4上供给控制信号(反转REF1)^*DSHCTLx^*CTL4^*Ii，在开关SWf4上供给控制信号REF1+(DSHCTLx^*CTL4^*(反转Ii))。

这样，在刷新信号为“0”的通常动作时，连接到上述第1反相放大器INV1输入侧的输入电容器C11～C14在对应于该路径的接收定时(由上述控制信号DSHCTLx指定)，以分别对应的导频码元，即输入电容器C11对应导频码元组的第1导频码元，输入电容器C12对应第2导频码元，输入电容器C13对应第3导频码元，输入电容器C14对应第4导频码元的定时(这里，由上述控制信号CTL1～CTL4指定)，驱动对应的上述开关SWai或者SWfi(i＝1～4)。

而且，在对应于该导频码元的发送数据Ii是“1”时，对应于该定时使得开关SWai(i＝1～4)被控制为闭合，来自上述第1输入信号端子IN1的输入信号经过该输入电容器C1i(i＝1～4)加入到上述第1反相放大器INV1的输入侧。

另一方面，在对应于该导频码元组的发送数据Ii是“0”时，对应的上述开关SWfi(i＝1～4)被控制为闭合，在上述第1反相放大器INV1的输入侧，供给基准电位Vref。

另外，在上述刷新信号取“1”(高电平)的刷新动作时，上述开关SWf1～SWf4的每一个都被控制闭合，基准电位Vref施加到各个输入电容器C11～C14(第1输入电容器组)中。

开关SWb1～SWb4以及SWg1～SWg4分别连接到上述第1反相放大器INV1的输入侧所连接的输入电容器C21～C24(第2输入电容器组)上。而且各个开关SWb1～SWB4的另一端，连接上述第2信号输入端子In2，开关SWG1～SWG4的另一端，连接上述基准电位Vref。而且，上述开关SWb1～SWb4上，分别供给对应的控制信号(反转REF1)*DSHCTLx*CTL1*Iq～(反转REF1)*DSHCTLx*CTL4*Iq，上述开关上SWg1～SWg4，供给对应的控制信号REF1+(DSHCTLx*CTL1*(反转Iq)～REF1+(DSHCTLx*CTL1*(反转Iq)。

而且，和上述的情况一样，在通常动作时，对应于该导频码元的发送数据的Q成分Iq是“1”时，经过对应于该定时的上述开关SWbi(i＝1～4)，上述第2输入端子In2的输入电压加入到对应的输入电容器C21上。另一方面，在对应的发送数据的Q成分Iq是“0”时，经过对应的上述开关SWfi(i＝1～4)，上述基准电位Vref加入到对应的电容器C21上。

上述第2反相放大器INV2的输入侧，连接输入电容器C31～C34(第3输入电容器组)以及输入电容器C41～C44(第4输入电容器组)。而且，和上述各个输入电容器C11～C14以及C21～C24一样，这些各个输入电容器C31～C34以及C41～C44也分别各连接两个开关。

第3输入电容器组(C31～C34)上，分别连接上述第1信号输入端子In1上所连接的开关SWc1～SWc4中的对应的开关和上述基准电位Vref上所连接的开关中的对应的一个开关。而且，上述开关SWc1～SWc4上分别供给控制信号(反转REF1)*DSHCTLx*CTL1*(反转Ii)～(反转REF1)*DSHCTLx*CTL4*(反转Ii)，上述开关上SWh1～SWh4，分别供给控制信号REF1+(DSHCTLx*CTL1*(Ii)～REF1+(DSHCTLx*CTL4*(Ii)。

从而，在连接到该第2反相放大器INV2的输入侧的第3输入电容器组(C31～C34)上，在刷新信号REF1为“0”(低电平)的通常动作时，对应于该路径的导频码元组的发送数据的I成分Ii是“ 0”时，施加从上述第1输入信号端子In1输入的对应的接收信号，在上述发送数据的I成分Ii是“1”时，施加上述基准电位Vref。

另外，在上述刷新信号REF1为“1”(高电平)的刷新时，施加上述基准电位Vref。

另外，在上述第4输入电容器组(C41～C44)上，分别连接上述第2信号输入端子In2所连接的开关SWd1～SWd4中的对应开关和上述基准电位Vref所连接的开关中的对应开关。而且，上述开关SWd1～SWd4上分别施加控制信号(反转REF1)*DSHCTLx*CTL1*(反转Iq)～(反转REF1)*DSHCTLx*CTL1*(反转Iq)，上述开关上SWi1～SWi4，分别供给控制信号REF1+(DSHCTLx*CTL1*(Iq)～REF1+(DSHCTLx*CTL4*(Iq)。

这样，在连接到第2反相放大器INV2输入侧的第4输入电容器组(C41～C44)上，在通常动作时，在对应于该路径的导频码元的发送数据的Q成分Iq是“0”(低电平)时，施加来自上述第2信号输入端子的输入信号电压，在Q成分Iq是“1”(高电平)时，施加上述基准电位Vref。

另外，在刷新信号REF1是“1”(高电平)时，施加基准电位Vref。

另外，如上述公式(1)所示，误差矢量的正交成分(Q成分)表示为Pq*Ii-Pi*Iq，由于第2项中存在负号，因此在该加法器是进行Q侧运算的加法器时，从上述导频码元存储寄存器3 9供给的该码元的发送数据的Q成分Iq以反转了其极性的形式，即，取为反转Iq，作为该加法器的控制信号。2.2.1.1通常动作时的动作

下面说明刷新信号REF1取“0”的通常动作时的动作。

如前所述，图8所示的相位误差运算模块，如上述图6所说明的那样，使用由上述乘法器51以及53和加法器55构成的计算相位误差的I成分的模块或者使用由上述乘法器52、54和加法器56构成的运算相位误差的Q成分的模块的某一个。

作为计算相位误差I成分的模块使用的情况下，从1个导频码元的接收信号计算相位误差的I成分，即，上述公式(1)中的实部(Pi*Ii+Pq*Iq)，进行该导频码元组中所包含的4个导频码元部分的平均值，即，上述公式(2)中的实部的运算处理。

另一方面，作为运算相位误差的Q成分的单元使用的情况下，从一个导频码元的接收信号计算相位误差的Q成分，即上述公式(1)中的虚部，进行该导频码元组中所包含的4个导频码元部分的平均值，即，上述公式(2)中的虚部的运算处理。2.2.1.1a计算相位误差的I成分的模块的情况

首先，说明该相位误差运算模块是作为计算上述I成分的模块使用的情况。

控制信号DSHCTLx(x＝1～4：x对应于路径的编号)，如前所述，是以对应于各条路径的逆扩展信号从上述复数型匹配滤波器10输出的定时从上述多径选择器12(图1)输出的信号，上述相位误差运算模块31～34(图2)中，分别供给对应的控制信号DSHCTL1～DSHCTL4。

另外，如上述图7(c)所示，控制信号CTLk(k＝1～4：k对应于予导频码元的编号)，是与包含在各个时隙中的导频码元同步发生的信号。

而且，在指定对于该相位误差运算模块的上述控制信号是“0”时，开关SWak～SWhk以及开关SWbk～SWik全部被断开，在该加法器上不加入任何的输入电压。

另外，在接收上述导频码元的信号期间所输出的控制信号是“0”时，同样地，所有的开关成为断开状态，不加入任何的信号电压。

还有，在开关成为断开状态时，反相放大器INV1以及INV2的输出成为断开状态，保持前面的值。

还有，在成为接收导频码元的信号的定时，上述控制信号为“1”的情况下，在成为从上述复数型匹配滤波器10输出该路径的逆扩展信号的定时，上述控制信号成为“1”时，根据从上述导频码元存储寄存器输出的该发送数据(Ii以及Iq)的值，像下面那样控制各个开关。

首先，说明上述控制信号CTL1是“1”，CTL2～CTL4是“0”时的动作。(Ii＝1，Iq＝1时)

在该时隙中的第1导频码元的发送数据的I成分Ii是“1”，Q成分Iq是“1”时，开关SWa1，SWh1，SWb1以及SWi1闭合，开关SWc1，SWd1，SWf1以及SWg1断开。另外开关SWa2～SWa4，SWc2～SWc4，SWf2～SWf4，SWb2～SWb4，SWd2～SWd4，SWg2～SWg4以及Swi2～Swi4都断开。

从而，成为像上述图8所示那样的开关连接状态，经过输入电容器C11在上述第1反相放大器INV1上从第1信号输入端子In1输入以该路径的接收信号的逆扩展输出Vb为基准的I成分(Pi+Vb)，经过输入电容器C21从第2信号输入端子IN2输入以该路径的接收信号的逆扩展输出Vb为基准的Q成分(Pq+Vb)。另外，上述第2反相放大器INV2上，经过输入电容器C31以及C41输入基准电位Vref。从而，根据对于上述图7说明过的上述公式(18)，能够得到下面的公式(21)所示的输出。 $\mathrm{Vouti}\left(11\right)-\mathrm{Vb}=\frac{1}{4}(\mathrm{Pi}+\mathrm{Pq})---\left(21\right)$

该输出(Vouti(I1)-Vb)与Ii＝1，Iq＝1时上述公式(1)中的实部的1/4相一致。(Ii＝1，Iq＝0时)

在该时隙中的第1导频码元的发送数据的I成分Ii是“1”，Q成分Iq是“0”时，开关SWa1，SWh1，SWd1以及SWg1闭合，开关SWc1，SWb1，SWf1以及SWi1断开。另外开关SWa2～SWa4，SWc2～SWc4，SWf2～SWf4，SWb2～SWb4，SWd2～SWd4，SWg2～SWg4以及Swi2～Swi4都断开。

从而，经过输入电容器C11在上述第1反相放大器INV1上从第1信号输入端子IN1输入以接收信号的逆扩展输出Vb为基准的I成分(Pi+Vb)，经过输入电容器C21输入基准电位Vref。以该路径的接收信号的逆扩展输出Vb为基准的Q成分(Pq+Vb)。另外，上述第2反相放大器INV2上，经过输入电容器C31输入基准电位Vref，经过输入电容C41输入以上述接收信号的Vb为基准的Q成分(Pq+Vb)。

从而，能够得到下面的公式(22)所示的输出。 $\mathrm{Vouti}\left(10\right)-\mathrm{Vb}=\frac{1}{4}(\mathrm{Pi}-\mathrm{Pq})---\left(22\right)$

该输出(Vouti(10)-Vb)与Ii＝1，Iq＝-1时上述公式(1)中的实部的1/4相一致。

以下，同样地，在Ii＝0，Iq＝1的时候，能够得到下面的公式(23)所示的输出，在Ii＝0，Iq＝0的时候，能够得到公式(24)所示的输出 $\mathrm{Vouti}\left(01\right)-\mathrm{Vb}=\frac{1}{4}(-\mathrm{Pi}+\mathrm{Pq})---\left(23\right)$ $\mathrm{Vputi}\left(00\right)-\mathrm{Vb}=\frac{1}{4}(-\mathrm{Pi}-\mathrm{Pq})---\left(24\right)$

这样，在控制信号CTL1是高电平时，在计算该相位误差的I成分的模块的输出中，输出与对应于该时隙中的第1导频码元的接收信号的发送数据的共轭复数相乘结果的1/4。

接着，在接收该路径的第2导频码元的定时，控制信号CTL2为“1”，CTL1，CTL3以及CTL4为“0”时，根据该第2导频码元的发送数据的值，和上述一样闭合相对应的上述开关SWa2～SWi2。

这样，在上述第2反相放大器INV2的输出端，输出从上述第1导频码元算出的相位误差的I成分和本次所算出的第2导频码元的相位误差的I成分之和的1/4。

以下同样地，在接收该路径的第3导频码元的定时，控制信号CTL3成为“1”，控制闭合对应于该发送数据的开关SWa3～SWi3。这样，如对于上述图7说明的那样，得到从第1到第3导频码元的接收信号所算出的相位误差的I成分之和的1/4。

接着，在成为接收该路径的第4导频码元的定时，控制信号CTL4成为“1”，控制闭合对应于该发送数据的开关SWa4～SWi4，输出从第1～第4导频码元，即，从该时隙包含的导频码元组算出的相位误差的I成分的平均值。

这样，从该相位误差运算模块输出从包含于该时隙中的导频码元算出的I成分的相位误差的平均值，即上述公式(2)中的实部的值。2.2.1b计算相位误差的Q成分的模块的情况

在该相位误差运算模块作为计算Q成分的模块使用情况下，在上述第1输入信号端子In1上加入Pq+Vb，在上述第2信号输入端子In2上加入Pi+Vb。

在上述控制信号CTL1取“1”，CTL2～CTL4取“0”时，该路径的第1导频码元组的发送数据的I成分Ii是“1”，Q成分Iq是“1”(反转Iq＝0)。这时，开关Swa1，SWh1，SWd1以及SWg1闭合，开关SWc1，SWf1，SWb1以及SWi1断开。另外，开关Swa2～Swa4，SWc2～SWc4，SWf2～SWf4，SWb2～SWb4，SWd2～SWd4，SWg2～SWg4以及SWi2～SWi4都断开。

从而，在上述第1反相放大器INV1上经过输入电容器C11输入以上述第1信号输入端子In1的接收信号Vb为基准的Q成分(Pq+Vb)，经过输入电容器C21输入基准电位Vref。另外，在第2反相放大器INV2上经过输入电容器C31输入基准电位Vref，经过输入电容器C41输入以第2信号输入端子In2的接收信号Vb为基准的I成分(Pi+Vb)。

这样，和上述的情况一样，在上述第2反相放大器INV2的输出侧能够得到用下面公式表示的输出电压(Voutq(11)-Vb)。 $\mathrm{Voutq}\left(11\right)-\mathrm{Vb}=\frac{1}{4}(\mathrm{Pq}-\mathrm{Pi})---\left(25\right)$

该输出，对应于在Ii＝1，Iq＝1时的上述公式(1)中的相位误差的虚部的1/4。

以下同样地，在Ii＝1，Iq＝0时，可以得到下面的公式(26)所示的输出，在Ii＝0，Iq＝1时，可以得到下面的公式(27)所示的输出，在Ii＝0，Iq＝0时，可以得到下面的公式(28)所示的输出。 $\mathrm{Voutq}\left(10\right)-\mathrm{Vb}=\frac{1}{4}(\mathrm{Pq}+\mathrm{Pi})---\left(26\right)$ $\mathrm{Voutq}\left(01\right)-\mathrm{Vb}=\frac{1}{4}(-\mathrm{Pq}-\mathrm{Pi})---\left(27\right)$ $\mathrm{Voutq}\left(00\right)-\mathrm{Vb}=\frac{1}{4}(-\mathrm{Pq}+\mathrm{Pi})---\left(28\right)$

这样，在控制信号CTL1是“1”时，输出从第1导频码元算出的相位误差的Q成分(1/4)。

而且和上述的情况一样，随着控制信号CTL2，CTL3，CTL4顺序地成为“1”，计算出包含在对应的导频码元的接收信号中的相位误差的Q成分，在控制信号CTL4成为“1”以后，在上述第2反相放大器INV2的输出侧输出它们的平均值。

这样，在上述控制信号CTL4成为高电平“1”以后，如上述图6(b)表示，从相位误差运算模块输出从该时隙中的导频码元组算出的相位误差的以Vb为基准的I成分或Q成分的平均值。2.2.1.2刷新时的动作

在控制该加法器的刷新的刷新信号REF1是“1”(高电平)的时候，上述开关SWak以及SWck(k＝1～4：对应于导频码元的编号)的每一个都断开，上述开关SWfk以及SWhk闭合。从而，在输入电容器C11～C14以及C31～C34的输入侧加入基准电压Vref。

另外，上述开关SWbk以及SWdk的每一个都断开，上述开关SWgk以及SWik闭合。从而，在输入电容器C21～C24以及C41～C44的输入侧加入基准电位Vref。

进而，分别并联连接到上述反馈电容器Cf1以及Cf2的开Wj以及SWk也都闭合，上述多路转换器MUXc连接到基准电位Vref侧。

从而，如上所述，消除了各个电容器上的残留电荷，进行刷新。这样，总是能够进行高精度的运算。

另外，关于进行该相位误差运算模块的刷新的定时，由于和后述的相位修正矢量生成模块的刷新具有密切的关系，在后面详细地进行说明。2.3修正矢量生成模块35～38

其次，说明上述修正矢量生成模块35～38的构成。该修正矢量生成模块35～38对应于上述各路径设置，输入从对应的上述相位误差运算模块31～34所输出的、从该时隙中的导频码元组的接收信号计算出来的相位误差的I成分以及Q成分，计算出对应于该路径的上述公式(5)～(7)所示的修正矢量M。

图9用于说明该修正矢量生成模块的构成，同图(a)示出其输入输出信号，同图(b)示出其内部构成。如图9(a)所示，在该修正矢量生成模块中，在每一个时隙中输入从上述对应的相位误差运算模块31～34输出的I成分的相位误差的平均值Ei和Q成分的相位误差的平均值Eq，由控制信号进行控制，生成上述公式(5)～(7)所示该路径的修正矢量M的I成分Mi以及Q成分Mq。

如图9(b)所示，该修正矢量生成模块由用于计算修正矢量I成分Mi的I成分用模块以及用于计算Q成分Mq的Q成分用模块构成。上述I成分用模块由开关SWai以及SWbi，第1输入电容器C1i，第2输入电容器C2i，反相放大器INV1，反馈电容器Cfi组成，上述开关SWai插入到相位误差的I成分Ei的输入端子和上述第1输入电容器C1i之间，另外，上述开关SWbi插入到Ei的输入端子和上述第2输入电容器C2i之间。

而且，上述开关SWai由控制信号CTLa1控制，开关SWbi由控制信号CTLa2控制。进而，上述反馈电容器Cfi和上述第1以及第2输入电容器C1i，C2i的容量比成为Cfi＝2C1i＝2C2i。

还有，计算上述Q成分Mq的Q成分用模块和上述I成分用模块一样，由开关SWaq以及SWbq，第1输入电容器C1q，第2输入电容器C2q，反相放大器INVq，反馈电容器Cfq构成，连接到上述相位误差运算模块的Q成分的相位误差输出Eq上。另外，上述开关SSWaq以及SWbq，分别由上述控制信号CTLa1以及CTLa2控制。

图10用于说明该相位修正矢量生成模块的动作，同图(a)是用于说明上述控制信号CTLa1以及CTLa2的定时的时序图，同图(b)～(d)示出相位修正矢量生成模块的动作状态的转移。

如图10(a)所示，上述控制信号CTLa1以及CTLa2是和导频码元组的最后的(第4个)导频码元同步输出的信号，在每一个时隙中交互地进行输出(另外，对于用虚线所示的信号在后面叙述)。从而，在该时隙中，在输出控制信号CTLa1的时候，在下一个时隙，输出控制信号CTLa2，在再一个时隙中，再次输出控制信号CTLa1。另外，该控制信号CTLa1以及CTLa2在上述控制信号生成单元41(图2)中根据上述帧同步信号、时隙同步信号、码元同步信号等生成。

图10(b)示出在某个时隙中的最后的导频码元的时刻相位修正矢量生成模块的状态。在该时刻，若设上述控制信号CTLa1成为高电平，则如该图所示，上述开关SWai以及SWaq闭合。由此，从上一级相位误差运算模块输出的以相位误差矢量平均值Vb为基准的I成分(Ei⁽¹⁾+Vb)经过上述I成分用模块的第1输入电容器C1i输入到上述反相放大器INVi中，和上述图7(a)的情况一样，该INVi输出上，输出该输入Ei⁽¹⁾/2+Vb的电压。

另外，从前一级相位误差运算模块输出的、相位误差矢量平均值的、以Vb为基准的Q成分(Eq⁽¹⁾+Vb)经过上述Q成分用模块的第1输入电容器C1q输入到上述反相放大器INVq中，同样，从INVq输出Eq⁽¹⁾/2+Vb。

接着，如果成为信息码元的第1～第36的定时，则由于控制信号CTLa1成为低电平，控制信号CTLa2也成为低电平，因此如图10(c)所示，各个开关都成为断开状态。这时，保持各个输入电容器的电荷不变。

接着，如果在下一时隙的导频码元组的最后的定时，则这次上述控制信号CTLa2成为高电平。由此，如图(d)所示，上述开关SWbi以及SWbq闭合，该时隙的导频码元的相位误差矢量的平均值的以Vb为基准的I、Q成分Ei⁽²⁾+Vb、Eq⁽²⁾+Vb分别经过第2输入电容器C2i以及C2q输入到对应的反相放大器INVi以及INVq。由此，上述反相放大器INV1的输出，和上述的情况一样，输出(Ei⁽¹⁾+Ei⁽²⁾)/2+Vb＝Mi+Vb。另外，反相放大器INVq的输出上，输出(Ei⁽¹⁾+Ei⁽²⁾)/2+Vb＝Mq+Vb。

接着，在下一个时隙的导频码元组的最后码元的定时中，控制信号CTLa1再次成为高电平，上述开关SWai以及SWaq闭合。由此，该时隙的相位误差矢量的平均值Ei⁽³⁾+Vb以及Eq⁽³⁾+Vb经过上述输入电容器C1i以及C1q进行输入，从反相放大器INVi输出(Ei⁽²⁾+Ei⁽³⁾)/2+Vb＝Mi+Vb，从反相放大器INVq输出(Eq⁽²⁾+Eq⁽³⁾)/2+Vb＝Mq+Vb。

这样，顺序生成上述公式(5)～(7)所示Vb的为基准的相位修正矢量Mi+Vb、Mq+Vb。

另外，该相位修正矢量生成模块也和上述一样，为了进行高精度的运算需要进行刷新。图11示出设置了该刷新装置的相位修正矢量生成模块的构成例。另外，在图中，为了避免麻烦，仅详细地记载I成分用模块，省略对于相同构造的Q成分用模块的记载。另外，和上述图9(b)相同的构成要素标注相同的符号，并且省略说明。

如图11所示，在这种情况下，在上述输入电容器C1i以及C2i的输入侧，分别设置了用于加入基准电位Vref的刷新用开关SWci以及SWdi。另外，还设置了用于短路负反馈电容器Cfi的开关SWei。而且，构成为用刷新信号VMREF控制闭合这些开关。这样，在刷新信号VMREF为高电平时，和上述的情况一样，能够消除积蓄在各个电容器上的残留电荷。2.4刷新的定时

参照图12的时序说明上述相位误差运算模块以及上述相位修正矢量生成模块的刷新动作的定时。图12(a)和一个时隙部分的接收信号以及上述控制信号CTL1～CTL4一起示出了刷新信号REF1，同图(b)中，放大地示出了上述信息码元组的最后的信息码元(第36个信息码元)的部分。

如该图所示，上述相位误差运算模块以及相位修正矢量生成模块的刷新和信息码元组的最后的码元同步进行。然而，并不是按各个时隙进行刷新，而是在每个预定的时间间隔(例如，以100～1000Hz的间隔)和信息码元组第36码元同步地进行刷新。

如上所述，在从上述复数型匹配滤波器10输出的逆扩展信号分别以对应于各路径的定时取样，进行A/D转换后，存储到上述延迟RAM26中并且仅延迟40个码元时间后输出。该各路径的信息码元的逆扩展输出，成为在一个信息码元的期间没有变化的数据。通过把从上述相位修正矢量生成模块输出的相位修正矢量Mi、Mq和从该延迟RAM输出的信息码元的逆扩展信号进行相乘，如上所述那样进行信息码元的相位修正。该乘法运算大体在1个信息码元时间的前半部分的时间结束。从而，一个时隙的最后(第36个)信息码元的后半部分的时间中，上述相位修正矢量成为不必要，在本发明中，利用这个期间，进行上述相位误差运算模块以及相位修正矢量生成模块的刷新。

通常，在这样的模拟型运算电路中进行刷新时，设置冗余的模拟运算电路代替刷新中的运算电路的运算动作，然而像本发明这样，通过利用发送数据的结构进行刷新，由此不必要设置冗余的电路，能够减小电路规模，降低功耗。

另外，上述相位修正矢量生成模块由于通过存储从包含于连续两个时隙中的导频码元组计算出的相位误差并且取它们的平均值，计算出相位修正矢量，因此在进行通常刷新的情况下，把在下一次相位修正矢量的计算中所使用的原来时隙的相位误差也一同消除。从而，在该相位误差矢量生成模块的刷新中，就不必要再次消除原有时隙的相位误差。因此，本发明中，在把相位修正矢量生成模块进行刷新以后，能够把上述相位误差运算模块的输出再次装载到相位修正矢量生成模块中。

图12(b)中，第36个信息码元前半部分的期间，如上所述，进行用于该信息码元的逆扩展信号的相位修正的乘法运算处理。

而且，在随后的以a所示的期间，上述相位修正矢量生成模块的刷新信号成为高电平，进行上述相位修正矢量生成模块的刷新。

接着，在下面的以b所示的期间，由于把上述相位运算模块的输出再次装载到修正矢量生成模块中，因此上述控制信号CTLa1以及CTLa2同时成为高电平。这样，上述开关SWai以及SWbi(图9(b)，图11)同时成为闭合状态，在上述输入电容器C1i以及C2i上加入来自上述相位误差运算模块的相位误差输出Ei，能够再次装载通过刷新所消除了的该相位误差输出Ei。另外，对于Q成分用模块也同样地再次装载Eq。

接着，在上述再装载以后的以c所示的期间中，上述相位误差运算模块的刷新信号REF1成为高电平，刷新上述相位误差运算模块，该期间c以每个码元的码片数N为128时和64时成为不同长度的期间。

参照图13，进一步说明上述第36个信息码元中的动作。图13(a)表示接收帧，P1～P4是导频码元组，D1～D4是信息码元组。

图13(b)示出进行包含于上述信息码元组D1中的信息码元的相位修正处理的状况，在相位修正单元40中，进行从对应于上述各路径的相位修正矢量生成模块35～38输出的相位修正矢量Mi、Mq和从上述延迟RAM26输出的各路径的被延迟了40个码元的逆扩展信号之间的相乘运算。这时，上述延迟RAM26中存储着信息码元组D1的逆扩展信号，另外，从上述相位误差运算模块31～34中输出从导频码元组P2计算出来的相位误差。在这样的状态下，信息码元组D1的第36个信息码元的相位修正运算在该信息码元的前半部分结束。

接着，如上述图12(b)所示，相位修正矢量生成模块的刷新信号VMREF在a的期间成为高电平。这时，如图13(c)所示，刷新上述相位修正矢量生成模块35～38。

在结束了该相位修正矢量生成模块35～38的刷新后，如上述图12(b)所示，在以b所示的期间上述控制信号CTLa1以及CTLa2成为高电平。这时，从上述相位误差运算模块31～34继续输出从上述导频码元组P2检测出的相位误差E2，如图13(d)所示，根据该控制信号CTLa1以及CTLa2，把该相位误差E2再次装载到上述相位修正矢量生成模块35～38中。

在随后的以c所示的期间中，进行上述相位误差运算模块31～34的刷新。

这样，能够进行上述相位误差运算模块31～34以及上述相位修正矢量生成模块35～38的刷新。2.5相位修正单元40

如上所述，相位修正单元40是通过在各路径的被逆扩展了的接收信号Di、Dq上乘以如上述那样所计算出来的相位修正矢量Mi、Mq执行上述公式(8)所示的相位修正运算的部分。图14用于说明该相位修正单元40的功能。如对上述图2所说明的那样，在各个对应的取样保持电路21～24中被取样保持了的上述各路径的I、Q两成分的逆扩展信号Dix、Dqx(x＝1～4)在A/D转换器25中，顺序地被转化为例如8位的数字信号Di1，Dq1，…，Di4，Dq4，存储到上述延迟RAM26中，在经过40个码元时间后，顺序地被读出，输入到相位修正单元40中。

在相位修正单元40中，从对应于上述各路径的相位修正矢量生成模块35～38输出的模拟的修正矢量信号(Mi1，Mq1)，…，(Mi4，Mq4)和从上述延迟RAM26读出的例如8位的各个路径的逆扩展信号(Di1，Dq1)，…，(Di4，Dq4)在1个码元期间内以时间分割方式进行乘法运算，由此，顺序输出被相位修正了的模拟的逆扩展信号Dhat1～Dhat4的I、Q两成分，Dhati1～Dhati4，Dhatq1～Dhatq4。

这里，如上述公式(8)所示，被相位修正了的逆扩展信号I成分Dhati是DiMi+DqMq，Q成分Dhatq是DqMi-DiMq，是把上述逆扩展信号Di，Dq和相位修正矢量Mi，Mq的各个相乘的结果分别进行相加或者相减而得到的结果，在本实施形态中，由于在后续的RAKE合成单元15中，一起执行这些加法或者减法运算，因此在该相位修正单元40中，仅执行上述逆扩展信号和相位修正矢量之间的相乘运算。由此，能够进一步减小电路规模。另外，在此，对应于上述DiMi、DqMq、DiMq以及DqMi的4种相乘运算，设置少量的乘法器，以时间分割方式进行对应于4条路径的接收信号的上述各种乘法运算。

图15示出该实施形态中的相位修正单元40的构成。如该图所示，相位修正单元40由4个乘法器61～64构成，乘法器61进行上述相位修正矢量的I成分Mi和信息码元的I成分Di之间的相乘运算，乘法器62进行上述相位修正矢量的I成分Mi和信息码元的Q成分Dq之间的相乘运算，乘法器63进行上述相位修正矢量的Q成分Mq和信息码元的I成分Di之间的相乘运算，乘法器64进行上述相位修正矢量的Q成分Mq和信息码元的Q成分Dq之间的相乘运算，上述信息码元的I成分Di以及Q成分Dq每一个例如都是8位的数字数据，乘法器61～64设置为进行上述图4(b)所示的数字数据和模拟信号之间的相乘运算，并且输出模拟的相乘结果信号的乘法器。

另外，开关SW1i、SW1q是把对应于上述路径1的相位修正矢量生成模块35的输出Mi1、Mq1输入到上述相位修正单元40中的开关，开关SW2i、SW2q是把来自上述相位修正矢量生成模块36的对应于路径2相位修正矢量Mi2、Mq2输入到相位修正单元40中的开关，开关SW3i、SW3q以及开关SW4i、SW4q是分别把来自对应于上述路径3的相位误差修正矢量生成模块37以及对应于路径4的相位误差修正矢量生成模块38的相位修正矢量Mi3、Mq3以及Mi4、Mq4输入到相位修正单元40中的开关。而且，各个开关由对应的控制信号MULCTL1～MULCTL4顺序地控制为闭合，另外，与此同步，从上述延迟RAM26读出对应路径的信息码元Dix、Dqx(x＝1～4)。

从而，在上述控制信号MULCTL1是高电平的期间，上述开关SW1i、SW1q闭合，对应于第1路径的相位修正矢量的I成分Mi1供给上述乘法器61以及62，该相位修正矢量的Q成分Mq1供给上述乘法器63以及64。另外，与此同步，从上述延迟RAM26读出对应于1路径的被逆扩展了的接收信号Di1以及Dq1，I成分Di1供给上述乘法器61以及63，Q成分Mq1供给上述乘法器62以及64。由此，在上述乘法器61中，进行第1路径的Di1和Mi1的乘法运算，在乘法器62中进行Dq1和Mi1的乘法运算，在乘法器63中进行Di1和Mi1的乘法运算，在乘法器64中进行Dq1和Mq1的乘法运算。这些乘法器运算的输出被输入到图23所示的RAKE合成单元15中，被进行取样保持。

接着，如果上述路径1信号的相位修正输出在RAKE合成单元15中被保持，则上述控制信号MULCTL2成为高电平。于是，开关SW2i和SW2q闭合，来自上述修正矢量生成模块36的对应于第2路径的相位修正矢量Mi2、Mq2供给上述乘法器61～64，另外，从上述延迟RAM26读出第2路径的被逆扩展了的接收信号Di2、Dq2供给上述乘法器61～64。由此，进行对于第2路径的接收信号的相位修正运算，其结果输入到RAKE合成单元15中，被取样保持。以下同样地，通过控制信号MULCTL3、MULCTL4成为高电平，依次进行第3路径的接收信号、第4路径的接收信号的相位修正运算，结果输入到RAKE合成单元15中，被进行取样保持。

这样，在上述相位修正单元40中，在1个码元时间内以时间分割方式进行各个路径的信息码元的相位修正运算。2.5.1AD转换输出值的修正

如上所述，在上述乘法器61～64中，进行以模拟信号供给的相位修正矢量Mi，Mq和例如以8位的数字数据供给的接收信号的逆扩展信号Di，Dq的相乘运算。在该实施形态中，作为上述乘法器61～64，使用上述图4(b)所示结构的数字模拟乘法器，而数字模拟乘法器从以上所述已经明了，构成为进行数字数据的绝对值和模拟数据的相乘运算。那一方面，被逆扩展的接收信号Di，Dq具有原来的正负符号，在使用上述数字模拟乘法器的时候，需要对于正负符号加以考虑。

参照图16的图表，说明上述AD转换输出的处理。另外，为了简化说明，在该图中，说明把输入信号转换为3位的数字数据的情况，但在其它位数的情况下也能够适应同样的方法。从上述复数型匹配滤波器10输出的被逆扩展了的接收信号Di，Dq分别是从接地电压(GND)到电源电压(Vdd)的电压信号，取其中点的Vdd/2为基准电压。该接收信号电压Di，Dq输入到上述A/D转换器15中，通过把输入

信号的满标度(接地电压GND～电源电压Vdd)简单地分解为8个，

转换为图16的“A/D转换输出”栏所示的3位的数字数据。

另一方面，上述乘法器61～64，如前所述，由于进行数字数据的绝对值和模拟信号的相乘运算，因此从上述A/D转换器15输出的数字化了的逆扩展的接收信号在具有相同的绝对值，仅是符号不同的数据的情况下，必须输出除去符号的相同的相乘结果。即，如图7的“乘法器中能够使用的值”一栏中所记载的那样，需要把正的值和负的值转换为除去信号符号以外具有相同位结构的数据。

这样，为了把“A/D转换输出”转换为“乘法器中能够使用的值”，可以对于正区域的A/D转换输出把其最高位(MSB)进行位反转，对于负区域的A/D转换输出把所有位进行位反转同时再加“1”。

为了进行这样的从“A/D转换输出”到“乘法器中能够使用的值”的转换，也能够使用数字逻辑电路进行，而本实施形态中，上述位反转操作(对于正输出的MSB的反转以及对于负输出的所有位的反转)使用数字逻辑电路对于从上述延迟RAM26读出来的数据进行，在乘法器61～64的内部进行乘法运算的同时还执行对于上述负输出的“加1”运算，使得数字逻辑电路的结构简单化。

图17示出在负数据时进行加“1”运算的数字模拟乘法电路的构成。另外，在该图所示的例中，如本发明实施形态那样，在上述A/D转换器15中进行向8位数字数据的转换，输入由上述的数字逻辑电路实施了上述位转换处理后的8位的数据D(0)～D(7)。这里，作为MSB的D(7)是信号符号，在该位的值是“0”时表示正的值，是“1”时表示负的值。

图17中，除去用虚线所包围的部分以外，采用和上述图4(b)所示的数字模拟乘法器相同的构成，如上述那样，进行模拟输入信号M和上述除去信号符号的数字数据D(0)～D(6)的乘法运算。

另外，图17中用虚绒包围的部份是在上述的负数据的情况下进行“加1”运算的部份，设有由上述信号符号D(7)所控制的多路转换器MUX7以及连接在该多路转换器MUX7和反相放大器INV的输入侧之间的具有权值“1”的电容器。而且，在该信号符号D(7)是“1”时，该多路转换器MUX7切换到图中1侧，连接输入信号M侧。由此，输入信号M以权值“1”加入到反相放大器INV的输入端，进行上述的“加1”运算。另一方面，在D(7)是“0”的正数据时，上述多路转换器MUX7切换到0侧，连接基准电位Vref，不进行“加1”运算。这样，在乘法器中，能够实行“加1”运算。2.5.2乘法器61～64

图18示出上述乘法器61～64的构成例。如该图所示，各个乘法器61～64在上述图17所示的乘法器上添加了刷新装置。在刷新信号MULREF是“0”的通常动作时，和上述图17一样地动作，从反相放大器INV输出把输入信号M(这是对应的上述相位修正矢量)和表示进行了A/D转换了的接收信号的绝对值的第1位到第6位D(0)～D(6)之间的乘法运算后进行了相位修正的接收信号DM。

另外，表示接收信号的正负信号符号的D(7)直接输入到下一级的RAKE合成单元15中。

另一方面，在刷新信号MULREF是“1”时，各个多路转换器MUX0～MUX7切换到0侧，在各个电容器上加入基准电位Vref，另外，闭合短路了反相放大器INV的输入侧和输出侧的刷新开关SWa，消除积存在反相放大器INV的输入侧上的残留电荷。

另外，该刷新成为在后述RAKE合成单元15的刷新的相同定时中进行，有关其详细的定时后述。3.RAKE合成单元15

图19是示出上述RAKE合成单元15的概略构成的框图。如上所述，该RAKE合成单元15是用于与定时匹配地把从上述相位修正模块14输出的各路径被相位修正了的接收信号进行加法运算，得到最大比合成输出的部分。图19中，71是输入从上述相位修正模块14中的信息码元相位修正单元40输出的各路径的DiMi以及DqMq，进行取样保持，并且把它们进行相加计算4个路径部分的接收信号的I成分之和的I成分用加法器，72是依次把各个路径的DiMq以及DqMi进行相加，计算出4个路径部分的接收信号的Q成分之和的Q成分用加法器。

另外，如上述公式(8)所示，由于被相位修正了的接收信号的Q成分Dqhat＝Dq-DiMq，所以上述Q成分用加法器72中的DiMq输入端子，如图所示把输入信号的极性反转后进行输入。具体地讲，通过把该输入信号Di的信号符号D(7)反转后进行输入加以实现。

另外，73以及74分别是把来自上述I成分用加法器71以及Q成分用加法器72的RAKE合成输出进行取样保持的取样保持电路，从取样保持电路73输出上述公式(9)所示的被RAKE合成了的接收信号的I成分Dibar，从取样保持电路74输出上述公式(10)所示的被RAKE合成了的接收信号的Q成分Dqbar。这些RAKE合成输出Dibar以及Dqbar或者原封不动地作为模拟数据，或者例如由4位的A/D转换器75以及76转换为数字数据后输出到后续的数据判决电路等中。

另外，上述加法器71以及72上加入对应于各路径定时的控制信号MULCTL1～MULCTL4，根据这些控制信号MULCTL1～MULCTL4，实行对应于各路径的接收信号和相位修正矢量的相乘运算。

另外，在上述取样保持电路73以及74上，加入和码元同步的控制信号RSHCTL，在该控制信号RSHCTL的定时，取样保持来自加法器71以及72的RAKE合成输出。3.1动作的定时

图20示出上述各控制信号MULCTL1～MULCTL4以及RSHCTL的定时。如图所示，对应于各路径的乘法控制信号MULCTL1～MULCTL4的每一个都取为具有多个码片的宽度的信号，在这期间内，如上述图15所示，该路径的接收信号输入到上述相位修正单元40中，进行和对应的相位修正矢量的乘法运算，实现相位修正运算，其乘法结果DiMi、DqMi、DiMq以及DqMq输入到上述加法器71以及72中。而且，如图所示，对应路径的相位修正输出依次输入到上述加法器71以及72中，在和最后的控制信号MULCTL4相同的定时取样保持信号RSHCTL成为高电平。由此，对应于最后的控制信号MULCTL4的第4条路径的被相位修正了的接收信号输入到上述加法器71以及72中，从各个加法器71以及72输出从第1到第4条路径的接收信号的被合成了的输出，在上述取样保持电路73以及74中进行取样保持。

另外，在上述图20中，示出了上述相位修正单元40的刷新信号MULREF。如图所示，该刷新信号由于在上述取样保持电路控制信号RSHCTL成为低电平以后并且直到该码元期间结束的多个脉冲数的期间是可以刷新的期间，所以在该期间内上述刷新信号MULREF成为高电平，如上所述，进行上述乘法器61～64的刷新。另外，在RAKE合成单元15内的加法器71以及72的刷新中也使用该刷新信号MULREF。3.2对于路径数变动的处理

虽然像上述那样进行了RAKE合成，然而由上述多径选择器12选择的路径数随接收状态变动。在上述多径选择器12中，如上所述，从上述信号电平检测器11输出的接收功率电平超过了预定电平的路径中的功率大的一方选择4条路径，输出分别对应的启动信号。在本实施形态中，上述多径选择器12在每两个时隙(80个码元)中进行上述的路径选择，进行上述启动信号的刷新。另一方面，上述被相位修正了的接收信号，由于仅延迟一个时隙(40个码元)，所以不能够直接使用来自上述多径选择器12的启动信号。

图21(b)用于说明该状况。上述图21(a)中，路径信息切换信号MAX_HLD是表示由上述多径选择器12刷新的启动信号的刷新定时的信号，每两个时隙进行输出。如上所述，由于被相位修正了的接收信号仅延迟1个时隙，因此在上述RAKE合成单元15中，需要把上述启动信号延迟40个码元部分后进行使用。

图21(b)示出用于使用上述图21(a)所示的被延迟了的启动信号(ENBLP1～ENBLP4)的构成。图中，77是把来自上述多径选择器12的路径1～4的启动信号根据切换信号读入的4位的寄存器。该切换信号取为SLOT^*(反转MAX_HLD)(SLOT是时隙同步信号，MAX_HLD是路径信息切换信号)，如从上述图21(a)所明确的那样，比上述路径信息切换信号延迟40个码元。从而，通过使用从该寄存器77输出的启动信号ENBLP1～ENBLP4，能够保证用于上述相位修正的一个时隙部分的延迟。

在此，参照图22说明接收路径数变动情况下的动作。图22(a)示出接收的路径数转移的一例。如该图所示，路径数进行变动，使得第1以及第2时隙的路径数是4，第3以及第4时隙的路径数是2，第5以及第6时隙的路径数是4。同图(b)用于说明在路径数变动的情况下，从接收上述第2时隙的信息码元并且进行RAKE合成情况下的上述相位修正矢量生成模块35～38分别输出的相位修正矢量M2以及对应的启动信号。

在对D2进行RAKE合成的定时中，从上述复数型匹配滤波器10输出第3时隙的信息码元D3，从上述多径选择器12，输出被刷新了2条路径的启动信号。然而，从上述寄存器77输出刷新前的4条路径的启动信号，在RAKE合成单元15中，输出4条路径的启动信号。另一方面，在上述相位修正矢量生成模块35～38中，使用从位于该信息码元组D2的前后的导频码元组P2和P3计算出来的相位误差，计算相位修正矢量，而如上所述，这时，不能够检测出对于P3的接收信号中的第3以及第4条路径的接收信号。从而，在上述相位修正矢量生成模块37以及38中，如图所示，使用基准电位Vref计算相位修正矢量M2，输入到上述相位修正单元40中，代替对应于上述第3以及第4路径的P3的相位误差矢量。

接着，图22(c)用于说明对上述第4时隙的信息码元D4进行RAKE合成的情况。在这种情况下，从上述多径选择器12输出的启动信号ENBL5是被刷新了的4条路径的启动信号，而从上述寄存器77输出刷新前的2条路径的启动信号。从而，使用从上述相位修正矢量生成模块35以及36如图示那样输出的对应于路径1以及路径2的相位修正矢量进行相位修正运算，在RAKE合成单元15中进行合成。另外，在上述相位修正矢量生成模块37以及38中，由于没有计算出对应于上述第4时隙的导频码元组P4的该路径的相位误差矢量，因此计算并且输出从基准电位Vref和对应于第5时隙的导频码元组P5的相位误差E5计算出相位修正矢量M4，而这些输出在相位修正运算中不被使用。

这样，即使在接收路径数发生变动的情况下，也能够与此对应地进行RAKE合成。3.3加法器71、72

其次，详细地说明RAKE合成单元15中的上述加法器71以及72。图23示出该加法器71以及72的构成。该加法器71以及72和上述相位误差运算模块31～34中的加法器55以及56一样，设定为进行积分动作的加法器。

图23中，INV1以及INV2每一个都是上述反相放大器，通过这样串连连接的第1反相放大器INV1和第2反相放大器INV2，构成上述图4(c)所示的加减电路。C11～C14以及C31～C34是连接到上述第1反相放大器INV1输入侧的输入电容器，C21～C24以及C41～C44是连接到上述第2反相放大器INV2输入侧的输入电容器。

另外，Cf1以及Cf2分别是上述第1反相放大器INV1以及第2反相放大器INV2的反馈电容器，Cc是连接到上述第1反相放大器INV1的输出侧和上述第2反相放大器INV2的输入侧之间的耦合电容器。

这里，上述各输入电容器C11～C44全部设定为相同的容量，在把这些容量设定为1的时候，上述反馈电容器Cf1、Cf2以及耦合电容器的容量每一个都是4。

另外，开关SWu以及SWv分别是并联连接到上述反馈电容器Cf₁以及Cf₂的刷新用的开关，MUXb是把上述耦合电容器Cc的输入侧选择性地连接到上述第1反相放大器INV1的输出侧和基准电位Vref的多路转换器。而且，上述开关SWu、SWv以及多路转换器MUXb上作为控制信号供给用于控制该RAKE合成单元15的刷新的刷新信号MULREF。

DM1以及DM2是第1以及第2信号输入端子，上述相位修正单元40的输出连接到这些信号输入端子DM1以及DM2上。在图23所示的加法器是I成分用加法器71时，在上述第1信号输入端子DM1上输入上述相位修正单元40中的乘法器61的输出DiMi；在上述第2信号输入端子DM2上输入上述乘法器64的输出DqMq。

另一方面，在该加法器是Q成分用的加法器72时，在上述第1信号输入端子DM1上输入上述乘法器62的输出DqMi，在上述第2信号输入端子DM2上输入上述乘法器63的输出DiMq。

在上述各个输入电容器C11～C14、C21～C24、C31～C34以及C41～C44上，如图所示，分别各连接两个输入开关SWl1～SWt4。在各个输入电容器C11～C44上分别各连接的两个输入开关中的一方的开关SWm1～SWm4、Swo1～Swo4、SWq1～SWq4以及SWt1～SWt4每一个都接到基准电位Vref上。另外，上述输入电容器C11～C14(第1输入电容器组)上所连接的开关SWl1～SWl4以及上述输入电容器C21～C24(第2输入电容器组)上所连接的开关SWn1～SWn4连接到上述第1信号输入端子DM1上，上述输入电容器C31～C34(第3输入电容器组)上所连接的输入开关SWp1～SWp4以及上述输入电容器C41～C44(第4输入电容器组)上所连接的输入开关SWs1～SWs4连接到上述第2信号输入端子DM2上。另外，在这些开关处于断开的状态下，上述反相器INV1以及INV2的输出保持处于断开状态之前的值。

而且，连接到上述输入电容器C11上的开关SWl1上作为控制信号供给ENBLP1*(反转MULREF)*MULCTL1*(反转D1(7))，在开关SWm1上供给(反转ENBLP1)+MULREF+(MULCTL1*D1(7))。这里，ENBLPx(x＝1～4)是把显示从上述多径选择器12输出的被选择路径位置的信号仅延迟40个码元的启动信号，MULREF是用于和上述相位修正单元40中的乘法器一起刷新该加法器的刷新信号，MULCTLx(x＝1～4)是用于实行上述的对于各个路径的相位修正运算的定时信号，D1(7)是从第1信号输入端子输入的数据的信号符号。

另外，作为控制信号分别在开关SWl2上加入ENBLP2*(反转MULREF)*MULCTL2*(反转D1(7))，在开关SWm2上(反转ENBLP2)+MULREF+(MULCTL2*D1(7))，在开关SWl3上加入ENBLP3*(反转MULREF)*MULCTL3*(反转D1(7))，在开关SWm3上加入(反转ENBLP3)+MULREF+(MULCTL3*D1(7))，在开关SWl4上加入ENBLP2*(反转MULREF)*MULCTL2*(反转D1(7))，在开关SWm4上加入(反转ENBLP4)+MULREF+(MULCTL4*D1(7))。

这样，连接到上述输入电容器C11上的开关SWl1以及开关SWm1由对应于上述第1路径的控制信号ENBLP1以及MULCTL1控制，连接到上述输入电容器C12上的开关SWl2以及开关SWm2由对应于上述第2路径的控制信号ENBLP2以及MULCTL2控制，以下同样地，连接到输入电容器C13上的开关SWl3、SWl4以及连接到输入电容器C14上的开关SWl4、SWm4分别对应于第3以及第4路径进行控制。

对于连接到上述第2反相放大器INV2的输入侧的第2输入电容器组(C21～C24)分别连接开关SWn1～SWn4和SWo1～SWo4。而且，各个开关SWn1～SWn4的另一端连接到上述第1信号输入端子DM1上，开关SWo1～SWo4的另一端连接上述基准电位Vref。而且，在上述开关SWn1～SWn4上，分别供给对应的控制信号ENBLP1*(反转MULREF)*MULCTL1*D1(7)，在上述开关SWo1～SWo4上，供给对应的控制信号(反转ENBLP1)+MULREF+(MULCTL1*D1(7))～(反转ENBLP4)+MULREF+(MULCTL4*D1(7))。

在连接到上述第1反相放大器INV1的输入侧的第3输入电容器组(C31～C34)上，分别连接上述第2信号输入端子DM2上所连接的开关SWp1～SWp4中的对应开关和上述基准电位Vref上所连接的开关SWq1～SWq4中的对应的一个开关。而且，上述开关SWp1～SWp4上分别供给控制信号ENBLP1^*(反转MULREF)^*MULCTL1^*(反转D2(7))～ENBLP4^*(反转MULREF)^*MULCTL4^*(反转D2(7))，上述开关SWq1～SWq4上分别供给控制信号(反转ENBLP1)+MULREF+(MULCTL1^*D2(7))～(反转ENBLP4)+MULREF+(MULCTL4^*D2(7))。这里，D2(7)是从上述第2信号输入端子DM2输入的数据的信号符号。

另外，在连接到上述第2反相放大器INV2的输入侧所设置的多路转换器MUXb的一个的输入端子上的第4输入电容器组(C41～C44)上，分别连接上述第2信号输入端子DM2上所连接的开关SWs1～SWs4中的对应开关和上述基准电位所连接的开关SWt1～SWt4中的对应开关。而且，上述开关SWs1～SWs4上分别供给控制信号ENBLP1^*(反转MULREF)^*MULCTL1^*(反转D2(7))～ENBLP4^*(反转MULREF)^*MULCTL4^*(反转D2(7))，上述开关SWt1～SWt4上分别供给控制信号(反转ENBLP1)+MULREF+(MULCTL1^*D2(7))～(反转ENBLP4)+MULREF+(MULCTL4^*D2(7))。

如上所述，根据上述图23所示的加法器是上述图19所示的I成分用的加法器71或者是Q成分用的加法器72，加入到其信号输入端子DM1以及DM2上的信号不同，在I侧的时候，在上述第1信号输入端子DM1上输入上述相位修正单元40的输出中的DiMi，在上述第2信号输入端子DM2上输入DqMq。而且，作为上述信号符号D1(7)使用对应于上述Di的数据的MSB即Di(7)，作为信号符号D2(7)使用对应于上述Dq的数据的MSB即Dq(7)。

另一方面，在该加法器是Q侧的时候，在上述第1信号输入端子DM1上输入上述相位修正单元40的输出中的DqMi，在第2信号输入端子DM2上输入DiMq。而且，作为上述信号符号D1(7)使用对应于上述Dq的数据的MSB即Dq(7)，作为上述信号符号D2(7)使用把对应于上述Di的数据的MSB进行反转了的数据(反转Di(7))。另外，如上述公式(8)所示，用DqMi-DiMq表示被相位修正了的接收信号的正交成分(Q成分)Dqhat，由于在第2项中存在负号，因此在该加法器是进行Q侧运算的加法器72时，由于从上述相位修正单元40供给的DiMq如上述图19所示那样以把其极性反转后的形式进行输入，因此使用(反转Di(7))。3.3.1通常动作时的动作

下面说明刷新信号MULREF取“0”时的通常动作时的动作。

如上所述，图23所示的加法器像对于上述图19所说明的那样，使用把被相位修正了的接收信号的I成分进行合成的加法器71或者把Q成分进行合成的加法器72的某一个。

在作为合成I成分的加法器71使用的情况下，把从上述相位修正单元40顺序输出的对应于各路径的被相位修正了的部分和DiMi以及DqMq顺序进行相加，计算出上述公式(9)所示的被RAKE合成了的接收信号的Q成分。

另一方面，在作为合成Q成分的加法器7 2使用的情况下，把从上述相位修正单元40顺序输出的对应于各路径的被相位修正了的部分和DiMq以及被反转了DqMi的顺序进行相加，计算出上述公式(9)所示的被RAKE合成了接收信号的Q成分。3.3.1a合成I成分的加法器71的情况

首先，说明该加法器作为进行上述成分I合成的加法器71使用的情况。

像对于上述图20所说明的那样，控制信号MULCTLx(x＝1～4，x对应路径编号)是表示对应于各个路径的进行相位修正运算定时的信号，是在1个码元期间的前半部分，以MULCTL1，MULCTL2，MULCTL3，MULCTL4的顺序依次进行驱动的信号。在该控制信号MULCTLx是“0”时，各个输入开关SWl1～SWt4的每一个都处于断开状态。

在上述控制信号MULCTLx取“1”(高电平)的情况下，上述信号符号D1(7)是“1”即(这种情况下因为是I侧的加法器71)Di是负的时候，对应的开关SWlx以及SWox断开，开关SWmx以及SWnx成为闭合状态。从而，Di是负的时候，从上述第1信号输入端子DM1输入的DiMi经过上述第2输入电容器组C21～C24中的对应输入电容器C2x加入到上述第2反相放大器INV2的输入端，成为由第1以及第2反相放大器INV1以及INV2构成的加减电路的负输入。

另一方面，在上述控制信号MULCTLx取“1”(高电平)的时候，上述信号符号D1(7)是“1”即(这种情况下因为是I侧的加法器71)Di是正的时候，对应的开关SWlx以及SWox闭合，开关SWmx以及SWnx断开。从而，Di是正的时候，从上述第1信号输入端子DM1输入的DiMi经过上述第1输入电容器组C11～C14中的对应输入电容器C1 x连接到上述第1反相器INV1的输入侧。由此，这种情况下，成为由上述反相放大器INV1以及INV2构成的加减电路的正侧的输入。

另一方面，和上述的情况一样，在连接到上述第1反相放大器INV1的输入侧的第3输入电容器组C31～C34以及连接到上述第2反相放大器INV2的输入侧的第4输入电容器组C41～C44中，从上述第2输入信号端子DM2输入的被相位修正了的各路径的逆扩展信号DqMq根据各个对应的数据的正负，加入到输入电容器C31～C34或C41～C44上。

这样，随着上述控制信号ENBLP1～ENBLP4的顺序驱动，对应路径的被相位修正了的逆扩展信号DiMi根据Di的正负，加入到对应的输入电容器C1x或者C2x上，DqMq根据Dq的正负，加入到对应的输入电容器C3x或C4x上。由此，在上述控制信号ENBLP4成为高电平时，在上述第2反相放大器INV2的输出out2上，输出上述公式(9)所示的RAKE合成输出的I成分Dibar。3.3.1b合成Q成分的加法器72的情况

在该乘法器作为合成Q成分的加法器72使用的情况下，在上述第1信号输入端子DM1上加入DqMi，在第2信号输入端子DM2上加入DiMq。另外，作为D1(7)使用Dq的信号符号Dq(7)，作为D2(7)使用把Di反转了的数据的信号符号(反转Di(7))。

和上述的情况一样，在上述控制信号MULCTLx是“0”时，和上述的情况一样，所有的输入开关成为断开状态。

在上述控制信号MULCTLx为“1”的情况下，上述信号符号D1(7)成为“1”，即，对应路径的被逆扩展了的接收数据的正交成分Dq是负的时候，和上述的情况一样，对应的开关SWlx以及Swox断开，对应的开关SWmx以及SWnx闭合，从第1信号输入端子DM1输入的DqMi连接到由上述反相放大器INV1以及INV2构成的加减电路的负输入端，。另外，在信号符号D1(7)是“ 0”既Dq是正时，对应的开关SWlx以及Swox闭合，对应的开关SWmx以及SWnx断开，DqMi成为上述加减电路的正侧输入。

信号符号D2(7)是“1”即对应路径的被逆扩展的的接收数据的I成分Di是正的时，对应的开关SWpx以及SWtx断开，对应的开关SWqx以及Swsx闭合，从上述第1信号输入端子DM1输入的DiMq成为上述加减电路的负输入。另外，在信号符号D2(7)是“0”(Di是负)时，对应的开关SWpx以及Swtx闭合，对应的开关SWqx以及SWsx断开，DqMi成为上述加减电路的正侧输入。

这样，伴随着上述控制信号ENBLP1～ENBLP4顺序的驱动，对应路径的被相位修正了的逆扩展信号DqMi根据Dq的正负，加入到对应的输入电容器C1 x或者C2x上，DiMq根据Di的正负，加入到对应的输入电容器C4x或者C3x上。由此，在上述控制信号ENBLP4成为高电平时，在上述第2反相放大器INV2的输出out2上，输出上述公式(10)所示的RAKE合成输出的Q成分Dqbar。3.3.02刷新时的动作

在控制该加法器的刷新的刷新信号MULREF是“1”(高电平)时，上述开关SWlx以及SWnx(x＝1～4)的每一个都断开，上述开关SWmx以及SWox都闭合。从而，在输入电容器C11～C14以及C21～C24的输入侧，加入基准电位Vref。

另外，上述开关SWpx以及SWsx每一个都断开，上述开关SWqx以及SWtx每一个都闭合。从而，在输入电容器C31～C34以及C41～C44的输入侧加入基准电位Vref。

另外，分别并联连接到上述反馈电容器Cf1以及Cf2上的开关也都闭合，上述多路转换器MUXb连接到基准电位Vref。

从而，如上所述，消除了在各个电容器上的残留电荷，进行刷新。由此，总是能够进行高精度的运算。另外，该刷新的定时示于上述图20。3.4取样保持电路73、74

图24中示出上述取样保持电路73以及74的一构成例。该图所示的取样保持电路是在上述图4(a)所示的取样保持电路上添加了用于刷新的构成的电路。图中，INI/Q表示输入信号端子，在该取样保持电路是连接到上述I成分用加法器71的输出端上的取样保持电路73的情况下在该INI/Q上输入上述RAKE合成输出的I成分，在是连接到上述Q成分用加法器72的取样保持电路74时，成为输入RAKE合成输出的Q成分。

另外，在上述输入信号端子INI/Q和输入电容器C1之间设置的开关SWa是取样保持开关，作为控制信号加入(反转RCHREF)^*RCHCTL。这里，RCHREF是用于把该取样保持电路进行刷新的取样保持刷新信号，RCHCTL是取样保持信号。另外，在上述输入电容器C1的输入侧和基准电位Vref之间设置开关SWb，另外，在反相放大器INV的输入侧和输出侧之间设置刷新用的开关SWr。这些开关SWb以及SWr上，加入上述刷新信号RCHREF。

图25是用于说明上述图24所示的取样保持电路的动作的定时图。取样保持信号RSHCTL是和码元同步的信号，如上述图20所示那样是以和对应于路径4的乘法运算控制信号MULCTL4的相同定时发生的信号。上述取样保持电路刷新信号RSHREF在上述取样保持信号RSHCTL成为高电平之前取多个码片期间高电平。由此，在进行取样保持之前能够进行取样保持电路的刷新。另外，在上述取样保持信号RSHCTL成为低电平以后，进行上述相位修正单元40中的乘法器61、62以及上述RAKE合成单元15的刷新。

另外，在该取样保持电路73、74的输出原样不变地以模拟信号的形式输出的同时在上述A/D转换器75、76中转换为例如4位数字数据，输出到数据判决电路等后续电路，进行对应的处理。

另外，在以上的说明中，以接收的路径数为4，被转换了的数字数据的位数为8位，包含于一个时隙中的导频码元数为4，信息码元数为36进行了说明，然而，本发明的信号接收装置并不限于这些数值例的情况，在其它的情况下也能够同样地使用。

如以上详细地说明的那样，若依据本发明的信号接收装置，则用模拟运算电路计算包含于在信息码元组的前后发送的导频码元组的接收信号中的相位误差的平均值并且生成相位修正矢量，用模拟型运算电路把被转换为数字信号的延迟了的该信息码元的接收信号和上述相位修正矢量进行相乘运算实行相位修正处理，因此把数字式的乘法器置换为模拟和数字的混合乘法器，能够提供高速、高精度而且低功耗的相位修正模块。

另外，由于以对应于信号的帧构成的定时进行刷新，因此不需要设置用于代替刷新时的运算的冗余的运算电路，能够实行高精度的运算而且不加大电路规模。

Claims (4)

1.一种扩频通信方式中的信号接收装置，它是交互地配置并发送导频码元组和信息码元组的扩频通信方式中的信号接收装置，其特征在于：

具有

把被正交检波了的接收信号进行逆扩展的匹配滤波器；

从来自该匹配滤波器的逆扩展输出中按照接收功率的大小的顺序选择多条路径的多径选择器；

输入对应于该多径选择器所选路径的逆扩展信号的相位修正装置；

把从该相位修正装置输出的上述被选择路径的被进行了相位修正的逆扩展信号与定时相匹配地进行加法运算的RAKE合成装置，

上述相位修正装置具有

把从上述匹配滤波器输出的上述被选路径的逆扩展信号变化为数字数据的模数转换器；

存储该模数转换器的输出，在预定时间以后读出的延迟装置；

分别对应于上述各被选路径而设置并由包含在各路径的接收信号中的上述导频码元组计算接收信号的相位误差的模拟运算电路构成的多个相位误差运算装置；

分别对应于上述各被选路径而设置并由模拟运算电路构成的多个相位修正矢量生成装置，该模拟运算电路通过计算由对应的上述相位误差运算装置计算出来的接收信号的连续两个导频码元组的相位误差的平均值，生成一个相位修正矢量；

把从上述各个相位修正矢量生成装置输出的相位修正矢量、和从上述延迟装置读出来的并且被转换为上述数字数据的逆扩展信号进行乘法运算的相位误差修正装置。

2.权利要求1记述的扩频通信方式中的信号接收装置，其特征在于：

上述相位误差运算装置以及上述相位修正矢量生成装置的模拟运算电路被构成为能够刷新以消除偏移电压的结构，

在上述信息码元组的最后的信息码元期间，进行上述相位修正矢量生成装置以及上述相位误差运算装置的刷新。

3.权利要求2记述的扩频通信方式中的信号接收装置，其特征在于：

上述模数转换器构成为以时分方式将上述被选择路径的逆扩展信号转换为数字信号。

4.权利要求1记述的扩频通信方式中的信号接收装置，其特征在于：上述相位误差修正装置以时分方式进行从上述各相位修正矢量生成装置输出的相位修正矢量和从上述延迟装置读出的上述被选择路径的数字逆扩展信号的乘法运算。

Images