CN113271117B - 编码器电路及通讯芯片 - Google Patents

Abstract

本发明提供了一种新型的编码器电路及通讯芯片，应用于集成电路芯片技术领域。具体的，在本发明提供的编码器电路中，其通过简单的电路实现对输入信号进行鉴别、排序，并通过编码信号输出模块有序控制输出，使输出产生高（低）、中、低（高）连续变化的信号，实现对输入信号的编码功能，同时具有电路结构简单，抗干扰能力强，晶圆面积小，成本低的优势。

Description

编码器电路及通讯芯片

技术领域

本发明涉及集成电路芯片设计技术领域，尤其是涉及一种编码器电路及通讯芯片。

背景技术

在空调、安防、智能家居等领域，主机与从机之间的通讯大多采用Home BUS（简称HBS）通讯协议，且其通讯速率通常为9.6Kbps。该协议采用不区分极性的双绞线来连接主从设备，且支持通过双绞线进行通讯和供电。为了增长主从设备之间的传输距离以及降低随着传输距离而增强的干扰性，目前常采用差分信号进行主从设备之间的信号传输。而传输通讯信号的总线，通常称之为AB总线，A线接通讯芯片的一个信号输出口，B线接通讯芯片的另一个信号输出口；为了降低通讯芯片发送信号的损耗，可以采取的编码方式为：当输入信号是高电平信号“1”时，则通讯芯片内部的编码器电路将其以2.5V和2.5V的电压模式发送到AB总线上，即A线的信号幅值是2.5V，B线的信号幅值是2.5V；当输入信号是低电平信号“0”时，则通讯芯片内部的编码器电路将其以“0V”和“5V”的电压模式发送到AB总线上；总结起来，其遵循的规律为：若第一个低电平信号送入通讯芯片，则通讯芯片将编码后的“0V”（“5V”）送给A线（B线），则第二个低电平信号送入通讯芯片，通讯芯片肯定是将编码后的“5V”(“0V”)送给A线（B线）；同理若第一个低电平信号送入通讯芯片，则通讯芯片将编码后的“5V”(“0V”)送给A（B线）线，则第二个低电平信号送入芯片，通讯芯片肯定是将编码后的“0V”(“5V”)送给A线（B线）。

但是，虽然现有技术中已存在了用于编码输入信号的编码器电路，但是，由于现有技术中的编码器电路结构较为复杂，需要大量的元器件，从而造成了编码器电路造价成本高，占用晶圆面积大等问题。

发明内容

本发明的目的在于提供一种新型的编码器电路及通讯芯片，以简化现有技术中的编码器电路，从而在采用较少的元器件便可实现对输入信号的编码功能，同时降低信号传输中的通讯误码率，进而增加通讯芯片的可靠性和稳定性。

第一方面，为了解决上述技术问题，本发明提出一种编码器电路，应用于采用HBS协议的通讯芯片，具体的，所述编码器电路可以包括：输入信号鉴别模块，用于接入相应的输入信号并对所述输入信号进行鉴别，以在检测到所述输入信号为第偶数个低电平信号时，输出一个高电平信号，否则，输出一个低电平信号。

编码信号输出模块，连接所述输入信号鉴别模块并接入所述输入信号，以用于在检测到所述输入信号为高电平信号时，输出对所述输入信号进行编码而得到的两个中电平信号，以及，在检测到所述输入信号为低电平信号时，根据所述输入信号鉴别模块的输出，将所述输入信号编码成两个电平相反的输出信号，以使所述编码信号输出模块的两个输出信号随着所述输入信号的变化，分别为呈高电平、中电平、低电平连续变化的信号，或者为呈低电平、中电平、高电平连续变化的信号。

进一步的，所述编码信号输出模块可以包括第一输出端和第二输出端。

当所述编码信号输出模块检测到所述输入信号为低电平信号且所述输入信号鉴别模块的输出为低电平信号时，所述第一输出端的输出信号为低电平信号且所述第二输出端的输出信号为高电平信号。

以及，当所述编码信号输出模块检测到所述输入信号为低电平信号且所述输入信号鉴别模块的输出为高电平信号时，所述第一输出端的输出信号为高电平信号且所述第二输出端的输出信号为低电平信号。

进一步的，所述编码器电路还可以包括：电流基准模块，接入一基准电压，以用于为所述输入信号鉴别模块和所述编码信号输出模块提供所需的偏置电流。

进一步的，所述电流基准模块包括第一三极管、第二三极管和第一电阻。

其中，所述第一三极管的发射极与所述通讯芯片内部的供电电压连接，所述第一三极管的基极与所述第二三极管的集电极以及所述第一三极管的集电极连接，并作为所述电流基准模块的输出端与所述输入信号鉴别模块连接，所述第二三极管的发射极与所述第一电阻的一端连接，所述第二三极管的基极与基准电压连接，所述第一电阻的另一端与参考地端连接。

进一步的，所述输入信号鉴别模块包括第一电容、第三至第十六三极管、第二至第四电阻和运算放大器。

其中，所述第三三极管的集电极与第五三极管的基极以及第四三极管的集电极连接，第四三极管的基极与输入信号连接，第五三极管的发射极与第六三极管的集电极、第七三极管的集电极以及第七三极管的基极连接，第七三极管的发射极与运算放大器的反相输入端、第一电容的上极板以及第八三极管的集电极连接，运算放大器的同相输入端与第二电阻至第四电阻的一端均相连，第二电阻的另一端与第十二三极管的集电极连接，第十二三极管的基极与第十三极管的集电极以及第十一三极管的集电极连接，第十一三极管的基极与运算放大器的输出端、第十四三极管的基极以及第十六三极管的基极连接，第十四三极管的集电极与第十三三极管的集电极、第九三极管的集电极、第九三极管的基极以及第八三极管的基极连接，第十六三极管的集电极与第十五三极管的集电极相连后作为输入信号鉴别模块的输出端，连接编码信号输出模块；第三三极管、第六三极管、第十三极管、第十三三极管以及第十五三极管的基极均与电流基准模块的输出端连接，第三电阻的另一端、第三三极管的发射极、第六三极管的发射极、第十三极管的发射极、第十三三极管的发射极以及第十五三极管的发射极均与芯片内部的供电电压连接，且第四电阻的另一端、第一电容的下极板、第四三极管的发射极、第八三极管的发射极、第九三极管的发射极、第十一三极管的发射极、第十二三极管的发射极、第十四三极管的发射极以及第十六三极管的发射极均与参考地端连接。

进一步的，所述编码信号输出模块包括第十七至第二十九三极管和第五至第八电阻。

其中，所述第十七三极管的集电极与第十八三极管的集电极、第二十三极管的基极、第二十一三极管的集电极、第二十三三极管的集电极、第二十五三极管的基极以及第二十八三极管的基极连接；第十八三极管的基极与输入信号以及第二十二三极管的基极连接，第十九三极管的集电极与第二十三极管的集电极、第二十二三极管的集电极、第二十六三极管的基极以及第二十九三极管的基极连接；第二十一三极管的基极与第二十三三极管的基极以及输入信号鉴别模块的输出端连接，第二十四三极管的集电极与第二十五三极管的集电极、第五电阻的一端、第六电阻的一端以及第二十六三极管的发射极连接，并作为编码信号输出模块的第一输出端；第二十七三极管的集电极与第七电阻的一端、第八电阻的一端以及第二十九三极管的集电极连接，并作为编码信号输出模块的第二输出端；第七电阻的另一端、第十七三极管的发射极、第十九三极管的发射极、第二十四三极管的发射极、第二十七三极管的发射极以及第二十六三极管的集电极、第二十八三极管的集电极均与芯片内部的供电电压连接，第十八三极管的发射极、第二十一三极管的发射极、第二十二三极管的的发射极、第二十三极管的发射极、第二十五三极管的发射极和第二十九三极管的发射极以及第六电阻、第八电阻的另一端均与参考地端连接。

进一步的，所述运算放大器还可以包括供电端和接地端，所述供电端与所述通讯芯片内部的供电电压连接，以使所述运算放大器通过所述通讯芯片内部的供电电压获取电能，且所述运算放大器通过所述接地端与所述参考地端连接。

进一步的，所述高电平信号为1，所述低电平信号为0，所述中电平信号为所述通讯芯片内部的供电电压的一半。

第二方面，基于如上所述的编码器电路，本发明还提供了一种通讯芯片。具体的，所述通讯芯片可以包括如上所述的编码器电路，以利用所述编码器电路将0编码为0或1，将1编码为所述通讯芯片内部的供电电压的一半，实现编码后的信号满足HBS协议通讯要求。

与现有技术相比，本发明具有以下有益效果：

本发明提供了一种新型的编码器电路及通讯芯片。具体的，在本发明提供的编码器电路中，其通过简单的电路实现对输入信号进行鉴别、排序，并通过编码信号输出模块有序控制输出，使输出产生高（低）、中、低（高）连续变化的信号，实现对输入信号的编码功能，同时具有电路结构简单，抗干扰能力强，晶圆面积小，成本低的优势。

并且，本发明提供的编码器电路可以应用在采用HBS协议的通讯芯片中对一些信号进行编码，使信号成对相反输出、降低了信号传输中的误码率，增加了系统的可靠性节。

附图说明

图1为本发明一实施例中提供的一种编码器电路的电路示意图。

图2为本发明一实施例中提供的编码器电路的输入信号与两个输出信号之间的仿真波形示意图。

其中，附图中，

10-电流基准模块； 20-输入信号鉴别模块；

30-编码信号输出模块； Q1~Q29-第一三极管至第二十九三极管；

IN-输入信号； R1~R8-第一电阻至第八电阻；

OP1-运算放大器； C1-第一电容；

VREF-基准电压； GND-参考地端；

VO-输入信号鉴别模块的输出端； OUTA-编码信号输出模块的第一输出端；

OUTB-编码信号输出模块的第二输出端；

VDD-通讯芯片内部的供电电压； I1/I2/I3-电流；

V1-第一电压。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

诚如背景技术所述，目前，在空调、安防、智能家居等领域，主机与从机之间的通讯大多采用Home BUS（简称 HBS）通讯协议，且其通讯速率通常为9.6Kbps。该协议采用不区分极性的双绞线来连接主从设备，且支持通过双绞线进行通讯和供电。为了增长主从设备之间的传输距离以及降低随着传输距离而增强的干扰性，目前常采用差分信号进行主从设备之间的信号传输。而传输通讯信号的总线，通常称之为AB总线，A线接通讯芯片的一个信号输出口，B线接通讯芯片的另一个信号输出口；为了降低通讯芯片发送信号的损耗，可以采取的编码方式为：当输入信号是高电平信号“1”时，则通讯芯片内部的编码器电路将其以2.5V和2.5V的电压模式发送到AB总线上，即A线的信号幅值是2.5V，B线的信号幅值是2.5V；当输入信号是低电平信号“0”时，则通讯芯片内部的编码器电路将其以“0V”和“5V”的电压模式发送到AB总线上；总结起来，其遵循的规律为：若第一个低电平信号送入通讯芯片，则通讯芯片将编码后的“0V”（“5V”）送给A线（B线），则第二个低电平信号送入通讯芯片，通讯芯片肯定是将编码后的“5V”(“0V”)送给A线（B线）；同理若第一个低电平信号送入通讯芯片，则通讯芯片将编码后的“5V”(“0V”)送给A（B线）线，则第二个低电平信号送入芯片，通讯芯片肯定是将编码后的“0V”(“5V”)送给A线（B线）。

虽然，现有技术中已存在了用于编码输入信号的编码器电路，但是，由于现有技术中的编码器电路结构较为复杂，需要大量的元器件，从而造成了编码器电路造价成本高，占用晶圆面积大等问题。

因此，为了解决上述问题，本发明的核心思想在于提供一种新型的编码器电路及通讯芯片，以简化现有技术中的编码器电路，从而在采用较少的元器件便可实现对输入信号的编码功能，同时降低信号传输中的通讯误码率，进而增加通讯芯片的可靠性和稳定性。

以下将对本发明的一种编码器电路及通讯芯片作进一步的详细描述。下面将参照附图1和附图2对本发明进行更详细的描述，其表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

请参考图1，图1本发明一实施例的编码器电路的电路示意图。具体的，本发明实施例中提供的编码器电路具体可以应用于采用HBS协议的通讯芯片。具体的，本发明提供的编码器电路可以包括：电流基准模块10、输入信号鉴别模块20和编码信号输出模块30。

其中，所述电流基准模块10，接入一基准电压VREF，以用于为所述输入信号鉴别模块20和所述编码信号输出模块30提供所需的偏置电流。

具体的，所述电流基准模块10可以包括第一三极管Q1、第二三极管Q2和第一电阻R1。其中，所述第一三极管Q1为PNP型晶体管，且流过所述第一三极管Q1集电极的电流为I1，具体的，电流I1=（VREF-Vbe）/R1，其中，所述Vbe为所述第二三极管Q2的基极发射极的结压降；所述第二三极管Q2为NPN型晶体管，且所述第一三极管Q1的发射极与所述通讯芯片内部的供电电压VDD连接，所述第一三极管Q1的基极与所述第二三极管Q2的集电极以及所述第一三极管Q1的集电极连接，并作为所述电流基准模块10的输出端与所述输入信号鉴别模块20连接，所述第二三极管Q2的发射极与所述第一电阻R1的一端连接，所述第二三极管R2的基极与所述基准电压VREF连接，所述第一电阻R1的另一端与参考地端GND连接。

进一步的，所述输入信号鉴别模块20，用于接入相应的输入信号IN并对所述输入信号IN进行鉴别，以在检测到所述输入信号IN为第偶数个低电平信号时，输出一个高电平信号，否则，输出一个低电平信号。

具体的，所述输入信号鉴别模块20可以包括第一电容C1、第三至第十六三极管（Q3~Q16）、第二至第四电阻（R2~R4）和运算放大器OP1。

其中，所述第三三极管Q3、第五三极管Q5、第六三极管Q6、第十三极管Q10、第十三三极管Q13以及第十五三极管Q15均为PNP型晶体管，而第四三极管Q4、第七三极管Q7、第八三极管Q8、第九三极管Q9、第十一三极管Q11、第十二三极管Q12、第十四三极管Q14以及第十六三极管Q16均为NPN型晶体管。并且，所述第三三极管Q3的集电极与所述第五三极管Q5的基极以及所述第四三极管Q4的集电极连接，所述第四三极管Q4的基极与所述输入信号IN连接，所述第五三极管Q5的发射极与所述第六三极管Q6的集电极、所述第七三极管Q7的集电极以及所述第七三极管Q7的基极连接，所述第七三极管Q7的发射极与所述运算放大器OP1的反相输入端（-）、所述第一电容C1的上极板以及所述第八三极管Q8的集电极连接，所述运算放大器OP1的同相输入端（+）与所述第二电阻R2至所述第四电阻R4的一端均相连，所述第二电阻R2的另一端与所述第十二三极管Q12的集电极连接，所述第十二三极管Q12的基极与所述第十三极管Q10的集电极以及所述第十一三极管Q11的集电极连接，所述第十一三极管Q11的基极与所述运算放大器OP1的输出端、所述第十四三极管Q14的基极以及所述第十六三极管Q16的基极连接，所述第十四三极管Q14的集电极与所述第十三三极管Q13的集电极、所述第九三极管Q9的集电极、所述第九三极管Q9的基极以及所述第八三极管Q8的基极连接，所述第十六三极管Q16的集电极与所述第十五三极管Q15的集电极相连后，作为所述输入信号鉴别模块20的输出端VO，连接编码信号输出模块30；所述第三三极管Q3的基极、第六三极管Q6的基极、第十三极管Q10的基极、第十三三极管Q13的基极以及所述第十五三极管Q15的基极均与所述电流基准模块10的输出端连接，所述第三电阻R3的另一端、第三三极管Q3的发射极、第六三极管Q6的发射极、第十三极管Q10的发射极、第十三三极管Q13的发射极以及所述第十五三极管Q15的发射极均与芯片内部的供电电压VDD连接，且所述第四电阻R4的另一端、所述第一电容C1的下极板、所述第四三极管Q4的发射极、所述第八三极管Q8的发射极、所述第九三极管Q9的发射极、所述第十一三极管Q11的发射极、所述第十二三极管Q12的发射极、所述第十四三极管Q14的发射极以及所述第十六三极管Q16的发射极均与所述参考地端GND连接。

其中，电流I3为流过所述第八三极管Q8集电极的电流，假设所述第一三极管Q1和所述第十三三极管Q13的发射极面积之比为1：N，所述第九三极管Q9和所述第八三极管Q8的发射极面积之比为1：M，则所述电流I3=M*N*I1，其中，所述M和N均可以为大于0的实数，因此，可以根据实际需要设置合适的M和N值，以灵活的调节所述电流I3的大小。

由于HBS协议要求不可以存在连续低电平信号输入通讯芯片，但是可以连续高电平信号输入通讯芯片中，即，采用HBS协议的通讯芯片可处理的输入信号只有01、11这两种信号形态，而不会出现00（连续两个低电平信号）的情况。基于此，本发明提供了一种编码器电路，将信号0（低电平信号）编码成两个相反的高（低）、低（高）信号，将信号1（高电平信号）编码为中电平信号，并以高、中（介于0、1之间，只出现在输出信号传输过程中）、低（低、中、高）信号的形式由编码器电路的输出端根据输入信号循环输出。其中，所述中电平信号为所述通讯芯片内部的供电电压的一半，即，VDD/2。

在本实施例中，通过输入信号鉴别模块20鉴别出输入信号IN是第奇数个低电平信号，还是第偶数个低电平信号，从而控制输入信号鉴别模块20的输出端信号VO是低电平信号，还是高电平信号，并将该输出信号VO发送给编码信号输出模块30，以使编码信号输出模块30根据输入信号鉴别模块20的输出端信号VO和输入信号IN的电平信号，决定其输出端OUTA和OUTB的信号电平，以实现对输入信号IN进行鉴别、排序，并通过编码信号输出模块30有序控制输出，最终使输出产生高（低）、中、低（高）连续变化的信号，实现对输入信号IN的编码功能。

具体的，假设输入信号IN的单位时间为T（即单位低电平信号的持续时间为T）；那么，当输入信号IN为第奇数个低电平信号时，第四三极管Q4、第五三极管Q5关断，而第六三极管Q6以电流I2对第一电容C1充电，其充电时间为该低电平信号的持续时间T，此时第一电容C1的上极板（运算放大器OP1的反向输入端）电压VN无限接近运算放大器OP1（也可以理解为比较器）的同相输入端电压VT，运算放大器OP1的输出端为高电平信号，输入信号鉴别模块20的输出端电压VO为低电平信号；当输入信号IN输入一个低电平信号后将输入高电平信号，此时第四三极管Q4、第五三极管Q5导通，I2经第五三极管Q5流向GND，而第一电容C1两端的电压保持不变（保持上一状态），输入信号鉴别模块20的输出端电压VO保持上一状态为低电平信号。当输入信号IN为第偶数个低电平信号时，第四三极管Q4、第五三极管Q5关断，第六三极管Q6以电流I2对第一电容C1充电，第一电容C1的上极板电压迅速大于VT电压为VTH，运算放大器OP1的输出端电压立刻翻转为低电平信号，且输入信号鉴别模块20的输出端输出一个高电平信号，第九三极管Q9、第十二三极管Q12导通，而第九三极管Q9导通，则第一电容C1放电，且其放电电流为（I3-I2），第十二三极管Q12导通，VT电压变为VTL(设置VTL接近、稍大于GND电压)，控制I3-I2的大小（所述电流I3大于所述电流I2），从而使第一电容C1在T时间内上极板电压变为VTL，运算放大器OP1的输出端信号翻转为高电平信号，因此，输入信号鉴别模块20输出低电平信号，第十二三极管Q12、第九三极管Q9关断，VT电压变为VTH。然后，当输入信号IN输入高电平信号……如此反复。由此可知，在本实施例中，所述输入信号鉴别模块20实现的功能为：输入信号IN为高电平信号或为第奇数个低电平信号时，其输出端VO为低电平信号；当输入信号IN为第偶数个低电平信号时，其输出端VO为高电平信号。

需要说明的是，所述电流I2为流过所述第六三极管Q6集电极的电流，假设所述第一三极管Q1和所述第六三极管Q6的发射极面积之比为1：K，则所述电流I2=K*I1，其中，所述K可以为大于0的实数。

其中，VTH=VDD*R4/(R3+R4)，VTL=VDD*(R2//R4)/[R3+(R2//R4)]，由上述公式可知，通过设置第二电阻R2的阻值，可以使VT电压的VTL接近零，而第一电容C1的电容大小的计算公式为：C1*(VTH-VTL)=(I3-I2)*T，因此，可以通过设置合适的第二电阻R2、第三电阻R3、第四电阻R4的阻值以及电容C1的大小，从而使T= C1*(VTH-VTL)/(I3-I2）。

此外，所述运算放大器OP1还可以包括供电端和接地端，所述供电端与所述通讯芯片内部的供电电压VDD连接，以使所述运算放大器OP1通过所述通讯芯片内部的供电电压VDD获取电能，且所述运算放大器OP1通过所述接地端与所述参考地端GND连接。

进一步的，所述编码信号输出模块30，连接所述输入信号鉴别模块20并接入所述输入信号IN，以用于在检测到所述输入信号IN为高电平信号时，输出对所述输入信号IN进行编码而得到的两个中电平信号，以及，在检测到所述输入信号IN为低电平信号时，根据所述输入信号鉴别模块20的输出，将所述输入信号IN编码成两个电平相反的输出信号，以使所述编码信号输出模块30的两个输出信号（OUTA和OUTB）随着所述输入信号IN的变化，分别为呈高电平、中电平、低电平连续变化的信号，或者为呈低电平、中电平、高电平连续变化的信号。

具体的，所述编码信号输出模块30可以包括第一输出端OUTA和第二输出端OUTB。当所述编码信号输出模块30检测到所述输入信号IN为低电平信号且所述输入信号鉴别模块20的输出为低电平信号时，所述第一输出端OUTA的输出信号为低电平信号且所述第二输出端OUTB的输出信号为高电平信号。当所述编码信号输出模块30检测到所述输入信号IN为低电平信号且所述输入信号鉴别模块20的输出为高电平信号时，所述第一输出端OUTA的输出信号为高电平信号且所述第二输出端OUTB的输出信号为低电平信号。

其中，所述编码信号输出模块30可以包括第十七至第二十九三极管（Q17~Q29）和第五至第八电阻（R5~R8）。

具体的，所述第十七三极管Q17、第十九三极管Q19、第二十四三极管Q24以及第二十七三极管Q27均为PNP型晶体管，而所述编码信号输出模块30剩余的所述三极管均为NPN型晶体管，且所述第十七三极管Q17的集电极与所述第十八三极管Q18的集电极、第二十三极管Q20的基极、第二十一三极管Q21的集电极、第二十三三极管Q23的集电极、第二十五三极管Q25的基极以及所述第二十八三极管Q28的基极连接；所述第十八三极管Q18的基极与所述输入信号IN以及第二十二三极管Q22的基极连接，所述第十九三极管Q19的集电极与第二十三极管Q23的集电极、第二十二三极管Q22的集电极、第二十六三极管Q26的基极以及第二十九三极管Q29的基极连接；所述第二十一三极管Q21的基极与第二十三三极管Q23的基极以及所述输入信号鉴别模块20的输出端VO连接，第二十四三极管Q24的集电极与所述第二十五三极管Q25的集电极、第五电阻R5的一端、第六电阻R6的一端以及第二十六三极管Q26的发射极连接，并作为所述编码信号输出模块30的第一输出端OUTA；第二十七三极管Q27的集电极与第七电阻R7的一端、第八电阻R8的一端以及第二十九三极管Q29的集电极连接，作为编码信号输出模块30的第二输出端OUTB；第七电阻R7的另一端、第十七三极管Q17的发射极、第十九三极管Q19的发射极、第二十四三极管Q24的发射极以及第二十六三极管Q26的集电极、第二十七三极管Q27的发射极以及第二十八三极管Q28的集电极均与所述芯片内部的供电电压VDD连接，第十八三极管Q18的发射极、第二十一三极管Q21的发射极、第二十三极管Q23的发射极、第二十五三极管Q25的发射极和第二十九三极管Q29的发射极以及第六电阻R6、第八电阻R8的另一端均与所述参考地端GND连接。

在本实施例中，当输入信号IN为高电平时，编码信号输出模块30中的第十八三极管Q18导通、第二十五三极管Q25和第二十八三极管Q28关断，第二十二三极管Q22导通、第二十六三极管Q26和第二十九三极管Q29关断，而编码信号输出模块30的第一输出端OUTA的电压等于VDD*R6/(R5+R6)、第二输出端OUTB的电压等于VDD*R8/(R7+R8)，因此，当设置R5、R6、R7、R8的电阻大小相等时，则第一输出端OUTA和第二输出端OUTB的输出电压相等，均为=VDD/2，即，为中电平信号。当输入信号IN为第奇数个低电平信号时，输入信号鉴别模块20的输出端VO为低电平信号，因此，第十八三极管Q18关断，第二十一三极管Q21关断，第一电压V1为高电平，而第二十三极管Q20、第二十五三极管Q25、第二十八三极管Q28导通，第二十六三极管Q26、第二十九三极管Q29关断，此时，第一输出端OUTA的电压等于参考地端GND的电压，即为低电平信号，而第二输出端OUTB的电压等于通讯芯片内部的供电电压VDD电压，即为高电平信号。当输入信号IN为第偶数个低电平且输入信号鉴别模块20的输出端VO的电压为高电平时，所述第二十一三极管Q21导通，第一电压V1为低电平，且所述第二十三三极管Q23导通，而第二十三极管Q20关断，第二十六三极管Q26、第二十六三极管Q29导通，而第二十五三极管Q25、第二十八三极管Q28关断，此时，第一输出端OUTA的电压等于通讯芯片内部的供电电压VDD电压，即为高电平信号，而第二输出端OUTB的电容等于参考地端GND的电压，即，为低电平信号。

为了更加清楚的描述本发明是如何通过输入信号IN而控制编码器电路的输出信号OUTA和OUTB规律稳定的输出，下面通过结合附图2来详细说明。

参考图2，图2为本发明一实施例中提供的编码器电路的输入信号与两个输出信号之间的仿真波形示意图。如图2所示可知，当输入信号IN为高电平信号时，编码信号输出模块30的两个输出端OUTA、OUTB（或者可以理解为本发明提供的编码器电路的两个输出端）均输出中电平信号；而当输入信号IN为低电平信号且输入信号鉴别模块20的输出端VO为低电平信号（此时的输入信号IN为第奇数个低电平信号）时，编码信号输出模块30的第一输出端OUTA输出低电平信号，而其第二输出端OUTB输出高电平信号；当输入信号IN为低电平信号且输入信号鉴别模块20的输出端VO为高电平信号（此时的输入信号IN为第偶数个低电平信号）时，所述第一输出端OUTA输出高电平信号，而所述第二输出端OUTB输出低电平信号，即，通过简单的电路实现对输入信号进行鉴别、排序，并通过编码信号输出模块有序控制输出，从而使输出产生高（低）、中、低（高）连续变化的信号，实现对输入信号的编码功能。

此外，基于同一发明构思，本发明还提供了一种通讯芯片，具体的所述通讯芯片可以包括如上所述的编码器电路，以实现利用所述编码器电路将信号0编码为0或1，将信号1编码为所述通讯芯片内部的供电电压的一半，实现编码后的信号满足HBS协议通讯要求。

综上所述，本发明提供了一种新型的编码器电路及通讯芯片。具体的，在本发明提供的编码器电路中，其通过简单的电路实现对输入信号进行鉴别、排序，并通过编码信号输出模块有序控制输出，使输出产生高（低）、中、低（高）连续变化的信号，实现对输入信号的编码功能，同时具有电路结构简单，抗干扰能力强，晶圆面积小，成本低的优势。

并且，本发明提供的编码器电路可以应用在采用HBS协议的通讯芯片中对一些信号进行编码，使信号成对相反输出、降低了信号传输中的误码率，增加了系统的可靠性节。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种编码器电路，应用于采用HBS协议的通讯芯片，其特征在于，所述编码器电路包括：

输入信号鉴别模块，用于接入相应的输入信号并对所述输入信号进行鉴别，以在检测到所述输入信号为第偶数个低电平信号时，输出一个高电平信号，否则，输出一个低电平信号；

编码信号输出模块，连接所述输入信号鉴别模块并接入所述输入信号，以用于在检测到所述输入信号为高电平信号时，输出对所述输入信号进行编码而得到的两个中电平信号，以及，在检测到所述输入信号为低电平信号时，根据所述输入信号鉴别模块的输出，将所述输入信号编码成两个电平相反的输出信号，以使所述编码信号输出模块的两个输出信号随着所述输入信号的变化，分别为呈高电平、中电平、低电平连续变化的信号，或者为呈低电平、中电平、高电平连续变化的信号。

2.如权利要求1所述的编码器电路，其特征在于，所述编码信号输出模块包括第一输出端和第二输出端；

当所述编码信号输出模块检测到所述输入信号为低电平信号且所述输入信号鉴别模块的输出为低电平信号时，所述第一输出端的输出信号为低电平信号且所述第二输出端的输出信号为高电平信号；以及，

当所述编码信号输出模块检测到所述输入信号为低电平信号且所述输入信号鉴别模块的输出为高电平信号时，所述第一输出端的输出信号为高电平信号且所述第二输出端的输出信号为低电平信号。

3.如权利要求2所述的编码器电路，其特征在于，还包括：电流基准模块，接入一基准电压，以用于为所述输入信号鉴别模块和所述编码信号输出模块提供所需的偏置电流。

4.如权利要求3所述的编码器电路，其特征在于，所述电流基准模块包括第一三极管、第二三极管和第一电阻；其中，

所述第一三极管的发射极与所述通讯芯片内部的供电电压连接，所述第一三极管的基极与所述第二三极管的集电极以及所述第一三极管的集电极连接，并作为所述电流基准模块的输出端与所述输入信号鉴别模块连接，所述第二三极管的发射极与所述第一电阻的一端连接，所述第二三极管的基极与基准电压连接，所述第一电阻的另一端与参考地端连接。

5.如权利要求4所述的编码器电路，其特征在于，输入信号鉴别模块包括第一电容、第三至第十六三极管、第二至第四电阻和运算放大器；其中，

第三三极管的集电极与第五三极管的基极以及第四三极管的集电极连接，第四三极管的基极与输入信号连接，第五三极管的发射极与第六三极管的集电极、第七三极管的集电极以及第七三极管的基极连接，第七三极管的发射极与运算放大器的反相输入端、第一电容的上极板以及第八三极管的集电极连接，运算放大器的同相输入端与第二电阻至第四电阻的一端均相连，第二电阻的另一端与第十二三极管的集电极连接，第十二三极管的基极与第十三极管的集电极以及第十一三极管的集电极连接，第十一三极管的基极与运算放大器的输出端、第十四三极管的基极以及第十六三极管的基极连接，第十四三极管的集电极与第十三三极管的集电极、第九三极管的集电极、第九三极管的基极以及第八三极管的基极连接，第十六三极管的集电极与第十五三极管的集电极相连后作为输入信号鉴别模块的输出端，连接编码信号输出模块；第三三极管、第六三极管、第十三极管、第十三三极管以及第十五三极管的基极均与电流基准模块的输出端连接，第三电阻的另一端和第三三极管、第六三极管、第十三极管、第十三三极管以及第十五三极管的发射极均与芯片内部的供电电压连接，且第四电阻的另一端、第一电容的下极板和第四三极管、第八至第九三极管、第十一至第十二三极管、第十四三极管以及第十六三极管的发射极均与参考地端连接。

6.如权利要求5所述的编码器电路，其特征在于，编码信号输出模块包括第十七至第二十九三极管和第五至第八电阻；其中，

第十七三极管的集电极与第十八三极管的集电极、第二十三极管的基极、第二十一三极管的集电极、第二十三三极管的集电极、第二十五三极管的基极以及第二十八三极管的基极连接；第十八三极管的基极与输入信号以及第二十二三极管的基极连接，第十九三极管的集电极与第二十三极管的集电极、第二十二三极管的集电极、第二十六三极管的基极以及第二十九三极管的基极连接；第二十一三极管的基极与第二十三三极管的基极以及输入信号鉴别模块的输出端连接，第二十四三极管的集电极与第二十五三极管的集电极、第五电阻的一端、第六电阻的一端以及第二十六三极管的发射极连接，并作为编码信号输出模块的第一输出端；第二十七三极管的集电极与第七电阻的一端、第八电阻的一端以及第二十九三极管的集电极连接，并作为编码信号输出模块的第二输出端；第七电阻的另一端和第十七三极管、第十九三极管、第二十四三极管、第二十七三极管的发射极以及第二十六三极管、第二十八三极管的集电极均与芯片内部的供电电压连接，第十八三极管、第二十一至第二十三极管的发射极、第二十五三极管和第二十九三极管的发射极以及第六电阻、第八电阻的另一端均与参考地端连接。

7.如权利要求5所述的编码器电路，其特征在于，所述运算放大器还包括供电端和接地端，所述供电端与所述通讯芯片内部的供电电压连接，以使所述运算放大器通过所述通讯芯片内部的供电电压获取电能，且所述运算放大器通过所述接地端与所述参考地端连接。

8.如权利要求7所述的编码器电路，其特征在于，所述高电平信号为1，所述低电平信号为0，所述中电平信号为所述通讯芯片内部的供电电压的一半。

9.一种通讯芯片，其特征在于，包括如权利要求1至8任一项所述的编码器电路，以利用所述编码器电路将0编码为0或1，将1编码为通讯芯片内部的供电电压的一半，实现编码后的信号满足HBS协议通讯要求。

Images