CN113035773B - 芯片封装方法、刻蚀设备及芯片 - Google Patents

芯片封装方法、刻蚀设备及芯片 Download PDF

Info

Publication number
CN113035773B
CN113035773B CN201911373510.2A CN201911373510A CN113035773B CN 113035773 B CN113035773 B CN 113035773B CN 201911373510 A CN201911373510 A CN 201911373510A CN 113035773 B CN113035773 B CN 113035773B
Authority
CN
China
Prior art keywords
etching
layer
metal layer
roughness
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911373510.2A
Other languages
English (en)
Other versions
CN113035773A (zh
Inventor
王文兵
史波
肖婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201911373510.2A priority Critical patent/CN113035773B/zh
Publication of CN113035773A publication Critical patent/CN113035773A/zh
Application granted granted Critical
Publication of CN113035773B publication Critical patent/CN113035773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例涉及一种芯片封装方法、刻蚀设备及芯片，所述方法包括：对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um～108um；在完成刻蚀后的所述第一金属层表面上设置第二金属层，在对第一金属层进行刻蚀的过程中，控制第一金属层表面的粗糙度达到粗糙度阈值，该粗糙度达到粗糙度阈值时可以使第一金属层与第二金属层(第二金属层为AL层，且金属AL的流动性不强)的结合力达到最优，避免在芯片封装过程中因两金属层之间结合力欠佳造成的芯片报废，提升芯片的成品率。

Description

芯片封装方法、刻蚀设备及芯片
技术领域
本发明实施例涉及半导体领域，尤其涉及一种芯片封装方法、刻蚀设备及芯片。
背景技术
器件背面制造过程是集成半导体器件的制造的一个关键流程步骤之一。无论器件类型和功能，都需要为在半导体芯片的前表面上制造的那些晶体管提供接地。接地盘由表面金属层，背面通孔和背面金属层组成，背面金属层通过背面通孔与表面金属层电接触。通常异质结双极晶体管(Heterojunction bipolar transistor，HBT)或者高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)器件先从前端表面开始制作表面金属层。后端制程通常需要机械研磨使晶片厚度变薄以方便后续的晶片通孔刻蚀工艺。孔洞的位置、大小和形状通过使用传统的光刻技术、干法或湿化学蚀刻来制成。背侧金属层沉积在晶片背侧上，由此可以实现经由背侧通孔与表面金属层的良好电接触。接地面的表面金属层不仅通过通孔与整个背侧金属层电接触，而且热接触，充当散热器的正面器件。
芯片在封装过程中，通常采用金属AL和氮化钛TiN进行封装，由于在压焊过程中要做推力和拉力，由于AL作为流动性较差的金属与TiN结合性差，造成因芯片失铝导致芯片报废。
发明内容
鉴于此，为解决上述芯片在封装过程中，对于金属流动性不强的金属之间结合力不强，芯片成品率不高的问题，本发明实施例提供一种芯片封装方法、刻蚀设备及芯片。
第一方面，本发明实施例提供一种芯片封装方法，包括：
对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um～108um；
在完成刻蚀后的所述第一金属层表面上设置第二金属层，所述第二金属层为AL层。
在一个可能的实施方式中，所述第一金属层为TiN层，所述对芯片表面第一金属层进行刻蚀，包括：
按照预设的刻蚀参数，对芯片表面TiN层进行刻蚀；
所述刻蚀参数对应的范围包括：270W～330W。
在一个可能的实施方式中，所述按照预设的刻蚀参数，对芯片表面TiN层进行刻蚀，包括：
将所述刻蚀参数设置为300W，对芯片表面的所述TiN层进行刻蚀。
在一个可能的实施方式中，所述第一金属层表面的粗糙度达到预设的粗糙度阈值，包括：所述TiN层的粗糙度达到98um。
在一个可能的实施方式中，所述方法还包括：
在对芯片表面第一金属层的刻蚀过程中，检测所述第一金属层表面的当前粗糙度；根据所述当前粗糙度调整刻蚀过程中的刻蚀参数以控制所述第一金属层表面的所述粗糙度。
在一个可能的实施方式中，所述方法还包括：
通过调整刻蚀过程中的刻蚀时间以控制所述第一金属层表面的所述粗糙度。
第二方面，本发明实施例提供一种刻蚀设备，包括：
刻蚀模块，用于对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um～108um；
设置模块，用于在完成刻蚀后的所述第一金属层表面上设置第二金属层，所述第二金属层为AL层。
在一个可能的实施方式中，所述第一金属层为TiN层，所述刻蚀模块，具体用于按照预设的刻蚀参数，对芯片表面TiN层进行刻蚀；其中，所述刻蚀参数对应的范围包括：270W～330W。
在一个可能的实施方式中，所述刻蚀模块，具体用于将所述刻蚀参数设置为300W，对芯片表面的所述TiN层进行刻蚀。
在一个可能的实施方式中，所述刻蚀模块，具体用于将所述TiN层的粗糙度达到98um。
在一个可能的实施方式中，所述设备还包括：
检测模块，用于在对芯片表面第一金属层的刻蚀过程中，检测所述第一金属层表面的当前粗糙度；
调整模块，用于根据所述当前粗糙度调整刻蚀过程中的刻蚀参数以控制所述第一金属层表面的所述粗糙度。
在一个可能的实施方式中，所述调整模块，还用于通过调整刻蚀过程中的刻蚀时间以控制所述第一金属层表面的所述粗糙度。
第三方面，本发明实施例提供一种芯片，包括：所述衬底层上设置有所述绝缘层，所述绝缘层上设置有所述第一金属层，所述第一金属层上设置有所述第二金属层，所述第二金属层上设置有所述钝化保护层，其特征在于，所述第一金属层靠近所述第二金属层一侧表面的粗糙度达到预设的粗糙度阈值；其中，所述第二金属层为AL层，所述粗糙度阈值对应的范围为88um～108um。
在一个可能的实施方式中，所述第一金属层靠近所述AL层一侧表面的粗糙度阈值为98um。
在一个可能的实施方式中，所述第一金属层为TiN层；所述粗糙度是按照270W～330W的刻蚀参数对所述TiN层靠近所述AL层一侧表面进行刻蚀得到的。
在一个可能的实施方式中，所述粗糙度是按照300W的刻蚀参数对所述TiN层靠近所述AL层一侧表面进行刻蚀得到的。
本发明实施例提供的芯片封装方案，通过对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值；在完成刻蚀后的所述第一金属层表面上溅射第二金属层，在对第一金属层进行刻蚀的过程中，控制第一金属层表面的粗糙度达到粗糙度阈值，该粗糙度达到粗糙度阈值时可以使第一金属层与第二金属层(第二金属层为AL层，且金属AL的流动性不强)的结合力达到最优，避免在芯片封装过程中因两金属层之间结合力欠佳造成的芯片报废，提升芯片的成品率。
附图说明
图1为本发明实施例提供的一种芯片封装方法的流程示意图；
图2为本发明实施例提供的另一种芯片封装方法的流程示意图；
图3为本发明实施例提供的第一种芯片结构的电子显微结构示意图；
图4为本发明实施例提供的第二种芯片结构的电子显微结构示意图；
图5为本发明实施例提供的一种刻蚀设备的结构示意图；
图6为本发明实施例提供的一种芯片的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。
图1为本发明实施例提供的一种芯片封装方法的流程示意图，如图1所示，该方法具体包括：
S11、对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值。
本发明实施例提供的芯片封装方法主要应用于在采用刻蚀机对芯片表面第一金属层的刻蚀过程进行控制，以提升芯片表面第一金属层和第二金属层之间的结合力。
进一步地，采用干法刻蚀工艺对芯片表面第一金属层进行刻蚀，预先设置刻蚀机在刻蚀过程中的刻蚀参数，基于该刻蚀参数对芯片表面的第一金属层进行刻蚀，可以使第一金属层表面的粗糙度达到设定的粗糙度阈值。
进一步地，粗糙度阈值对应的范围包括：88um～108um。
刻蚀参数为刻蚀设备的输出功率，刻蚀参数可以是：power参数，刻蚀参数处于lowpower-high power中的一个值或一个范围，预先设定的刻蚀参数可以根据因失铝报废的芯片或封装成功芯片对应的刻蚀参数确定。
例如，预设的power参数可以根据历史的刻蚀记录中报废芯片(由失铝导致)对应的刻蚀参数确定，例如，power参数A刻蚀出来的芯片导致报废，则对应固定的power参数减去一个设定值，该设定值可以根据实际需求进行设定，对此，本实施例不作具体限定。
S12、在完成刻蚀后的所述第一金属层表面上设置第二金属层。
若通过电子扫面显微镜获取到电子扫面显微镜的平均粗糙度达到设定粗糙度阈值，则停止对第一金属层表面的刻蚀，在第一金属层表面上设置第二金属层。
在本发明实施例中，第二金属层中的金属为流动性不强的金属，第二金属层可以是金属铝(AL)层。
进一步地，设定的粗糙度阈值为对应第一金属层和第二金属层结合力最强的临界值，若超过该临界值会造成封装失铝进而导致芯片报废，若未超过该临界值则会降低第一金属层和第二金属层的结合力。
在本发明实施例的一可选方案中，第一金属层可以为：氮化钛(TiN)层或钛(Ti)层。
以下将以第一金属层为TiN层，第二金属层为AL层为例进行介绍：
图2为本发明实施例提供的另一种芯片封装方法的流程示意图，如图2所示，该方法具体包括：
S21、按照预设的刻蚀参数，对芯片表面TiN层进行刻蚀。
本发明实施例提供的芯片封装方法主要应用于在采用刻蚀机对芯片表面TiN层的刻蚀过程进行控制，以提升芯片表面TiN层和金属AL层之间的结合力。本实施例对芯片封装过程中，预先设置刻蚀机的刻蚀参数，按照预设的刻蚀参数，采用干法刻蚀工艺对芯片表面TiN层进行刻蚀。
在本发明实施例的一可选方案中，刻蚀参数可以是：power参数，power参数对应的范围包括：270W～330W，对于power参数的具体值可根据实际需求(TiN层的厚度等)进行设定，对此，本实施例不作具体限定。
具体地，在本实施例中刻蚀机可以采用power参数为：290W、300W或310W对TiN层进行刻蚀。
S22、在对芯片表面TiN层的刻蚀过程中，检测所述TiN层表面的当前粗糙度。
进一步地，采用干法刻蚀工艺对芯片表面TiN层进行刻蚀的过程中，通过电子扫面显微镜实时获取TiN层表面的粗糙度。
S23、根据所述当前粗糙度调整刻蚀过程中的刻蚀参数以控制所述TiN层表面的所述粗糙度。
参照图3，示出了本发明实施例提供的第一种芯片结构的电子显微结构示意图，该芯片在刻蚀过程中采用较高的power参数进行刻蚀，导致芯片的TiN层表面的粗糙度较高，芯片TiN层表面的凹坑内填充有金属钨W，并对在凹坑中预留金属AL的空间，由于TiN层表面的粗糙度较高外加金属AL的流动性较差，导致金属AL不能完全填充到TiN层表面的凹坑中，进而TiN层和金属AL层的结合力不强，造成封装失铝芯片报废。
根据获取到的TiN层表面的粗糙度调整干法刻蚀工艺中的刻蚀参数(power参数)以控制所述TiN层表面的所述粗糙度，调整的规则可以是：初始时采用最小的power参数对TiN层表面进行刻蚀，逐步提高power参数以提高TiN层表面的粗糙度；或者，初始时采用最大的power参数对TiN层表面进行刻蚀，逐步降低power参数以降低TiN层表面的粗糙度；或者，根据历史的刻蚀记录选择一固定的power参数对TiN层表面进行刻蚀。
具体地，该固定的power参数可以根据历史的刻蚀记录中报废芯片(由失铝导致)对应的刻蚀参数确定，例如，power参数A刻蚀出来的芯片导致报废，则对应固定的power参数减去一个设定值，该设定值可以根据实际需求进行设定，对此，本实施例不作具体限定。
在本发明实施例的一可选方案中，通过调整刻蚀过程中的刻蚀时间以控制所述TiN层表面的所述粗糙度。
例如，在选择合适的power参数对TiN层表面进行刻蚀的同时缩短刻蚀时间，进而降低TiN层表面的粗糙度。
S24、若所述粗糙度达到预设的粗糙度阈值，则确定完成所述TiN层表面的刻蚀，在刻蚀后的所述TiN层表面上设置所述AL层，以使每个所述凹坑流入设定量的金属AL。
若通过电子扫面显微镜获取到电子扫面显微镜的平均粗糙度达到设定粗糙度阈值，则停止对TiN层表面的刻蚀。
参照图4，示出了本发明实施例提供的第二种芯片结构的电子显微结构示意图，第二种芯片在对TiN层表面刻蚀过程中降低了power参数，采用power参数为300W进行刻蚀，进而使TiN层表面的粗糙度降低达到88um～108um。
或者，通过调整刻蚀过程中的power参数，对TiN层表面进行刻蚀，进而使TiN层表面的粗糙度达到98um。
或者，采用power参数为300W进行刻蚀，控制刻蚀时间，进而使TiN层表面的粗糙度达到98um。
在本发明的一可选实施例中，芯片的TiN层可以设置于绝缘层(SiO2层)上，在绝缘层上形成TiN层之前预先在绝缘层上设置多个凹坑，进而在包含有多个凹坑的绝缘层上形成TiN层，TiN层也形成于凹坑的内表面上。
其中，凹坑的宽度(直径)可以为：0.833um，凹坑的深度可以设置为大于1.118um；在完成对TiN层的刻蚀后，在凹坑底部填充金属钨(W)，金属W的最高填充深度为：1.118um，最低填充深度为：0.714um。
进一步地，采用溅射工艺在TiN层表面上溅射AL层，由于TiN层表面的粗糙度降低，在TiN层表面上的多个凹坑内可以流入设定量的金属AL，以及流入凹坑内的金属AL与凹坑底部填充的金属W紧密接触，进而增强TiN层与AL层的结合力。
溅射工艺是指采用一定能量的粒子(离子或中性原子、分子)轰击固体表面，使固体近表面的原子或分子获得足够大的能量而最终逸出固体表面的工艺。
本发明实施例提供的芯片封装方法，通过按照预设的刻蚀参数，对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值；在完成刻蚀后的所述第一金属层表面上溅射第二金属层，预先选择合适的刻蚀参数对第一金属层进行刻蚀，以使在第一金属层表面的粗糙度达到粗糙度阈值，该粗糙度达到粗糙度阈值时可以使TiN层与AL层的结合力达到最优，避免在芯片封装过程中失铝造成的芯片报废，提升芯片的成品率。
图5为本发明实施例提供的一种刻蚀设备的结构示意图，如图5所示，该结构具体包括：
刻蚀模块51，用于对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um～108um；
设置模块52，用于在完成刻蚀后的所述第一金属层表面上设置第二金属层，所述第二金属层为AL层。
在一个可能的实施方式中，所述第一金属为TiN层；所述刻蚀模块，具体用于按照预设的刻蚀参数，对芯片表面TiN层层进行刻蚀；
其中，所述刻蚀参数对应的范围包括：270W～330W。
在一个可能的实施方式中，所述刻蚀模块51，具体用于将所述刻蚀参数设置为300W，对芯片表面的所述TiN层进行刻蚀。
在一个可能的实施方式中，所述刻蚀模块51，具体用于将所述TiN层的粗糙度达到98um。
在一个可能的实施方式中，所述设备还包括：
检测模块53，用于在对芯片表面第一金属层的刻蚀过程中，检测所述第一金属层表面的当前粗糙度；
调整模块54，用于根据所述当前粗糙度调整刻蚀过程中的刻蚀参数以控制所述第一金属层表面的所述粗糙度。
在一个可能的实施方式中，所述调整模块54，还用于通过调整刻蚀过程中的刻蚀时间以控制所述第一金属层表面的所述粗糙度。
本实施例提供的刻蚀设备可以是如图5中所示的刻蚀设备，可执行如图1-2中芯片封装方法的所有步骤，进而实现图1-2所示芯片封装方法的技术效果，具体请参照图1-2相关描述，为简洁描述，在此不作赘述。
图6为本发明实施例提供的一种芯片的结构示意图，如图6所示，该芯片具体包括：
衬底层1、绝缘层2、第一金属层3、第二金属层4以及钝化保护层5；
其中，所述衬底层1上设置有所述绝缘层2，所述绝缘层2上设置有所述第一金属层3，所述第一金属层3上设置有所述第二金属层4，所述第二金属层4上设置有所述钝化保护层5。
第一金属层3靠近所述第二金属层4一侧表面的粗糙度达到预设的粗糙度阈值；
其中，所述第二金属层4为AL层，所述粗糙度阈值对应的范围为88um～108um。
进一步地，在所述衬底层1上形成所述绝缘层2，以及所述绝缘层2上开设多个凹坑，每个所述凹坑的延伸至所述衬底层1内，在所述绝缘层2上形成第一金属层3；对所述第一金属层3进行刻蚀，以使所述第一金属层3表面的粗糙度达到预设的粗糙度阈值；在完成刻蚀后的所述第一金属层3表面上溅射所述第二金属层4；在所述第二金属层4上形成钝化保护层5。
进一步地，钝化保护层5设置未完全覆盖第二金属层4，预留出部分第二金属层4进行打线。
在一个可能的实施方式中，所述第一金属层靠近所述AL层一侧表面的粗糙度阈值为98um。
在一个可能的实施方式中，所述第一金属层3为氮化钛(TiN)层或钛(Ti)层；
所述粗糙度是按照270W～330W的刻蚀参数对所述TiN层靠近所述AL层一侧表面进行刻蚀得到的。
在一个可能的实施方式中，所述粗糙度是按照300W的刻蚀参数对所述TiN层靠近所述AL层一侧表面进行刻蚀得到的。
在一个可能的实施方式中，所述衬底层1为SiO2层，所述衬底层1为Si层。专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种芯片封装方法，其特征在于，包括：
对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um~108um；
在完成刻蚀后的所述第一金属层表面上设置第二金属层，所述第二金属层为AL层；
在对芯片表面第一金属层的刻蚀过程中，检测所述第一金属层表面的当前粗糙度；
根据所述当前粗糙度调整刻蚀过程中的刻蚀参数以控制所述第一金属层表面的所述粗糙度；
通过调整刻蚀过程中的刻蚀时间以控制所述第一金属层表面的所述粗糙度。
2.根据权利要求1所述的方法，其特征在于，所述第一金属为TiN层；
所述对芯片表面第一金属层进行刻蚀，包括：
按照预设的刻蚀参数，对芯片表面所述TiN层进行刻蚀；
其中，所述刻蚀参数对应的范围包括：270W~330W。
3.根据权利要求2所述的方法，其特征在于，所述按照预设的刻蚀参数，对芯片表面所述TiN层进行刻蚀，包括：
将所述刻蚀参数设置为300W，对芯片表面的所述TiN层进行刻蚀。
4.根据权利要求2或3所述的方法，其特征在于，所述第一金属层表面的粗糙度达到预设的粗糙度阈值，包括：
所述TiN层的粗糙度达到98um。
5.一种刻蚀设备，其特征在于，包括：
刻蚀模块，用于对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um~108um；
设置模块，用于在完成刻蚀后的所述第一金属层表面上设置第二金属层，所述第二金属层为AL层；
检测模块，用于在对芯片表面第一金属层的刻蚀过程中，检测所述第一金属层表面的当前粗糙度；
调整模块，用于根据所述当前粗糙度调整刻蚀过程中的刻蚀参数以控制所述第一金属层表面的所述粗糙度；
所述调整模块，还用于通过调整刻蚀过程中的刻蚀时间以控制所述第一金属层表面的所述粗糙度。
6.根据权利要求5所述的设备，其特征在于，所述第一金属为TiN层；所述刻蚀模块，具体用于按照预设的刻蚀参数，对芯片表面所述TiN层进行刻蚀；
其中，所述刻蚀参数对应的范围包括：270W~330W。
7.根据权利要求6所述的设备，其特征在于，所述刻蚀模块，具体用于将所述刻蚀参数设置为300W，对芯片表面的所述TiN层进行刻蚀。
8.根据权利要求6或7所述的设备，其特征在于，所述刻蚀模块，具体用于将所述TiN层的粗糙度达到98um。
9.一种采用权利要求1所述的芯片封装方法封装的芯片，包括衬底层、绝缘层、第一金属层、第二金属层以及钝化保护层；所述衬底层上设置有所述绝缘层，所述绝缘层上设置有所述第一金属层，所述第一金属层上设置有所述第二金属层，所述第二金属层上设置有所述钝化保护层，其特征在于，所述第一金属层靠近所述第二金属层一侧表面的粗糙度达到预设的粗糙度阈值；
其中，所述第二金属层为AL层，所述粗糙度阈值对应的范围为88um~108um。
10.根据权利要求9所述的芯片，其特征在于，所述第一金属层靠近所述AL层一侧表面的粗糙度阈值为98um。
11.根据权利要求10所述的芯片，其特征在于，所述第一金属层为TiN层；
所述粗糙度是按照270W~330W的刻蚀参数对所述TiN层靠近所述AL层一侧表面进行刻蚀得到的。
12.根据权利要求11所述的芯片，其特征在于，所述粗糙度是按照300W的刻蚀参数对所述TiN层靠近所述AL层一侧表面进行刻蚀得到的。
CN201911373510.2A 2019-12-25 2019-12-25 芯片封装方法、刻蚀设备及芯片 Active CN113035773B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911373510.2A CN113035773B (zh) 2019-12-25 2019-12-25 芯片封装方法、刻蚀设备及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911373510.2A CN113035773B (zh) 2019-12-25 2019-12-25 芯片封装方法、刻蚀设备及芯片

Publications (2)

Publication Number Publication Date
CN113035773A CN113035773A (zh) 2021-06-25
CN113035773B true CN113035773B (zh) 2023-04-07

Family

ID=76458848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911373510.2A Active CN113035773B (zh) 2019-12-25 2019-12-25 芯片封装方法、刻蚀设备及芯片

Country Status (1)

Country Link
CN (1) CN113035773B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980064250A (ko) * 1996-12-18 1998-10-07 윌리엄비.켐플러 다중 레벨 금속화를 위한 완전히 인캡슐레이팅된 금속 리드
US7045455B2 (en) * 2003-10-23 2006-05-16 Chartered Semiconductor Manufacturing Ltd. Via electromigration improvement by changing the via bottom geometric profile
JP4623055B2 (ja) * 2007-05-23 2011-02-02 日本テキサス・インスツルメンツ株式会社 メタル成膜装置におけるメタル膜剥離防止構造及び当該構造を用いる半導体装置の製造方法

Also Published As

Publication number Publication date
CN113035773A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
JP5612830B2 (ja) 半導体装置の製造方法
US10943853B2 (en) Semiconductor device and manufacturing method thereof
US8227323B2 (en) Method for manufacturing semiconductor device
TWI632608B (zh) 局部半導體晶圓薄化
US20160204028A1 (en) Substrate including selectively formed barrier layer
US10014262B2 (en) Method of wafer dicing for backside metallization
US6207552B1 (en) Forming and filling a recess in interconnect for encapsulation to minimize electromigration
US6309977B1 (en) Method for the etchback of a conductive material
CN102446757A (zh) 一种双层钝化保护层的铝衬垫的制造方法
US20030054625A1 (en) Metallization process sequence
CN113035773B (zh) 芯片封装方法、刻蚀设备及芯片
Van Huylenbroeck et al. A highly reliable 1× 5μm via-last TSV module
US6737356B1 (en) Method of fabricating a semiconductor work object
CN114226984A (zh) 一种晶圆的切割方法
GB2364170A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JP2009259876A (ja) 半導体装置および半導体装置の製造方法
US7183629B2 (en) Metal line having an increased resistance to electromigration along an interface of a dielectric barrier layer by implanting material into the metal line
US8389404B2 (en) Semiconductor device and method for manufacturing the same
US20160035641A1 (en) Semiconductor device including passivation layer encapsulant
US20130154096A1 (en) Semiconductor device and manufacturing method thereof
CN104465495A (zh) 硅通孔的形成方法
CN115588652A (zh) 半导体结构及其制备方法
US10224237B2 (en) Semiconductor devices and methods for forming a semiconductor device
TWI704607B (zh) 形成鈷接觸模組之方法及藉此形成之鈷接觸模組
JPH11163142A (ja) マルチレベル導電ストラクチャおよびマルチレベル導電ストラクチャを形成する方法並びにダイナミックランダムアクセスメモリ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant