CN112994207A - 电容控制电路以及供电系统 - Google Patents

电容控制电路以及供电系统 Download PDF

Info

Publication number
CN112994207A
CN112994207A CN202110478207.XA CN202110478207A CN112994207A CN 112994207 A CN112994207 A CN 112994207A CN 202110478207 A CN202110478207 A CN 202110478207A CN 112994207 A CN112994207 A CN 112994207A
Authority
CN
China
Prior art keywords
power supply
voltage
control circuit
processor unit
super capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110478207.XA
Other languages
English (en)
Inventor
吴国华
张金磊
刘涛
杜延磊
朱建国
刘友恒
曹博浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Winline Technology Co Ltd
Original Assignee
Shenzhen Winline Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Winline Technology Co Ltd filed Critical Shenzhen Winline Technology Co Ltd
Priority to CN202110478207.XA priority Critical patent/CN112994207A/zh
Publication of CN112994207A publication Critical patent/CN112994207A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34Parallel operation in networks using both storage and other DC sources, e.g. providing buffering
    • H02J7/345Parallel operation in networks using both storage and other DC sources, e.g. providing buffering using capacitors as storage or buffering devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007Regulation of charging or discharging current or voltage
    • H02J7/00712Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007Regulation of charging or discharging current or voltage
    • H02J7/00712Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请实施例提供一种电容控制电路以及供电系统,该电容控制电路包括超级电容模块、充电控制电路和电压转换电路,电容控制电路用于为处理器单元供电;超级电容模块包括至少一个超级电容;直流电源的正极连接充电控制电路的输入端和处理器单元的供电端,充电控制电路的输出端连接超级电容模块的正极以及电压转换电路的输入端,电压转换电路的输出端连接处理器单元的供电端;在直流电源掉电后,充电控制电路的输出端与超级电容模块的正极断开连接,电压转换电路将超级电容模块的正极电压转换为满足处理器单元的供电需求的供电电压,将供电电压输出至处理器单元的供电端。本申请实施例可以在直流电源掉电后延长处理器单元正常工作的时长。

Description

电容控制电路以及供电系统
技术领域
本申请涉及处理器供电技术领域,具体涉及一种电容控制电路以及供电系统。
背景技术
随着当前科技的迅速发展,数据的重要性不言而喻,很多的领域对数据的依赖性越来越高。当今充电桩、电力及数据中心等系统尤其看中系统的可靠性,稳定性,对于系统故障时刻的数据也有要求要及时的保存和上传至平台,这对于分析故障及掉电时刻的情况有了极其重要的依据。
为了让系统的控制器对掉电后有数据保存功能,现在的一般做法是在控制器内加电容,在系统掉电后处理器单元还能继续保持一定时间的正常工作。由于处理器单元的工作电压在一定的电压范围,比如4.5V~5.5V。当超过上述电压范围时,则处理器单元不能正常工作。而电容向处理器单元供电的过程中,电容的电压很容易降低到上述电压范围之外,导致系统掉电后电容能够维持处理器单元正常工作的时间较短。
发明内容
本申请实施例提供一种电容控制电路以及供电系统,可以在掉电后延长处理器单元正常工作的时长。
本申请实施例的第一方面提供了一种电容控制电路,包括超级电容模块、充电控制电路和电压转换电路,所述电容控制电路用于为处理器单元供电;所述超级电容模块包括至少一个超级电容;
直流电源的正极连接所述充电控制电路的输入端和所述处理器单元的供电端,所述充电控制电路的输出端连接所述超级电容模块的正极以及所述电压转换电路的输入端,所述电压转换电路的输出端连接所述处理器单元的供电端;
在所述直流电源掉电后,所述充电控制电路的输出端与所述超级电容模块的正极断开连接,所述电压转换电路将所述超级电容模块的正极电压转换为满足所述处理器单元的供电需求的供电电压,将所述供电电压输出至处理器单元的供电端。
可选的,所述超级电容模块包括N个串联的超级电容,N个串联的超级电容额定电压之和大于或等于所述供电电压,N为大于或等于2的整数。
可选的,所述超级电容模块还包括N个均压电阻,所述N个串联的超级电容与所述N个均压电阻一一对应并联,所述N个均压电阻中任意两个均压电阻的阻值相同。
可选的,所述超级电容模块包括N个并联的超级电容,所述N个并联的超级电容额定电压均大于或等于所述供电电压,N为大于或等于2的整数。
可选的,所述超级电容模块包括M个并联的超级电容模组,所述超级电容模组包括1个超级电容或者至少两个串联的超级电容。
可选的,所述电压转换电路包括电压转换芯片、第一电阻、第二电阻、第三电阻、第一滤波模块、第二滤波模块、第一电感、第一电容和第二电容;
所述第一滤波模块的第一端连接所述超级电容模块的正极、所述第一电阻的第一端、所述第一电感的第一端和所述电压转换芯片的输入端,所述第一电阻的第二端连接所述电压转换芯片的使能端,所述电压转换芯片的开关控制端连接所述第一电感的第二端和所述第一电容的第一端,所述第一电容的第二端连接所述电压转换芯片的自升压引脚,所述电压转换芯片的输出端连接所述第二电阻的第一端、所述第二滤波模块的第一端和所述处理器单元的供电端,所述第二电阻的第二端连接所述第三电阻的第一端和所述电压转换芯片的反馈端,所述电压转换芯片的电源端连接所述第二电容的第一端,所述第二电容的第二端、所述第一滤波模块的第二端、所述第二滤波模块的第二端和所述第三电阻的第二端接地。
可选的,所述充电控制电路包括第三电容、第四电阻、第五电阻、第六电阻、第一开关管和第二开关管;
所述第三电容的正极连接所述电压转换芯片的输出端、所述第四电阻的第一端和所述第一开关管的第一端,所述第四电阻的第二端连接第一开关管的控制端和所述第二开关管的第一端,所述第一开关管的第二端连接所述超级电容模块的正极,所述第二开关管的控制端连接所述第五电阻的第二端和所述第六电阻的第一端,所述第五电阻的第一端连接所述处理器单元的控制端;所述第二开关管的第二端和所述第六电阻的第二端接地。
可选的,所述处理器单元用于在检测所述直流电源掉电后,通过所述处理器单元的控制端向所述充电控制电路发送控制信号,所述控制信号用于控制所述充电控制电路的输出端与所述超级电容模块的正极断开连接。
可选的,所述处理器单元用于在检测所述直流电源上电后,通过所述处理器单元的控制端向所述充电控制电路发送充电信号,所述充电信号用于控制所述充电控制电路向所述超级电容模块充电。
可选的,在所述超级电容模块的正极电压低于第一阈值时,所述电压转换芯片的使能端触发所述电压转换芯片停止输出,所述电压转换芯片的输出端的输出电压降至0。
本申请实施例的第二方面提供了一种供电系统,包括上述第一方面所述的电容控制电路、处理器单元和直流电源,所述电容控制电路包括超级电容模块、充电控制电路和电压转换电路,所述电容控制电路用于为所述处理器单元供电;所述超级电容模块包括至少一个超级电容;
所述直流电源的正极连接所述充电控制电路的输入端和所述处理器单元的供电端,所述充电控制电路的输出端连接所述超级电容模块的正极以及所述电压转换电路的输入端,所述电压转换电路的输出端连接所述处理器单元的供电端;
在所述直流电源掉电后,所述充电控制电路的输出端与所述超级电容模块的正极断开连接,所述电压转换电路将所述超级电容模块的正极电压转换为满足所述处理器单元的供电需求的供电电压,将所述供电电压输出至处理器单元的供电端。
本申请实施例设计了一种包含超级电容模块、充电控制电路和电压转换电路的电容控制电路,可以在直流电源掉电后,将充电控制电路的输出端与超级电容模块的正极断开连接,停止对超级电容模块的充电,电压转换电路将超级电容模块的正极电压转换为满足处理器单元的供电需求的供电电压,将供电电压输出至处理器单元的供电端,在直流电源掉电后,即使超级电容模块的正极电压下降至低于处理器单元的供电电压,超级电容模块仍然能够通过电压转换电路向处理器单元供电,可以在直流电源掉电后延长处理器单元正常工作的时长。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是目前的供电系统的结构框图;
图2是本申请实施例提供的一种电容控制电路的结构示意图;
图3是本申请实施例提供的一种超级电容模块的结构示意图;
图4是本申请实施例提供的另一种超级电容模块的结构示意图;
图5是本申请实施例提供的另一种超级电容模块的结构示意图;
图6是本申请实施例提供的另一种超级电容模块的结构示意图;
图7是本申请实施例提供的一种电压转换电路的结构示意图;
图8是有电压转换电路和无电压转换电路时处理器单元正常工作的时间对比图;
图9是本申请实施例提供的一种充电控制电路的结构示意图;
图10是本申请实施例提供的一种电容控制电路的具体电路图;
图11是本申请实施例提供的一种供电系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、产品或设备固有的其他步骤或单元。
在本申请中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本申请所描述的实施例可以与其它实施例相结合。
目前,为了防止处理器单元在掉电后无法正常工作,一般在供电系统中加入电容,在系统掉电后处理器单元还能继续保持一定时间的正常工作。请参阅图1,图1是目前的供电系统的结构框图。如图1所示,供电系统包括外部直流(direct current,DC)电源,直流-直流(direct current-direct current,DC-DC)电源,DC-DC电源用于将外部DC电源转换为满足处理器单元的供电需求的供电电压。如果外部DC电源断电,则通过电容给处理器单元供电。而电容在向处理器单元供电的过程中,电容的电压很容易降低至低于处理器单元的供电需求的供电电压,导致系统掉电后电容能够维持处理器单元正常工作的时间较短。此外,当电容的电压降低到处理器单元能够工作的最低供电电压附近时,处理器单元的供电处于边缘波动阶段,容易造成处理器单元的不稳定性以及数据的不确定性。
请参阅图2,图2是本申请实施例提供的一种电容控制电路的结构示意图。如图2所示,该电容控制电路100包括超级电容模块10、充电控制电路20和电压转换电路30,所述电容控制电路100用于为处理器单元供电;所述超级电容模块10包括至少一个超级电容;
直流电源的正极连接所述充电控制电路20的输入端和所述处理器单元的供电端,所述充电控制电路20的输出端连接所述超级电容模块10的正极以及所述电压转换电路30的输入端,所述电压转换电路30的输出端连接所述处理器单元的供电端;
在所述直流电源掉电后,所述充电控制电路20的输出端与所述超级电容模块10的正极断开连接,所述电压转换电路30将所述超级电容模块10的正极电压转换为满足所述处理器单元的供电需求的供电电压,将所述供电电压输出至处理器单元的供电端。
本申请实施例中,在直流电源上电后,直流电源可以直接向处理器单元供电,向处理器单元提供满足其供电需求的供电电压。
处理器单元,也可以简称为处理器。处理器单元可以包括中央处理器单元(central processing unit,CPU)、微处理器单元(microcontroller unit,MCU)等。处理器单元还可以包括具有数据处理功能的芯片。对于MCU而言,其供电电压一般为5V左右,比如在4.5~5.5V内都能工作。
电压转换电路可以是升压电路,也可以是降压电路。当超级电容模块的正极电压小于或等于处理器单元的供电电压时,电压转换电路可以包括升压电路,比如,升压电路可以将1~5V的输入电压转换为5V的输出。当超级电容模块的正极电压大于或等于处理器单元的供电电压时,电压转换电路可以包括降压电路,比如,降压电路可以将5~10V的输入电压转换为5V的输出。本申请实施例的电压转换电路可以保证在工作时始终输出稳定的符合处理器单元的供电需求的供电电压。
可以在直流电源掉电后,将充电控制电路的输出端与超级电容模块的正极断开连接,可以避免充电控制电路将输入端连接的处理器的供电端的电压引入超级电容模块,避免用超级电容模块和电压转换电路转换出的处理器单元的供电电压又为超级电容模块充电,提高能量利用率。
本申请实施例设计了一种包含超级电容模块、充电控制电路和电压转换电路的电容控制电路,可以在直流电源掉电后,将充电控制电路的输出端与超级电容模块的正极断开连接,停止对超级电容模块的充电,电压转换电路将超级电容模块的正极电压转换为满足处理器单元的供电需求的供电电压,将供电电压输出至处理器单元的供电端,在直流电源掉电后,即使超级电容模块的正极电压下降至低于处理器单元的供电电压,超级电容模块仍然能够通过电压转换电路向处理器单元供电,可以在直流电源掉电后延长处理器单元正常工作的时长。
超级电容模块可以包括至少一个超级电容。超级电容是极性电容,具有功率密度高、充放电时间短、循环寿命长的优点。超级电容的容量通常较大,一般在0.1法拉(F)~1000F的范围内。
当超级电容模块包括一个超级电容时,该超级电容的正极即该超级电容模块的正极,该超级电容的负极即该超级电容模块的负极,超级电容的负极可以直接接地。
当超级电容模块包括至少两个超级电容时,该至少两个超级电容可以全部串联,也可以全部并联,也可以串联和并联组合。
当至少两个超级电容全部串联时,对至少两个超级电容的耐压要求较低。当至少两个超级电容全部并联时,对至少两个超级电容的耐压要求较高。比如,如果充电控制电路向超级电容模块提供的充电电压是5V,采用5个超级电容串联时,则每个超级电容的额定电压只需大于1V即可,这种额定电压大于1V的超级电容很容易制造并获得。而如果采用5个超级电容并联时,则每个超级电容的额定电压均需大于5V,这种额定电压大于5V的超级电容则相对难以制造并获得。
当至少两个超级电容是串联和并联组合时,比如,如果充电控制电路向超级电容模块提供的充电电压是5V,总共采用5个超级电容串联和并联组合时,可以采用1个额定电压大于5V的超级电容和2组由2个额定电压大于2.5V的超级电容串联的电容模组并联。即,2组由2个额定电压大于2.5V的超级电容串联后并联后与1个额定电压大于5V的超级电容并联。举例来说,如果5个超级电容包括C1,C2,C3,C4和C5。C1的额定电压大于5V,C2,C3,C4和C5的额定电压大于2.5V,则可以先将C2和C3串联,将C4与C5串联,然后将C2和C3串联后与C1并联,将C4与C5串联后与C1并联。
请参阅图3,图3是本申请实施例提供的一种超级电容模块的结构示意图。如图3所示,该超级电容模块包括N个串联的超级电容(如图3所示的电容1、电容2、…电容N),N个串联的超级电容额定电压之和大于或等于所述供电电压,N为大于或等于2的整数。采用N个超级电容串联,对N个超级电容的耐压要求较低,每个超级电容的额定电压只需大于u/N,其中,u是充电控制电路向超级电容模块充电时提供的电压。
请参阅图4,图4是本申请实施例提供的另一种超级电容模块的结构示意图。如图4所示,该超级电容模块包括N个串联的超级电容(如图4所示的电容1、电容2、…电容N),N个串联的超级电容额定电压之和大于或等于所述供电电压,N为大于或等于2的整数。所述超级电容模块还包括N个均压电阻(如图4所示的电阻1、电阻2、…电阻N),所述N个串联的超级电容与所述N个均压电阻一一对应并联。N个均压电阻中任意两个均压电阻的阻值相同。
其中,由于N个均压电阻中任意两个均压电阻的阻值相同,每个均压电阻分到电压相同,与均压电阻并联的超级电容分到的电压也相同,可以保证N个串联的超级电容中每个超级电容上的电压都相同,从而避免由于超级电容的等效电阻差异较大导致N个串联的超级电容中等效电阻较大的超级电容上的电压过大而被击穿,降低超级电容被击穿的风险。
为了降低均压电阻的功耗,均压电阻的阻值一般选取较大,比如,可以选取均压电阻的阻值为1兆欧姆(MΩ)。
请参阅图5,图5是本申请实施例提供的另一种超级电容模块的结构示意图。如图5所示,该超级电容模块包括N个并联的超级电容,所述N个并联的超级电容额定电压均大于或等于所述供电电压,N为大于或等于2的整数。
请参阅图6,图6是本申请实施例提供的另一种超级电容模块的结构示意图。如图6所示,该超级电容模块包括M个并联的超级电容模组,每个超级电容模组可以包括P个超级电容,M为大于或等于2的整数,P为大于或等于1的整数。其中,M个并联的超级电容模组中每个超级电容模组包含的超级电容数量可以相同,也可以不同,本申请实施例不作限定。图6以每个超级电容模组中每个超级电容模组包含相同数量的超级电容为例。图6中,电容11、电容12、…电容1P组成一个超级电容模组,电容21、电容22、…电容2P组成一个超级电容模组,以此类推,电容M1、电容M2、…电容MP组成一个超级电容模组。其中,电阻1作为电容11、电容21、…电容M1的均压电阻,电阻2作为电容12、电容22、…电容M2的均压电阻,以此类推,电阻P作为电容1P、电容2P、…电容MP的均压电阻。
其中,图6所示的超级电容模组如果仅包括一个超级电容,则该超级电容模组无需并联均压电阻。图6所示的超级电容模组如果包括至少两个超级电容,则该至少两个超级电容中的每个超级电容都与一个均值电阻并联,该至少两个超级电容中的每个超级电容并联的均值电阻的阻值相同。
请参阅图7,图7是本申请实施例提供的一种电压转换电路的结构示意图。如图7所示,该电压转换电路包括电压转换芯片33、第一电阻R1、第二电阻R2、第三电阻R3、第一滤波模块31、第二滤波模块32、第一电感L1、第一电容C1和第二电容C2;
所述第一滤波模块31的第一端连接所述超级电容模块的正极、所述第一电阻R1的第一端、所述第一电感L1的第一端和所述电压转换芯片33的输入端VI,所述第一电阻R1的第二端连接所述电压转换芯片33的使能端EN,所述电压转换芯片33的开关控制端SW连接所述第一电感L1的第二端和所述第一电容C1的第一端,所述第一电容C1的第二端连接所述电压转换芯片33的自升压引脚BST,所述电压转换芯片33的输出端VO连接所述第二电阻R2的第一端、所述第二滤波模块32的第一端和所述处理器单元的供电端,所述第二电阻R2的第二端连接所述第三电阻R3的第一端和所述电压转换芯片33的反馈端FB,所述电压转换芯片33的电源端VDD连接所述第二电容C2的第一端,所述第二电容C2的第二端、所述第一滤波模块31的第二端、所述第二滤波模块32的第二端、所述第三电阻R3的第二端和所述电压转换芯片33的接地端GND接地。
图7的电压转换芯片33以DC-DC芯片为例进行说明。DC-DC芯片是一款开关电源芯片。电压转换芯片33的自升压引脚BST和开关控制端SW之间通过第一电容C1连接,在需要导通电压转换芯片33内部的开关管时,电压转换芯片33的自升压引脚BST通过第一电容C1的充放电功能将开关控制端SW的电压升高,从而导通电压转换芯片33内部的开关管。
比如,若处理器单元的供电电压为5V,则需要设计电压转换电路,使得该电压转换芯片33的输出端VO输出的电压为5V。第二电阻R2和第三电阻R3组成分压电路,可以设计第二电阻R2的阻值与第三电阻R3的阻值的比值等于4:1,电压转换芯片33的反馈端FB通过检测第三电阻R3的第一端的电压是否等于1V,从而确定电压转换芯片33的输出端VO输出的电压是否为5V。若电压转换芯片33的反馈端FB检测到的电压等于1V,则可以确定电压转换芯片33的输出端VO输出的电压为5V;若电压转换芯片33的反馈端FB检测到的电压小于1V,则可以确定电压转换芯片33的输出端VO输出的电压小于5V,此时电压转换芯片33可以提高其内部的开关管驱动的脉冲宽度调制PWM波形的占空比,从而提高电压转换芯片33的输出端VO输出的电压;若电压转换芯片33的反馈端FB检测到的电压大于1V,则可以确定电压转换芯片33的输出端VO输出的电压大于5V,此时电压转换芯片33可以降低其内部的开关管驱动的波形的占空比,从而降低电压转换芯片33的输出端VO输出的电压。
若电压转换芯片33的开关频率是Fs=600KHz,第一电容C1=0.1μF,处理器单元的供电电压为5V,平均工作电流Il=0.6A。则电压转换芯片33可以支持将1~5V的输入电压转换为5V的输出电压,则第一电感L1可以按照如下公式确定其大小。
Lmin=Vinmin*(Vout-Vinmin)/Fs*Vout*Il=2.2μH。
其中,Lmin为满足负载(处理器单元)需求的最小电感,为Vinmin为电压转换芯片33可以支持的最小输入电压,Vinmin=1V,Vout为电压转换芯片33的输出电压,Vout=5V。本申请实施例可以根据处理器单元的平均电流来来计算电感的大小。
第一滤波模块31和第二滤波模块32可以包含一个滤波电容,也可以包含至少两个并联的滤波电容。第一滤波模块31和第二滤波模块32包括至少两个并联的滤波电容时,与仅采用一个滤波电容相比,可以降低第一滤波模块31和第二滤波模块32的等效电阻。举例来说,第一滤波模块31和第二滤波模块32可以由一个10μF的电容和一个100nF的电容并联组成。第二电容C2起去耦作用。
若没有上述电压转换电路,而是超级电容直接给处理器单元供电时,当超级电容的电压消耗至4.5V及以下,处理器单元就不能正常工作,或者处理数据不准确。假设直流电源的掉电时刻为T0,超级电容的电压降低至+4.5V的时刻记为T1,处理器单元能够正常工作的时间记为t0,则t0=T2-T1。
若有上述电压转换电路,当超级电容模块的电压降至1V时,电压转换芯片输出仍为+5V,处理器单元依旧可以正常工作,假设直流电源的掉电时刻为T0,超级电容模块的电压降低至+1V的时刻记为T2,处理器单元能够正常工作的时间记为t1,则t1=T2-T0。且当超级电容模块的电压低于+1V时,电压转换芯片的使能脚EN置低,电压转换芯片的输出立即为0,可以保证处理器单元可靠掉电。
如图8所示,请参阅图8,图8是有电压转换电路和无电压转换电路时处理器单元正常工作的时间对比图,时间t1明显要大于时间t0,处理器单元正常工作的时间明显加长,超级电容模块的电能明显得到了充分的利用。
请参阅图9,图9是本申请实施例提供的一种充电控制电路的结构示意图。如图9所示,该充电控制电路包括第三电容C3、第四电阻R4、第五电阻R5、第六电阻R6、第一开关管Q1和第二开关管Q2;
所述第三电容C3的正极连接所述电压转换芯片33的输出端VO、所述第四电阻R4的第一端和所述第一开关管Q1的第一端,所述第四电阻R4的第二端连接第一开关管Q1的控制端和所述第二开关管Q2的第一端,所述第一开关管Q1的第二端连接所述超级电容模块的正极,所述第二开关管Q2的控制端连接所述第五电阻R5的第二端和所述第六电阻R6的第一端,所述第五电阻R5的第一端连接所述处理器单元的控制端;所述第二开关管Q2的第二端和所述第六电阻R6的第二端接地。
充电控制电路中,第五电阻R5和第六电阻R6组成分压电路,第二开关管Q2可以根据第五电阻R5的第一端接收的处理器单元发送的高电平信号或低电平信号或方波信号来控制第二开关管Q2是否导通,以及控制第一开关管Q1是否导通,以及控制第一开关Q1的开关频率,从而控制是否向超级电容模块充电,以及充电的电流。
图9中的第一开关管Q1以PMOS管为例,第二开关管以NPN三极管为例进行说明。当第一开关管Q1的控制端是低电平时,第一开关管Q1导通,充电控制电路的输出端与超级电容模块的正极连接,充电控制电路向超级电容模块充电。当第一开关管Q1的控制端是高电平时,第一开关管Q1关断,充电控制电路的输出端与超级电容模块的正极断开连接,充电控制电路停止向超级电容模块充电。当第一开关管Q1的控制端是高低电平交替的方波信号时,该方波信号的占空比可以控制充电控制电路向超级电容模块充电的充电电流,该方波信号的占空比越高,该充电电流越高,该方波信号占空比越低,该充电电流越小。
当第一开关管Q1的控制端的电平受到处理器单元的控制端发送的高电平信号或低电平信号或方波信号的影响。当处理器单元的控制端发送的信号是高电平信号时,第二开关管Q2导通,第一开关管Q1的控制端的电平被拉至低电平。当处理器单元的控制端发送的信号是低电平信号时,第二开关管Q2关断,第一开关管Q1的控制端维持高电平。当处理器单元的控制端发送的信号是高低电平交替的第一方波信号时,第二开关管Q2交替导通和关断,第一开关管Q1的控制端交替导通和关断,此时第一开关管Q1的控制端相当于施加了与上述第一方波信号相位相反的第二方波信号,也即,当第一方波信号处于高电平阶段时,第二方波信号处于低电平阶段,当第一方波信号处于低电平阶段,第二方波信号处于高电平阶段。
本申请实施例中,可以将高于1V的电压视为高电平,将低于0.3V的电压视为低电平。比如,可以定义高电平为3.3V或5V,低电平为0V。
可选的,处理器单元用于在检测直流电源掉电后,通过处理器单元的控制端向充电控制电路发送控制信号,控制信号用于控制充电控制电路的输出端与超级电容模块的正极断开连接。
本申请实施例中,处理器单元在检测直流电源掉电后,此时处理器单元由超级电容模块供电。为了避免超级电容模块经过电压转换芯片转换的5V电压重新为超级电容模块供电,需要控制充电控制电路的输出端与超级电容模块的正极断开连接,让充电控制电路停止向超级电容模块充电。
具体的,处理器单元的控制端向充电控制电路发送低电平的控制信号,让第二开关管Q2和第二开关管Q1均关断,从而实现让充电控制电路停止向超级电容模块充电。
可选的,处理器单元用于在检测直流电源上电后,通过处理器单元的控制端向充电控制电路发送充电信号,充电信号用于控制充电控制电路向超级电容模块充电。
本申请实施例中,在直流电源上电阶段,如果不采用充电控制电路,而是直接通过直流电源给超级电容模块充电,因为超级电容的容值很大,所以上电的瞬间,超级电容相当于短路,相当于直流电源的正负极短路,瞬间会产生非常大的电流,会烧坏整个电路。为了避免超级电容出现瞬时短路,需要采用充电控制电路,通过充电控制电路慢慢给超级电容模块充电,不让超级电容的电流瞬间增大。充电控制电路是可控的,给超级电容充电是可以控制的。比如,在检测直流电源上电后,通过处理器单元的控制端向充电控制电路发送充电信号,充电信号用于控制充电控制电路向超级电容模块充电。该充电信号可以是一定占空比的方波信号。可选的,该方波信号的占空比可以随着上电的时间的增加而逐渐增加,最终增加到一定占空比,可以逐步增加超级电容模块的充电电流。比如,可以从5%的占空比逐步增加到50%的占空比。
可选的,在超级电容模块的正极电压低于第一阈值时,电压转换芯片的使能端触发电压转换芯片停止输出,电压转换芯片的输出端的输出电压降至0。
本申请实施例中,电压转换芯片可以选择其电压工作范围,如果电压转换芯片的输入端的电压低于第一阈值,则立即关断芯片,停止输出,此时电压转换芯片的输出端的输出电压降至0V。如果电压转换芯片的输入端的电压大于或等于第一阈值,则电压转换芯片继续工作。也即,超级电容模块的电压在降至1V时仍然可以工作,可以显著的延长超级电容模块的工作时长,可以在直流电源掉电后显著延长处理器单元正常工作的时长。
比如,本申请实施例的电路中电压转换芯片使用的DC-DC芯片选择:使能脚≥+1V芯片即可正常工作,使能脚<+1V立即关断的芯片。
请参阅图10,图10是本申请实施例提供的一种电容控制电路的具体电路图。图10是在图3、图4、图5、图6、图7、图9的基础上进一步优化得到的。如图10所示,第一电容C1、第三电容C3、第七电容C7、第九电容C9均可以设置为100nF,第二电容C2、第六电容C6、第八电容C8均可以设置为10μF,C1、C2、C3、C6、C7、C8、C9均为非极性电容。第四电容C4和第五电容C5均为超级电容,可以均设置为25F,其额定电压可以均设置为2.7V。第一电阻R1可以设置为100KΩ,第二电阻R2可以设置为100KΩ,第三电阻R3可以设置为25KΩ,第四电阻R4可以设置为10KΩ,第五电阻R5可以设置为4.7KΩ,第六电阻R6可以设置为10KΩ,第七电阻R7和第八电阻R8均可以设置为1MΩ。第一电感可以设置为2.2μH。第一开关管Q1可以是PMOS场效应晶体管,第二开关管Q2可以是NPN三极管。电压转换芯片可以是DC-DC芯片。处理器单元可以是MCU,其供电电压为5V。
请参阅图11,图11是本申请实施例提供的一种供电系统的结构示意图。如图11所示,该供电系统1000包括电容控制电路100、处理器单元200和直流电源300,该电容控制电路100包括超级电容模块10、充电控制电路20和电压转换电路30,所述电容控制电路100用于为处理器单元200供电;所述超级电容模块10包括至少一个超级电容;
直流电源300的正极连接所述充电控制电路20的输入端和所述处理器单元200的供电端,所述充电控制电路20的输出端连接所述超级电容模块10的正极以及所述电压转换电路30的输入端,所述电压转换电路30的输出端连接所述处理器单元200的供电端;
在所述直流电源300掉电后,所述充电控制电路20的输出端与所述超级电容模块10的正极断开连接,所述电压转换电路30将所述超级电容模块10的正极电压转换为满足所述处理器单元200的供电需求的供电电压,将所述供电电压输出至处理器单元200的供电端。
本申请实施例设计了一种供电系统,在直流电源掉电后,可以通过电容控制电路为处理器单元供电,设计了一种包含超级电容模块、充电控制电路和电压转换电路的电容控制电路,可以在直流电源掉电后,将充电控制电路的输出端与超级电容模块的正极断开连接,停止对超级电容模块的充电,电压转换电路将超级电容模块的正极电压转换为满足处理器单元的供电需求的供电电压,将供电电压输出至处理器单元的供电端,在直流电源掉电后,即使超级电容模块的正极电压下降至低于处理器单元的供电电压,超级电容模块仍然能够通过电压转换电路向处理器单元供电,可以在直流电源掉电后延长处理器单元正常工作的时长。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,可通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。

Claims (10)

1.一种电容控制电路,其特征在于,包括超级电容模块、充电控制电路和电压转换电路,所述电容控制电路用于为处理器单元供电;所述超级电容模块包括至少一个超级电容;
直流电源的正极连接所述充电控制电路的输入端和所述处理器单元的供电端,所述充电控制电路的输出端连接所述超级电容模块的正极以及所述电压转换电路的输入端,所述电压转换电路的输出端连接所述处理器单元的供电端;
在所述直流电源掉电后,所述充电控制电路的输出端与所述超级电容模块的正极断开连接,所述电压转换电路将所述超级电容模块的正极电压转换为满足所述处理器单元的供电需求的供电电压,将所述供电电压输出至处理器单元的供电端。
2.根据权利要求1所述的电容控制电路,其特征在于,所述超级电容模块包括N个串联的超级电容,N个串联的超级电容额定电压之和大于或等于所述供电电压,N为大于或等于2的整数。
3.根据权利要求2所述的电容控制电路,其特征在于,所述超级电容模块还包括N个均压电阻,所述N个串联的超级电容与所述N个均压电阻一一对应并联,所述N个均压电阻中任意两个均压电阻的阻值相同。
4.根据权利要求1所述的电容控制电路,其特征在于,所述超级电容模块包括N个并联的超级电容,所述N个并联的超级电容额定电压均大于或等于所述供电电压,N为大于或等于2的整数。
5.根据权利要求1所述的电容控制电路,其特征在于,所述电压转换电路包括电压转换芯片、第一电阻、第二电阻、第三电阻、第一滤波模块、第二滤波模块、第一电感、第一电容和第二电容;
所述第一滤波模块的第一端连接所述超级电容模块的正极、所述第一电阻的第一端、所述第一电感的第一端和所述电压转换芯片的输入端,所述第一电阻的第二端连接所述电压转换芯片的使能端,所述电压转换芯片的开关控制端连接所述第一电感的第二端和所述第一电容的第一端,所述第一电容的第二端连接所述电压转换芯片的自升压引脚,所述电压转换芯片的输出端连接所述第二电阻的第一端、所述第二滤波模块的第一端和所述处理器单元的供电端,所述第二电阻的第二端连接所述第三电阻的第一端和所述电压转换芯片的反馈端,所述电压转换芯片的电源端连接所述第二电容的第一端,所述第二电容的第二端、所述第一滤波模块的第二端、所述第二滤波模块的第二端和所述第三电阻的第二端接地。
6.根据权利要求5所述的电容控制电路,其特征在于,所述充电控制电路包括第三电容、第四电阻、第五电阻、第六电阻、第一开关管和第二开关管;
所述第三电容的正极连接所述电压转换芯片的输出端、所述第四电阻的第一端和所述第一开关管的第一端,所述第四电阻的第二端连接第一开关管的控制端和所述第二开关管的第一端,所述第一开关管的第二端连接所述超级电容模块的正极,所述第二开关管的控制端连接所述第五电阻的第二端和所述第六电阻的第一端,所述第五电阻的第一端连接所述处理器单元的控制端;所述第二开关管的第二端和所述第六电阻的第二端接地。
7.根据权利要求6所述的电容控制电路,其特征在于,所述处理器单元用于在检测所述直流电源掉电后,通过所述处理器单元的控制端向所述充电控制电路发送控制信号,所述控制信号用于控制所述充电控制电路的输出端与所述超级电容模块的正极断开连接。
8.根据权利要求6所述的电容控制电路,其特征在于,
所述处理器单元用于在检测所述直流电源上电后,通过所述处理器单元的控制端向所述充电控制电路发送充电信号,所述充电信号用于控制所述充电控制电路向所述超级电容模块充电。
9.根据权利要求5所述的电容控制电路,其特征在于,在所述超级电容模块的正极电压低于第一阈值时,所述电压转换芯片的使能端触发所述电压转换芯片停止输出,所述电压转换芯片的输出端的输出电压降至0。
10.一种供电系统,其特征在于,包括如权利要求1~9任一项所述的电容控制电路、处理器单元和直流电源,所述电容控制电路包括超级电容模块、充电控制电路和电压转换电路,所述电容控制电路用于为所述处理器单元供电;所述超级电容模块包括至少一个超级电容;
所述直流电源的正极连接所述充电控制电路的输入端和所述处理器单元的供电端,所述充电控制电路的输出端连接所述超级电容模块的正极以及所述电压转换电路的输入端,所述电压转换电路的输出端连接所述处理器单元的供电端;
在所述直流电源掉电后,所述充电控制电路的输出端与所述超级电容模块的正极断开连接,所述电压转换电路将所述超级电容模块的正极电压转换为满足所述处理器单元的供电需求的供电电压,将所述供电电压输出至处理器单元的供电端。
CN202110478207.XA 2021-04-30 2021-04-30 电容控制电路以及供电系统 Pending CN112994207A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110478207.XA CN112994207A (zh) 2021-04-30 2021-04-30 电容控制电路以及供电系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110478207.XA CN112994207A (zh) 2021-04-30 2021-04-30 电容控制电路以及供电系统

Publications (1)

Publication Number Publication Date
CN112994207A true CN112994207A (zh) 2021-06-18

Family

ID=76336750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110478207.XA Pending CN112994207A (zh) 2021-04-30 2021-04-30 电容控制电路以及供电系统

Country Status (1)

Country Link
CN (1) CN112994207A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114327011A (zh) * 2021-12-29 2022-04-12 苏州浪潮智能科技有限公司 一种备用供电装置及服务器
CN117674396A (zh) * 2024-02-01 2024-03-08 季华实验室 一种基于超级电容的不间断电源系统
CN120414775A (zh) * 2025-03-31 2025-08-01 中铁文保科创有限公司 一种降低系统待机功耗的方法、装置、设备及介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1509567A (en) * 1974-04-11 1978-05-04 Gen Electric Battery charging control circuit
EP0599629A2 (en) * 1992-11-24 1994-06-01 Seiko Instruments Inc. Charge/discharge control circuit
CN103944254A (zh) * 2014-04-15 2014-07-23 福建星网视易信息系统有限公司 掉电保护电路及设备
CN107465247A (zh) * 2017-04-14 2017-12-12 临沂市华夏高科信息有限公司 一种适用于智能机柜控制系统的法拉电容延时断电电路
CN110182079A (zh) * 2019-07-23 2019-08-30 恒大智慧充电科技有限公司 一种充电装置、充电方法、计算机设备以及计算机可读存储介质
CN210871171U (zh) * 2019-06-13 2020-06-30 佛山市顺德区美的电热电器制造有限公司 用于搅打设备的控制系统和搅打设备
CN112350411A (zh) * 2020-11-20 2021-02-09 深圳市雅韩视科技有限公司 一种超级电容充放电系统及方法
CN112531871A (zh) * 2019-09-17 2021-03-19 上海中兴软件有限责任公司 一种断电保护电路与方法、数据保护方法及电子产品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1509567A (en) * 1974-04-11 1978-05-04 Gen Electric Battery charging control circuit
EP0599629A2 (en) * 1992-11-24 1994-06-01 Seiko Instruments Inc. Charge/discharge control circuit
CN103944254A (zh) * 2014-04-15 2014-07-23 福建星网视易信息系统有限公司 掉电保护电路及设备
CN107465247A (zh) * 2017-04-14 2017-12-12 临沂市华夏高科信息有限公司 一种适用于智能机柜控制系统的法拉电容延时断电电路
CN210871171U (zh) * 2019-06-13 2020-06-30 佛山市顺德区美的电热电器制造有限公司 用于搅打设备的控制系统和搅打设备
CN110182079A (zh) * 2019-07-23 2019-08-30 恒大智慧充电科技有限公司 一种充电装置、充电方法、计算机设备以及计算机可读存储介质
CN112531871A (zh) * 2019-09-17 2021-03-19 上海中兴软件有限责任公司 一种断电保护电路与方法、数据保护方法及电子产品
CN112350411A (zh) * 2020-11-20 2021-02-09 深圳市雅韩视科技有限公司 一种超级电容充放电系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MPS: "《MP1482 – 2A, 18V SYNCHRONOUS RECTIFIED, STEP-DOWN CONVERTER》", 9 July 2012 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114327011A (zh) * 2021-12-29 2022-04-12 苏州浪潮智能科技有限公司 一种备用供电装置及服务器
CN114327011B (zh) * 2021-12-29 2023-06-23 苏州浪潮智能科技有限公司 一种备用供电装置及服务器
CN117674396A (zh) * 2024-02-01 2024-03-08 季华实验室 一种基于超级电容的不间断电源系统
CN117674396B (zh) * 2024-02-01 2024-05-28 季华实验室 一种基于超级电容的不间断电源系统
CN120414775A (zh) * 2025-03-31 2025-08-01 中铁文保科创有限公司 一种降低系统待机功耗的方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
CN112994207A (zh) 电容控制电路以及供电系统
EP2302757B1 (en) Method and system for balancing electrical energy storage cells
US7030597B2 (en) Photovoltaic-type charger
US7893662B2 (en) Method and related device for charging at the same voltage two or more capacitors connected in series
CN102244414B (zh) 用于开关模式电源的高效率备用功率电路
US12081119B2 (en) PFM mode operation of switched capacitor converters
US9306452B2 (en) Multiple power path management with micro-energy harvesting
CN116404873B (zh) 单电感双极性输出直流-直流转换器控制方法及电路
Hulea et al. Bidirectional hybrid switched-inductor switched-capacitor converter topology with high voltage gain
CN113238604A (zh) 一种恒压控制电路、芯片及系统
CN101715271A (zh) 应急镇流器系统
CN215300494U (zh) 一种降压型dcdc变换器及其欠压保护电路
CN220342045U (zh) 防电压跌落装置及系统
US11984796B2 (en) Flying capacitor topology for DC or AC output from a DC source
CN219436700U (zh) 一种高压直流发电机降压充电装置
CN218301004U (zh) 基于超级电容的停电后持续供电电路
CN213693465U (zh) 电源、升压/功率转换器及具有pfc的电源和功率转换器
CN101567625A (zh) 多阶电荷泵以及产生多阶电荷泵的方法
CN223168030U (zh) 供电电路及断路器
CN118826261B (zh) 单三相电表用应急供电管理电路及单三相电表
EP3952081B1 (en) Conversion apparatus with three-level switching circuit and method of operating the same
CN218976361U (zh) 一种超级电容充放电控制电路
JP7297972B1 (ja) 電源装置
CN219678170U (zh) 一种双向dc-dc变换电路
KR101187807B1 (ko) 수퍼캐패시터 용량을 최대로 이용하는 인버터 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210618

RJ01 Rejection of invention patent application after publication